TW201511278A - ＧａＯ系半導體元件 - Google Patents

ＧａＯ系半導體元件 Download PDF

Info

Publication number
TW201511278A
TW201511278A TW103115728A TW103115728A TW201511278A TW 201511278 A TW201511278 A TW 201511278A TW 103115728 A TW103115728 A TW 103115728A TW 103115728 A TW103115728 A TW 103115728A TW 201511278 A TW201511278 A TW 201511278A
Authority
TW
Taiwan
Prior art keywords
single crystal
crystal layer
electrode
source electrode
drain electrode
Prior art date
Application number
TW103115728A
Other languages
English (en)
Other versions
TWI634665B (zh
Inventor
Kohei Sasaki
Masataka Higashiwaki
Original Assignee
Tamura Seisakusho Kk
Nat Inst Inf & Comm Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Seisakusho Kk, Nat Inst Inf & Comm Tech filed Critical Tamura Seisakusho Kk
Publication of TW201511278A publication Critical patent/TW201511278A/zh
Application granted granted Critical
Publication of TWI634665B publication Critical patent/TWI634665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明提供一種Ga2O3系半導體元件，其漏電流更小且開關比更大。作為一實施型態，提供一種Ga2O3系MISFET10，具有：β-Ga2O3單晶層3，其形成於高電阻β-Ga2O3基板2上；源極電極12和汲極電極13，這些電極形成於β-Ga2O3單晶層3上；閘極電極11，其形成於β-Ga2O3單晶層上的源極電極12與汲極電極13之間；及，絕緣膜16，其覆蓋β-Ga2O3單晶層3的表面的源極電極12與閘極電極11之間的區域、及閘極電極11與汲極電極13之間的區域，且將氧化物絕緣體做為主成分。

Description

Ga 2 O 3 系半導體元件
本發明關於一種Ga2O3(三氧化二鎵)系半導體元件。
作為過去的Ga2O3系半導體元件，已知有一種使用形成於β-Ga2O3基板上的β-Ga2O3結晶膜而成之元件(例如，參照專利文獻1)。相較於矽(Si)或氮化鎵(GaN)、碳化矽(SiC)等其他的半導體材料，Ga2O3的絕緣崩潰電場(breakdown electric field)強度大，使用Ga2O3可形成超高耐受電壓(withstand voltage)的電子裝置。
依據專利文獻1，舉例而言，β-Ga2O3系金屬半導體場效電晶體(metal-semiconductor field effect transistor，MESFET)的汲極電極-源極電極之間的關態漏電流(off-leak current)是3×10-6~4×10-6安培(A)，開關比(當閘極電極與源極電極之間的電壓VGS是0伏特(V)時，由源極電極流通到汲極電極之電流IDS，與電壓VGS是-20伏特時流通之電流IDS的比，on-off ratio)則是4位數左右。
[先行技術文獻] (專利文獻)
專利文獻1：國際公開第2013/035842號
本發明之目的在於提供一種Ga2O3系半導體元件，其漏電流更小且開關比(on-off ratio)更大。
為了達成上述目的，本發明的一樣態提供[1]~[6]的Ga2O3系半導體元件。
[1]一種Ga2O3系半導體元件，具有：β-Ga2O3單晶層，其形成於β-Ga2O3基板上；源極電極和汲極電極，這些電極形成於前述β-Ga2O3單晶層上；閘極電極，其形成於前述β-Ga2O3單晶層上的前述源極電極與前述汲極電極之間；及，鈍化膜(passivation film)，其覆蓋前述β-Ga2O3單晶層的表面的前述源極電極與前述閘極電極之間的區域、及前述閘極電極與前述汲極電極之間的區域，且將氧化物絕緣體做為主成分。
[2]如前述[1]所述之Ga2O3系半導體元件，其中，前述閘極電極是隔著閘極絕緣膜而形成於前述β-Ga2O3單晶層上。
[3]如前述[2]所述之Ga2O3系半導體元件，其中，前述鈍化膜與前述閘極絕緣膜是由相同材料所構成，且形成為一體。
[4]如前述[1]所述之Ga2O3系半導體元件，其中，前述閘極電極是直接形成於前述β-Ga2O3單晶層上。
[5]如前述[1]~[4]中任一項所述之Ga2O3系半導體元件，其中，前述鈍化膜是將(AlxGa1-x)2O3(0<x≦1)做為主成分。
[6]如前述[5]所述之Ga2O3系半導體元件，其中，前述鈍化膜是將Al2O3(氧化鋁)做為主成分。
[7]如前述[1]~[4]中任一項所述之Ga2O3系半導體元件，其中，前述鈍化膜接觸前述源極電極和前述汲極電極。
依據本發明，可提供一種Ga2O3系半導體元件，其漏電流更小且開關比更大。
2‧‧‧高電阻β-Ga2O3基板
3‧‧‧β-Ga2O3單晶層
10‧‧‧Ga2O3系MISFET
11‧‧‧閘極電極
12‧‧‧源極電極
13‧‧‧汲極電極
14‧‧‧源極區域
15‧‧‧汲極區域
16‧‧‧絕緣膜
20‧‧‧Ga2O3系MISFET
21‧‧‧鈍化膜
22‧‧‧閘極絕緣膜
30‧‧‧Ga2O3系MESFET
31‧‧‧鈍化膜
第1圖是第一實施型態之Ga2O3系MISFET的垂直剖面圖。
第2A圖是表示第一實施型態之Ga2O3系MISFET的製造步驟的垂直剖面圖。
第2B圖是表示第一實施型態之Ga2O3系MISFET的製造步驟的垂直剖面圖。
第2C圖是表示第一實施型態之Ga2O3系MISFET的製造步驟的垂直剖面圖。
第2D圖是表示第一實施型態之Ga2O3系MISFET的製造步驟的垂直剖面圖。
第2E圖是表示第一實施型態之Ga2O3系MISFET的製造步驟的垂直剖面圖。
第3圖是表示當閘極電壓是0V時，β-Ga2O3單晶層的供體濃度與空乏層厚度的關係之圖表。
第4A圖是表示第一實施型態之Ga2O3系MISFET的IDS-VDS特性之圖表。
第4B圖是表示第一實施型態之Ga2O3系MISFET的IDS-VDS特性之圖表。
第5A圖是表示第一實施型態之Ga2O3系MISFET的IDS-VGS特性之圖表。
第5B圖是表示第一實施型態之Ga2O3系MISFET的IDS-VGS特性之圖表。
第6圖是表示作為比較例之MESFET的IDS-VGS特性之圖表。
第7圖是第二實施型態之Ga2O3系MISFET的剖面圖。
第8圖是第三實施型態之Ga2O3系MESFET的剖面圖。
[第一實施型態]
第一實施型態是針對作為Ga2O3系半導體元件之具有平面閘極結構的Ga2O3系金屬絕緣半導體場效電晶體(metal-insulator-semiconductor field effect transistor，MISFET)的型態。
(Ga2O3系半導體元件的構成)
第1圖是第一實施型態之Ga2O3系MISFET的垂直剖面圖。Ga2O3系MISFET10包含：β-Ga2O3單晶層3，其形成於高電阻β-Ga2O3基板2上；源極電極12和汲極電極13，其形 成於β-Ga2O3單晶層3上；閘極電極11，其隔著絕緣膜16形成於源極電極電極12與汲極電極13之間的β-Ga2O3單晶層3上；及，源極區域14和汲極區域15，這些電極分別形成於β-Ga2O3單晶層3中的源極電極12和汲極電極13之下。
高電阻β-Ga2O3基板2，是藉由添加鎂(Mg)、氫(H)、鋰(Li)、鈉(Na)、鉀(K)、銣(Rb)、銫(Cs)、鍅(Fr)、鈹(Be)、鈣(Ca)、鍶(Sr)、鋇(Ba)、鐳(Ra)、錳(Mn)、鐵(Fe)、鈷(Co)、鎳(Ni)、鈀(Pd)、銅(Cu)、銀(Ag)、金(Au)、鋅(Zn)、鎘(Cd)、汞(Hg)、鉈(Tl)、鉛(Pb)、氮(N)、或磷(P)等的p型雜質而高電阻化的β-Ga2O3基板。
高電阻β-Ga2O3基板2的主面，關於平面定向(plane orientation)並無特別限定，但較佳的是由(100)面僅旋轉50°以上且90°以下的角度之面。也就是說，於高電阻β-Ga2O3基板2中，主面與(100)面的夾角θ(0<θ≦90°)較佳的是50°以上。作為由(100)面旋轉50°以上且90°以下的角度之面，舉例而言，存在有(010)面、(001)面、(-201)面、(101)面、及(310)面。
若高電阻β-Ga2O3基板2是由(100)面僅旋轉50°以上且90°以下的角度之面的情況，當磊晶成長β-Ga2O3系結晶於高電阻β-Ga2O3基板2上時，能有效地抑制β-Ga2O3系結晶的原料從高電阻β-Ga2O3基板2再蒸發。具體而言，以成長溫度500℃使β-Ga2O3系結晶成長時且將再蒸發之原料的比率設為0%時，若高電阻β-Ga2O3基板2的主面是由(100)面旋轉50°以上且90°以下的角度之面的情況，能將再蒸發之 原料的比例抑制在40%以下。因此，能將供給之原料的60%以上用於β-Ga2O3系結晶之形成，故從β-Ga2O3系結晶的成長速度或製造成本的觀點來看是較佳的。
β-Ga2O3系結晶具有單斜晶系的結晶結構，其代表性的晶格常數(lattice constant)是：a=12.23Å、b=3.04Å、c=5.80Å、α=γ=90°、β=103.7°。於β-Ga2O3系結晶中，若將c軸作為旋轉軸將(100)面旋轉52.5°就會與(310)面一致，若旋轉90°就會與(010)面一致。另外，若將b軸作為旋轉軸將(100)面旋轉53.8°就會與(101)面一致，若旋轉76.3°就會與(001)面一致，若旋轉53.8°就會與(-201)面一致。
另外，高電阻β-Ga2O3基板2的主面也可以是由(010)面僅旋轉37.5°以下的角度之面。此時，為了能在原子層級上使β-Ga2O3單晶層3的表面平坦，絕緣膜16與β-Ga2O3單晶層3之間的界面變得很陡峭，而能獲得更高的漏電流抑制效果。
β-Ga2O3單晶層3是含有錫(Sn)、鉈、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉬(Mo)、鎢(W)、釕(Ru)、銠(Rh)、銥(Ir)、碳(C)、矽(Si)、鍺(Ge)、鉛、錳、砷(As)、銻(Sb)、鉍(Bi)、氟(F)、氯(Cl)、溴(Br)、碘(I)等的n型雜質之n型的β-Ga2O3單晶層。β-Ga2O3單晶層3作為Ga2O3系MISFET10的通道層而發揮作用。另外，β-Ga2O3單晶層3的厚度，舉例而言，可以是10~1000nm左右。
閘極電極11、源極電極12、及汲極電極13，舉例而言，是由金、鋁(Al)、鉈、錫、鍺、銦(In)、鎳、鈷、鉑(Pt)、 鎢、鉬、鉻(Cr)、銅、鉛等的金屬所形成；由含有這些金屬之中的兩者以上之合金所形成；或是由氧化銦錫(ITO)等的導電性化合物所形成。另外，由不同的兩種金屬所形成之雙層結構，例如可具有Ti/Al、Ti/Au、Ti/Pt、Al/Au、Ni/Au、Au/Ni。
絕緣膜16是將(AlxGa1-x)2O3(0<x≦1)、二氧化矽(SiO2)、二氧化鉿(HfO2)、二氧化鋯(ZrO2)等的氧化物做為主成分之絕緣性的膜，或是將這些氧化物之中不同的氧化物分別作為主成分之兩層以上的絕緣性的膜所積層而成的多層膜。另外，雖然絕緣膜16主要是非晶質，但是一部分或是其整體也可以結晶化。絕緣膜16形成於源極電極12與汲極電極13之間。絕緣膜16中在閘極電極11的正下方的部分作為閘極絕緣膜而作用，β-Ga2O3單晶層3的表面中，覆蓋源極電極12與閘極電極11之間的區域的部分、及閘極電極11與汲極電極13之間的區域的部分，是作為鈍化膜而作用。也就是說，於本實施型態中，閘極絕緣膜與鈍化膜是由相同材料所構成，且形成為一體。
本案的發明人發現在具有高電阻β-Ga2O3基板之元件產生漏電流時，漏電流有流過通道層的表面之傾向。此處，於本實施型態中，藉由以絕緣膜16覆蓋作為通道層而作用之β-Ga2O3單晶層3的表面，來抑制漏電流。
繼而，可得知藉由本實施型態中的鈍化膜來抑制漏電流的效果，遠大於具有矽基板之電晶體等漏電流容易流過基板內部之元件中，藉由鈍化膜來抑制漏電流的效果。
作為抑制漏電流的鈍化膜而作用之絕緣膜16的材 料，較佳的是絕緣崩潰電場強度大，且難以在與β-Ga2O3單晶層3的界面形成界面能態(interface state)之材料。
作為絕緣崩潰電場強度大的材料，除了氧化物以外，另可舉例有氮化矽(SiN)、氮化鋁(AlN)等的氮化物絕緣體。然而，當使用氮化物作為絕緣膜16的材料，且覆蓋以氧化物所成之β-Ga2O3單晶層3的表面時，由於絕緣膜16與β-Ga2O3單晶層3是以不同種的材料所成，因此在這兩者的界面會形成大量的界面能態，而這些有可能會成為漏電流的來源。
另一方面，當利用氧化物作為絕緣膜16的材料時，由於絕緣膜16與β-Ga2O3單晶層3是以同種的材料所成，因此被認為在這兩者的界面難以形成界面能態。特別是，在氧化物之中，Al2O3與Ga2O3的契合度很好，能形成(AlxGa1-x)2O3(0<x≦1)混晶膜(mixed crystal film)；且不只是Al2O3，含有Ga之(AlxGa1-x)2O3(0<x≦1)也可作為絕緣膜16的材料來利用。
藉由將(AlxGa1-x)2O3(0<x≦1)作為絕緣膜16的材料來利用，能在廣範圍控制元件特性。具體而言，由於Al的比率越大(x越接近1)，絕緣膜16的絕緣崩潰電場強度就會越大，因此能提高Ga2O3系MISFET10的耐受電壓特性，另外，也能降低閘極漏電流。另一方面，由於Ga的比率越大(x越接近0)，絕緣膜16的結晶結構會越接近β-Ga2O3單晶層3的結晶結構，因此能更加降低β-Ga2O3單晶層3的表面的懸空鍵(dangling bond)，且能更加降低界面能態。
另外，已知Al2O3能藉由原子層沉積法(Atomic Layer Deposition，ALD)形成高品質的膜。相較於其他的製造方法，ALD法是覆蓋性佳的成膜方法，且能實現高品質的界面。另外，由於ALD法是在大面積的膜厚控制性佳之製造方法，故能期待有高量產性。因此，即使是在(AlxGa1-x)2O3(0<x≦1)之中，可以說特別佳的是將Al2O3(x=1)作為絕緣膜16的材料，而Al2O3(x=1)能藉由利用ALD法，來實現更高的界面漏電流降低效果及更高的量產性。
絕緣膜16中作為鈍化膜而作用的部分，較佳的是盡可能廣範圍地覆蓋β-Ga2O3單晶層3的表面，且較佳的是接觸到源極電極12及汲極電極13。
源極區域14和汲極區域15是形成於β-Ga2O3單晶層3之中之n型雜質濃度高的區域，且分別連接到源極電極12及汲極電極13。源極區域14和汲極區域15的深度例如可以是150nm。另外，源極區域14和汲極區域15的平均n型雜質濃度例如可以是5×1019cm-3。
源極區域14和汲極區域15中主要含有的n型雜質、與β-Ga2O3單晶層3中含有的n型雜質，可以相同也可以不同。此外，Ga2O3系MISFET10也可以不含有源極區域14及汲極區域15。
依據閘極正下方的β-Ga2O3單晶層3的供體濃度及厚度，Ga2O3系MISFET10可成為通常開啟型(normally on)或是通常關閉型(normally off)。
當Ga2O3系MISFET10是通常開啟型時，源極電極 12與汲極電極13是隔著β-Ga2O3單晶層3電性連接。因此，若在未對閘極電極11施加電壓的狀態下，對源極電極12與汲極電極13之間施加電壓的話，電流會從源極電極12流向汲極電極13。另一方面，若對閘極電極11施加電壓的話，於β-Ga2O3單晶層3中閘極電極11之下的區域會形成空乏層，即使對源極電極12與汲極電極13之間施加電壓，電流也不會從源極電極12流向汲極電極13。
當Ga2O3系MISFET10是通常關閉型時，即使在未對閘極電極11施加電壓的狀態下，對源極電極12與汲極電極13之間施加電壓，電流也不會從源極電極12流向汲極電極13。另一方面，若對閘極電極11施加電壓的話，β-Ga2O3單晶層3中在閘極電極11之下的空乏層會變窄，若對源極電極12與汲極電極13之間施加電壓的話，變成電流會從源極電極12流向汲極電極13。
以下，針對本發實施型態之Ga2O3系MISFET的製造方法的一例進行說明。
(Ga2O3系半導體元件的製造方法)
第2A圖~第2E圖是表示第一實施型態之Ga2O3系MISFET的製造步驟的垂直剖面圖。
首先，如第2A圖所示，於高電阻β-Ga2O3基板2上形成β-Ga2O3單晶層3。高電阻β-Ga2O3基板2例如可以是將以浮區法(floating zone method，FZ method)培養而成的摻雜Fe的高電阻β-Ga2O3結晶切面成所需的厚度，並研磨加工而得。高電阻β-Ga2O3基板2的主面例如可以是設為(010) 面。
β-Ga2O3單晶層3例如可以是以脈衝雷射沈積法(Pulsed Laser Deposition，PLD法)、化學汽相沈積法(Chemical Vapor Deposition，CLD法)、或分子束磊晶法(Molecular Beam Epitaxy，MBE法)所形成。
作為將n型雜質導入β-Ga2O3單晶層3之方法，舉例而言，有在使β-Ga2O3單晶膜成長後以離子植入法來植入n型雜質的方法，或使含有n型雜質之β-Ga2O3單晶膜進行磊晶成長的方法。
當利用前者的方法時，舉例而言，可利用分子束磊晶法，於高電阻β-Ga2O3基板2上使厚度300nm的β-Ga2O3單晶膜進行同質磊晶(homoepitaxial)成長之後，對其全體表面施加Si的多階段離子植入。於此，藉由將植入深度設為300nm，並將植入的Si的平均濃度設為3×1017cm-3，可獲得通常開啟型的Ga2O3系MISFET10。另外，例如將植入的Si的平均濃度設為1×1016cm-3，可獲得通常關閉型的Ga2O3系MISFET10。
當利用後者的方法時，舉例而言，可利用分子束磊晶法，於高電阻β-Ga2O3基板2上使含有Sn且厚度300nm的β-Ga2O3單晶膜進行同質磊晶成長。於此，舉例而言，藉由將Sn的摻雜量設為7×1017cm-3，可獲得通常開啟型的Ga2O3系MISFET10。另外，例如將Sn的摻雜量設為1×1016cm-3，可獲得通常關閉型的Ga2O3系MISFET10。
第3圖是表示當閘極電壓是0V時，β-Ga2O3單晶 層3的供體濃度與空乏層厚度的關係之圖表。閘極電極11的材料是Pt(障壁高度=1.5eV)，β-Ga2O3的相對介電常數假設為10。依據第3圖，舉例而言，若供體濃度是3×1017cm-3，當閘極電壓是0V時空乏層厚度大約是90nm左右。此一特徵表示，若將通道層的厚度設為比90nm更厚，可獲得通常開啟型的Ga2O3系MISFET10，而若將通道層的厚度設為比90nm更薄，則可獲得通常關閉型的Ga2O3系MISFET10。
接下來，如第2B圖所示，將Si等的n型雜質以多階段離子植入來導入β-Ga2O3單晶層3，且形成源極區域14及汲極區域15。
舉例而言，可利用以光微影術(photolithography)形成之遮罩，將n型雜質選擇性地植入β-Ga2O3單晶層3。植入後，以在氮氣氛圍下、925℃、30分鐘的處理條件下進行活化退火處理，以進行植入β-Ga2O3單晶層3之n型雜質的活化。
接下來，如第2C圖所示，將源極電極12及汲極電極13形成於β-Ga2O3單晶層3上。源極電極12及汲極電極13分別連接到源極區域14及汲極區域15。
舉例而言，可藉由以下方式形成源極電極12及汲極電極13：以光微影術形成遮罩圖樣於β-Ga2O3單晶層3上之後，將Ti/Au等的金屬膜氣相沈積於β-Ga2O3單晶層3的全體表面，並以剝離(lift off)的方式去除遮罩圖樣及遮罩圖樣上的金屬膜。形成源極電極12及汲極電極13之後，例如能以在氮氣氛圍下、450℃、1分鐘的處理條件下施加電極退火處理。藉由此退火處理，在β-Ga2O3單晶層3與源極電極12之 間，及β-Ga2O3單晶層3與汲極電極13之間，可獲得歐姆接觸。
接下來，如第2D圖所示，於β-Ga2O3單晶層3上的全體表面堆積將Al2O3等的氧化物絕緣體作為主成分之材料，而形成絕緣膜16。
舉例而言，可藉由以下方式獲得絕緣膜16：以利用氧氣電漿(oxygen plasma)等的氧化劑之ALD法，使厚度20nm的Al2O3膜形成於β-Ga2O3單晶層3上的全體表面。此外，也可以利用CVD法、物理氣相沈積(Physical Vapor Deposition，PVD)等的其他方法代替ALD法來形成絕緣膜16。
接下來，如第2E圖所示，使閘極電極11隔著絕緣膜16形成於β-Ga2O3單晶層3上。閘極電極11形成於源極電極12與汲極電極13之間。
舉例而言，可藉由以下方式形成閘極電極11：以光微影術形成遮罩圖樣於絕緣膜16上之後，將Ti/Pt等的金屬膜氣相沈積於絕緣膜16的全體表面，並以剝離的方式去除遮罩圖樣及遮罩圖樣上的金屬膜。
形成閘極電極11之後，以乾式蝕刻等方式去除源極電極12及汲極電極13上的絕緣膜16，使源極電極12及汲極電極13露出。
以下針對本實施型態之Ga2O3系MISFET的評價結果的一例進行說明。於本評價中，將高電阻β-Ga2O3基板2的主面設為(010)面。
(Ga2O3系半導體元件的評價)
以下，表示藉由在使β-Ga2O3單晶膜成長後以離子植入法來植入n型雜質的方法(以下稱為第一方法)來形成β-Ga2O3單晶層3的情況下，以及藉由使含有n型雜質之β-Ga2O3單晶膜進行磊晶成長的方法(以下稱為第二方法)來形成β-Ga2O3單晶層3的情況下，Ga2O3系MISFET10的IDS-VDS特性及IDS-VDS特性。
於此，在第一方法中，利用分子束磊晶法使厚度是300nm且不含有雜質的β-Ga2O3單晶膜進行成長之後，對其全體表面施加Si的多階段離子植入，形成深度300nm、平均Si濃度3×1017cm-3的Si低濃度摻雜區域，而獲得β-Ga2O3單晶層3。此外，閘極電極11的閘極長度及閘極寬度分別設為2μm、500μm，源極電極12與汲極電極13之間的距離設為20μm。
此外，在第二方法中，利用分子束磊晶法使厚度是300nm且含有Sn的β-Ga2O3單晶膜進行成長。Sn的摻雜量設為7×1017cm-3。另外，閘極電極11的閘極長度及閘極寬度分別設為4μm、500μm，源極電極12與汲極電極13之間的距離設為20μm。
第4A圖是表示以第一方法形成β-Ga2O3單晶層3的情況下的Ga2O3系MISFET的IDS-VDS特性之圖表，第4B圖是表示以第二方法形成β-Ga2O3單晶層3的情況下的Ga2O3系MISFET的IDS-VDS特性之圖表。
於此，IDS表示汲極電流(從源極電極12流到汲極電極13之電流)，VDS表示汲極電壓(汲極電極13與源極電極12 之間的電壓)。
第4A圖、第4B圖都顯示出良好的啟動特性，另外，亦顯示出藉由閘極電壓VGS能良好地調變電流IDS。這被認為是因為作為鈍化膜而作用的絕緣膜16有效地抑制β-Ga2O3單晶層3的表面的漏電流。於此，閘極電壓VGS表示閘極電極11與汲極電極13之間的電壓。
第5A圖是表示以第一方法形成β-Ga2O3單晶層3的情況下的Ga2O3系MISFET的IDS-VGS特性之圖表，第5B圖是表示以第二方法形成β-Ga2O3單晶層3的情況下的Ga2O3系MISFET的IDS-VGS特性之圖表。任一者的汲極電壓VDS都是設為25V。
另外，第6圖是表示作為比較例之MESFET的IDS-VGS特性之圖表。作為此比較例之MESFET，具有如前述之PCT 2013/035842號中所揭露之MESFET相同的結構，其中此MESFET不具有鈍化膜。汲極電壓VDS是40V。
在第5A圖、第5B圖之中，關態漏電流的大小都是1×10-12A左右，非常地小；另外，開關比(相對於閘極關閉時的汲極電流的大小，閘極開啟時的汲極電流的大小的比)都是10位數以上，非常地大。這也被認為是因為作為鈍化膜而作用的絕緣膜16有效地抑制β-Ga2O3單晶層3的表面的漏電流。
另一方面，第6圖顯示出關態漏電流的大小是1×10-6A以上，相較之下較大，另外，開關比是4位數左右，相較之下較小。作為此現象的其中一個原因，被認為是因為作 為比較例之MESFET不具有鈍化膜。
[第二實施型態]
第二實施型態與第一實施型態的差異是在於，第二實施型態中閘極絕緣膜與鈍化膜是分別獨立形成的。此外，針對與第一實施型態相同的部分，將省略或簡略說明。
第7圖是第二實施型態之Ga2O3系MISFET的剖面圖。Ga2O3系MISFET20包含：β-Ga2O3單晶層3，其形成於高電阻β-Ga2O3基板2上；源極電極12和汲極電極13，這些電極形成於β-Ga2O3單晶層3上；閘極電極11，其隔著閘極絕緣膜22形成於源極電極12與汲極電極13之間的β-Ga2O3單晶層3上；源極區域14和汲極區域15，這些電極分別形成於β-Ga2O3單晶層3中的源極電極12和汲極電極13之下；及，鈍化膜21，其覆蓋β-Ga2O3單晶層3的表面的源極電極12與閘極電極11之間的區域、及閘極電極11與汲極電極13之間的區域。
鈍化膜21是以與第一實施型態的絕緣膜16相同之材料而成。另外，鈍化膜21較佳的是盡可能廣範圍地覆蓋β-Ga2O3單晶層3的表面，且較佳的是接觸到源極電極12及汲極電極13。
閘極絕緣膜22是由SiO2、HfO2、ZrO2、AlN、SiN、(AlyGa1-y)2O3(0<y≦1)等的材料而成。閘極絕緣膜22的材料可以是與鈍化膜21的材料相同，也可以不同。此外，作為閘極絕緣膜22的材料，藉由利用比鈍化膜21的材料的介電係數(dielectric constant)更高之材料，能比第一實施型態的 Ga2O3系MISFET10更有效地抑制閘極漏電流等。
鈍化膜21及閘極絕緣膜22例如能以光微影術及蝕刻來形成，且哪一個先形成都可以。
與具有第一實施型態的絕緣膜16之Ga2O3系MISFET10同樣地，具有鈍化膜21之Ga2O3系MISFET20的漏電流非常小，而開關比非常大。
[第三實施型態]
第三實施型態與第二實施型態的差異是在於，第三實施型態中Ga2O3系半導體元件是不含有閘極絕緣膜之Ga2O3系MESFET。此外，針對與第二實施型態相同的部分，將省略或簡略說明。
第8圖是第三實施型態之Ga2O3系MESFET的剖面圖。Ga2O3系MESFET30包含：β-Ga2O3單晶層3，其形成於高電阻β-Ga2O3基板2上；源極電極12和汲極電極13，這些電極形成於β-Ga2O3單晶層3上；閘極電極11，其直接形成於源極電極12與汲極電極13之間的β-Ga2O3單晶層3上；源極區域14和汲極區域15，這些電極分別形成於β-Ga2O3單晶層3中的源極電極12和汲極電極13之下；鈍化膜31，其覆蓋β-Ga2O3單晶層3的表面的源極電極12與閘極電極11之間的區域、及閘極電極11與汲極電極13之間的區域。
鈍化膜31是以與第二實施型態的鈍化膜21相同之材料而成。另外，鈍化膜31較佳的是盡可能廣範圍地覆蓋β-Ga2O3單晶層3的表面，且較佳的是接觸到源極電極12及汲極電極13。
閘極電極11與β-Ga2O3單晶層3蕭特基接合(Schottky junction)，β-Ga2O3單晶層3中的閘極電極11之下的區域形成空乏層。
依據閘極正下方的β-Ga2O3單晶層3的供體濃度及厚度，Ga2O3系MESFET30可成為通常開啟型或是通常關閉型。
當Ga2O3系MESFET30是通常開啟型時，源極電極12與汲極電極13是隔著β-Ga2O3單晶層3電性連接。因此，若在未對閘極電極11施加電壓的狀態下，對源極電極12與汲極電極13之間施加電壓的話，電流會從源極電極12流向汲極電極13。另一方面，若對閘極電極11施加電壓的話，於β-Ga2O3單晶層3中閘極電極11之下的空乏層的深度會增加，即使對源極電極12與汲極電極13之間施加電壓，電流也不會從源極電極12流向汲極電極13。
當Ga2O3系MESFET30是通常關閉型時，在未對閘極電極11施加電壓的狀態下，即使對源極電極12與汲極電極13之間施加電壓，電流也不會從源極電極12流向汲極電極13。另一方面，若對閘極電極11施加電壓的話，β-Ga2O3單晶層3中在閘極電極11之下的空乏層會變窄，若對源極電極12與汲極電極13之間施加電壓的話，變成電流會從源極電極12流向汲極電極13。
與具有第一實施型態的絕緣膜16之Ga2O3系MISFET10同樣地，具有鈍化膜31之Ga2O3系MESFET30的漏電流非常小，而開關比非常大。
[實施型態的效果]
依據上述第一~三的實施型態，藉由組合利用高電阻β-Ga2O3基板及由氧化物絕緣體而成之鈍化膜，能顯著地減少漏電流，且顯著地提高開關比。另外，由於上述第一~三的實施型態的電晶體能抑制漏電流，因此能源效率(energy efficiency)高，而實現了節省能源的效果。
以上，雖然說明本發明之實施型態，但本發明並不限定於上述實施型態，在不脫離發明主旨之範圍內各種變化的實施方式都是可能的。舉例而言，於上述實施型態中，雖然是將Ga2O3系半導體元件作為n型半導體元件進行說明，但也可以是p型半導體元件。在這種情況下，各個構件的導電類型(n型或p型)會全部相反。
另外，在不脫離發明主旨之範圍內可任意地組合上述實施型態中的構成要素。
另外，上述所記載之實施型態並不用以限定申請專利範圍。另外，須注意的是，在實施型態中說明的特徵的組合的全部，對於用以解決發明課題之手段而言，並非全都是必須的。
2‧‧‧高電阻β-Ga2O3基板
3‧‧‧β-Ga2O3單晶層
10‧‧‧Ga2O3系MISFET
11‧‧‧閘極電極
12‧‧‧源極電極
13‧‧‧汲極電極
14‧‧‧源極區域
15‧‧‧汲極區域
16‧‧‧絕緣膜

Claims (7)

  1. 一種Ga2O3系半導體元件，具有：β-Ga2O3單晶層，其形成於β-Ga2O3基板上；源極電極和汲極電極，這些電極形成於前述β-Ga2O3單晶層上；閘極電極，其形成於前述β-Ga2O3單晶層上的前述源極電極與前述汲極電極之間；及，鈍化膜，其覆蓋前述β-Ga2O3單晶層的表面的前述源極電極與前述閘極電極之間的區域、及前述閘極電極與前述汲極電極之間的區域，且將氧化物絕緣體做為主成分。
  2. 如請求項1所述之Ga2O3系半導體元件，其中，前述閘極電極是隔著閘極絕緣膜而形成於前述β-Ga2O3單晶層上。
  3. 如請求項2所述之Ga2O3系半導體元件，其中，前述鈍化膜與前述閘極絕緣膜是由相同材料所構成，且形成為一體。
  4. 如請求項1所述之Ga2O3系半導體元件，其中，前述閘極電極是直接形成於前述β-Ga2O3單晶層上。
  5. 如請求項1至4中任一項所述之Ga2O3系半導體元件，其中，前述鈍化膜是將(AlxGa1-x)2O3(0<x≦1)做為主成分。
  6. 如請求項5所述之Ga2O3系半導體元件，其中，前述鈍 化膜是將Al2O3做為主成分。
  7. 如請求項1至4中任一項所述之Ga2O3系半導體元件，其中，前述鈍化膜接觸前述源極電極和前述汲極電極。
TW103115728A 2013-06-17 2014-05-01 Ga 2 O 3 Semiconductor component TWI634665B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-126849 2013-06-17
JP2013126849A JP6284140B2 (ja) 2013-06-17 2013-06-17 Ｇａ２Ｏ３系半導体素子

Publications (2)

Publication Number Publication Date
TW201511278A true TW201511278A (zh) 2015-03-16
TWI634665B TWI634665B (zh) 2018-09-01

Family

ID=52104366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103115728A TWI634665B (zh) 2013-06-17 2014-05-01 Ga 2 O 3 Semiconductor component

Country Status (4)

Country Link
US (1) US20160141372A1 (zh)
JP (1) JP6284140B2 (zh)
TW (1) TWI634665B (zh)
WO (1) WO2014203623A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622319A (zh) * 2017-04-27 2019-12-27 株式会社田村制作所 Ga2O3系半导体元件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349806B2 (en) * 2014-07-09 2016-05-24 Taiwan Semiconductor Manufacturing Company Limited and National Chiao-Tung University Semiconductor structure with template for transition metal dichalcogenides channel material growth
JP2016157874A (ja) * 2015-02-25 2016-09-01 国立研究開発法人情報通信研究機構 半導体積層構造体及びその製造方法、並びに半導体素子及びその製造方法
KR102426781B1 (ko) * 2016-01-07 2022-07-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 구비한 발광 모듈
US20180026055A1 (en) * 2016-07-19 2018-01-25 Applied Materials, Inc. Hybrid high-k dielectric material film stacks comprising zirconium oxide utilized in display devices
CN106876466B (zh) * 2017-02-16 2020-11-13 大连理工大学 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法
US10777644B2 (en) * 2017-04-27 2020-09-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
CN107331607B (zh) * 2017-06-27 2020-06-26 中国科学院微电子研究所 一种氧化镓基底场效应晶体管及其制备方法
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法
TW202013716A (zh) * 2018-07-12 2020-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
CN110571275A (zh) * 2019-09-17 2019-12-13 中国科学技术大学 氧化镓mosfet的制备方法
JPWO2021106809A1 (zh) * 2019-11-29 2021-06-03
CN111987169B (zh) * 2020-08-28 2022-03-04 西安电子科技大学 基于二维氧化镓薄膜的晶体管及制备方法
CN112382664A (zh) * 2020-11-03 2021-02-19 广东省科学院半导体研究所 一种倒装mosfet器件及其制作方法
CN113223929A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 基于非平衡激光等离子体的氧化镓高效掺杂方法
CN113421914B (zh) * 2021-06-22 2022-09-20 西安电子科技大学 p型金属氧化物电流阻挡层Ga2O3垂直金属氧化物半导体场效应晶体管
CN116417520B (zh) * 2023-06-01 2023-10-17 湖北九峰山实验室 一种氧化镓场效应晶体管及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2719384B1 (en) * 2005-07-27 2018-08-08 Otsuka America Pharmaceutical, Inc. Novel 1-naphthyl-3-azabicyclo[3.1.0]hexanes:preparation and use to treat neuropsychiatric disorders
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010098141A (ja) * 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2011027577A1 (ja) * 2009-09-07 2011-03-10 住友化学株式会社 電界効果トランジスタ、半導体基板、電界効果トランジスタの製造方法及び半導体基板の製造方法
JP2012253293A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9496138B2 (en) * 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US20140217470A1 (en) * 2011-09-08 2014-08-07 Tamura Corporation Ga2O3 SEMICONDUCTOR ELEMENT
EP3151285B1 (en) * 2011-09-08 2023-11-22 Tamura Corporation Ga2o3-based semiconductor element
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9093366B2 (en) * 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US8928037B2 (en) * 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110622319A (zh) * 2017-04-27 2019-12-27 株式会社田村制作所 Ga2O3系半导体元件
US11563092B2 (en) 2017-04-27 2023-01-24 National Institute Of Information And Communications Technology GA2O3-based semiconductor device

Also Published As

Publication number Publication date
WO2014203623A1 (ja) 2014-12-24
JP6284140B2 (ja) 2018-02-28
US20160141372A1 (en) 2016-05-19
JP2015002293A (ja) 2015-01-05
TWI634665B (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
TWI634665B (zh) Ga 2 O 3 Semiconductor component
US10249767B2 (en) Ga2O3-based semiconductor element
JP6543869B2 (ja) 半導体素子及びその製造方法
JP5828568B1 (ja) 半導体素子及びその製造方法
CN107078063B (zh) 半导体元件和晶体层叠结构体
JP6291130B2 (ja) 半導体装置
WO2013122084A1 (ja) 酸化物半導体及びこれを含む半導体接合素子
CN110581072A (zh) 半导体装置的制造方法
JP2012019186A (ja) 窒化物系半導体素子及びその製造方法
JP6087057B2 (ja) 半導体メモリ装置
US10217659B2 (en) Dual isolation fin and method of making
JP2013055224A (ja) 半導体装置およびその製造方法
WO2013069729A1 (ja) 半導体素子及びその製造方法
JP2009289827A (ja) へテロ接合を有する半導体装置とその製造方法
JP2019050232A (ja) 半導体装置の製造方法および半導体装置
JP6968404B2 (ja) Ｉｉｉ族窒化物半導体装置とその製造方法
JP7469201B2 (ja) 半導体装置とその製造方法
CN110809819B (zh) 半导体装置及半导体装置的制造方法
JP2009212375A (ja) ＺｎＯ系トランジスタ