CN106876466B - 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法 - Google Patents

一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN106876466B
CN106876466B CN201710072915.7A CN201710072915A CN106876466B CN 106876466 B CN106876466 B CN 106876466B CN 201710072915 A CN201710072915 A CN 201710072915A CN 106876466 B CN106876466 B CN 106876466B
Authority
CN
China
Prior art keywords
layer
gallium oxide
oxide
heat treatment
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710072915.7A
Other languages
English (en)
Other versions
CN106876466A (zh
Inventor
梁红伟
夏晓川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201710072915.7A priority Critical patent/CN106876466B/zh
Publication of CN106876466A publication Critical patent/CN106876466A/zh
Application granted granted Critical
Publication of CN106876466B publication Critical patent/CN106876466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体器件制备技术领域,提供了一种氧化镓基金属‑氧化物半导体场效应晶体管及其制备方法。以半绝缘氧化镓单晶为基体,其表面依次为非掺杂氧化镓层、锡层和图形化锡层;未被图形化锡层覆盖的锡层表面为氧化物介质层,氧化物介质层与图形化锡层间形成开口,开口数量是成对的,开口区域小于图形化锡层区域;开口区域的表面依次为钛层和金层,分别作为源电极和漏电极;氧化物介质层表面依次为钛层和金层,作为栅电极。本发明提出了一种有效而简便的工艺制造技术,解决了高性能氧化镓基金属‑氧化物半导体场效应晶体管的制备难题,实现新型氧化镓基金属‑氧化物半导体场效应晶体管的研制。

Description

一种氧化镓基金属-氧化物半导体场效应晶体管及其制备 方法
技术领域
本发明属于半导体器件制备技术领域,涉及一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法。
背景技术
以氧化镓为代表的第三代宽禁带半导体材料因其禁带宽度大、击穿场强高、电子饱和漂移速度高、耐腐蚀和抗辐照等突出优点,在高频、高功率、抗辐射等电子器件方面具有重要应用。特别是,氧化镓的禁带宽度高达4.9eV、击穿电场可达3.5×106V/cm,以及具有比碳化硅和氮化镓更大的巴利加优值,成为功率半导体器件研制的重要候选材料。目前有关氧化镓基金属-氧化物半导体场效应晶体管的研究较少,器件结构和氧化物介质层材料比较单一,制备工艺不成熟。特别是在制备高性能源和漏极时使用了对氧化镓晶格损伤很大的离子注入方式进行局部重掺杂处理,虽然获得了良好的接触特性,但是晶格缺陷的出现显著增加了载流子输运损耗,尤其是在大功率条件下,由载流子损耗而产生的热效应,将会对器件性能造成极大影响,甚至可能会导致器件损毁。此外,离子注入的设备昂贵,工艺条件苛刻,工艺过程复杂。上述这些均不利于高性能氧化镓基金属-氧化物半导体场效应晶体管的研制。
发明内容
本发明的目的在于,针对上述制备氧化镓基金属-氧化物半导体场效应晶体管研制过程中所面临的诸多技术难题,提出一种基于氧化镓单晶的金属-氧化物半导体场效应晶体管及其制备方法,器件的结构如图1所示,包括:轻掺杂氧化镓层、重掺杂氧化镓层、氧化镓单晶、氧化物介质层、栅电极、源和漏电极。
本发明的技术方案:
一种氧化镓基金属-氧化物半导体场效应晶体管,以半绝缘氧化镓单晶为基体,其表面依次为非掺杂氧化镓层、锡层和图形化锡层;未被图形化锡层覆盖的锡层表面为氧化物介质层,氧化物介质层与图形化锡层间形成开口,开口数量是成对的,开口区域小于图形化锡层区域;开口区域的表面依次为钛层和金层,分别作为源电极和漏电极;氧化物介质层表面依次为钛层和金层,作为栅电极;其中,锡层即为锡原子扩散轻掺杂氧化镓层,图形化锡层即为锡原子扩散重掺杂氧化镓层;
所述的非掺杂氧化镓层的厚度为10nm~100μm;
所述的锡层的厚度为1nm~1mm;
所述的图形化锡层的厚度为1nm~1mm;
所述的氧化物介质层的厚度为1nm~10μm;
所述的钛层的厚度为1nm~10μm;
所述的金层的厚度为1nm~10μm。
氧化镓基金属-氧化物半导体场效应晶体管的优选条件:
所述的非掺杂氧化镓层的厚度为100nm~10μm;
所述的锡层的厚度为10nm~10μm;
所述的图形化锡层的厚度为10nm~10μm;
所述的氧化物介质层的厚度为10nm~1μm;
所述的钛层的厚度为2nm~200nm;
所述的金层的厚度为10nm~1μm。
一种氧化镓基金属-氧化物半导体场效应晶体管的制备方法,步骤如下:
步骤1:在半绝缘氧化镓单晶上沉积一层非掺杂氧化镓层;
步骤2:在氧化镓层的表面预沉积一层锡层;
步骤3:将步骤2得到的氧化镓样品封闭在石英管内,石英管内的真空度小于1×10-3Pa;进行热处理,使得全部氧化镓层中较为均匀掺入锡原子,其中,热处理温度为100℃~1500℃,热处理时间为1h~24h;
步骤4:温度降到室温后,取出氧化镓样品,利用清洗液对氧化镓样品表面的残留物进行一次清洗,再用去离子水对产生的残留物进行二次清洗,吹干;
步骤5:再次在步骤4得到的氧化镓样品表面预沉积一层图形化锡层;
步骤6:再次将步骤5得到的氧化镓样品封闭在石英管内,石英管内的真空度小于1×10-3Pa;再次进行热处理,使得氧化镓层局部进一步掺入更多的锡原子,其中,热处理温度为100℃~1500℃,热处理时间为1h~24h;
步骤7:温度降到室温后,取出氧化镓样品;利用清洗液对氧化镓样品表面的残留物进行一次清洗,再用去离子水对产生的残留物进行二次清洗,吹干;
步骤8:在步骤7得到的氧化镓样品表面沉积氧化物介质层;
步骤9:将图形化锡层上的氧化物介质层全部去掉并形成开口,开口区域小于锡图形区域;
步骤10:在开口区域依次沉积钛层和金层,作为源电极和漏电极;
步骤11:在氧化物介质层上沉积钛层和金层,作为栅电极;控制氧化物介质层的厚度不大于100nm;
步骤12:对步骤11得到的氧化镓器件在惰性气体的保护下进行热处理,其中,热处理温度为100℃~1000℃,热处理时间为1min~60min。
所述的氧化物介质层中的氧化物为氧化镓、三氧化二铝、二氧化硅、氧化镁中的一种或两种以上组合。
以下条件作为制备方法的优选条件:
步骤3中热处理温度为700℃~1200℃,热处理时间为2h~12h。
步骤6中热处理温度为700℃~1200℃;热处理时间为2h~12h。
步骤12中热处理温度为300℃~600℃,热处理时间为2min~20min。
所述的清洗液为盐酸、硫酸、硝酸、氢氧化钠、氢氧化钾中的一种或两种以上混合。
所述的沉积方法是溶胶凝胶法、热蒸发法、电子束蒸发法、磁控溅射法、激光脉冲沉积、原子层外延或分子束外延法。
本发明的有益效果:本发明创新在于设计了一种基于氧化镓材料的金属-氧化物半导体场效应晶体管,并提出了一种有效而简便的工艺制造技术,解决了高性能氧化镓基金属-氧化物半导体场效应晶体管的制备难题,实现新型氧化镓基金属-氧化物半导体场效应晶体管的研制。
附图说明
图1是氧化镓基金属-氧化物半导体场效应晶体管的结构示意图。
图2是锡掺杂氧化镓层的示意图。
图3是图形化锡掺杂氧化镓层的示意图。
图4是氧化物介质层的开口示意图。
图中:1氧化镓单晶;2锡原子扩散轻掺杂氧化镓层;
3锡原子扩散重掺杂氧化镓层;4氧化物介质层;5钛层;6金层;7栅电极;
8源电极;9漏电极;10开口区域。
具体实施方式
以下结合技术方案和附图,进一步说明本发明的具体实施方式。
实施例1
一种氧化镓基金属-氧化物半导体场效应晶体管的制备方法,包括以下工艺步骤:
步骤1:在厚度为300μm、表面5mm见方的半绝缘氧化镓单晶上采用金属有机物化学气相沉积方法,外延生长400nm厚非掺杂氧化镓层;
步骤2:在氧化镓层的表面采用热蒸发的方法,预沉积50nm厚锡层;
步骤3:将上述氧化镓样品封闭在石英管内,石英管内的真空度为3×10-4Pa;而后将封闭有氧化镓样品的石英管放入加热设备中进行热处理,温度为1000℃,时间为12h;使得全部氧化镓层中较为均匀掺入锡原子;
步骤4:温度降到室温后,取出氧化镓样品,利用稀盐酸对氧化镓材料表面的残留物进行一次清洗;而后利用去离子水对产生的残留物进行二次清洗,并将氧化镓用高纯氮气吹干;
步骤5:再次在锡掺杂的氧化镓层表面采用热蒸发的方法,再次沉积2条30nm厚、1mm宽、5mm长的锡带,两个带之间的间隔为30μm;
步骤6:将上述氧化镓样品再次封闭在石英管内,石英管内的真空度为3×10-4Pa;而后将封闭有氧化镓样品的石英管再次放入加热设备中进行热处理,温度为1000℃,时间为12h;使得氧化镓层局部进一步掺入更多的锡原子,形成重掺杂区;
步骤7:温度降到室温后,取出氧化镓样品,利用稀盐酸对氧化镓材料表面的残留物进行一次清洗;而后利用去离子水对产生的残留物进行二次清洗,并将氧化镓用高纯氮气吹干;
步骤8:在上述锡掺杂氧化镓层上采用金属有机物化学气相沉积方法,外延生长30nm厚的镁掺杂半绝缘氧化镓介质层
步骤9:将步骤5中图形化锡层上的镁掺杂半绝缘氧化镓介质层全部去掉并形成0.6mm宽、5mm长的带开口;
步骤10:随着开口形状,制备由15nm钛层和50nm金层组成的双层条状源和漏电极;
步骤11:镁掺杂半绝缘氧化镓介质层上制备由15nm钛层和50nm金层组成的双层条状栅电极,电极宽为5μm,长为5mm;
步骤12:对上述氧化镓器件在高纯氮气惰性保护下进行热处理,温度为400℃,时间为3min。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种氧化镓基金属-氧化物半导体场效应晶体管的制备方法,其特征在于,所述氧化镓基金属-氧化物半导体场效应晶体管以半绝缘氧化镓单晶为基体,其表面依次为非掺杂氧化镓层、锡层和图形化锡层;未被图形化锡层覆盖的锡层表面为氧化物介质层,氧化物介质层与图形化锡层间形成开口,开口数量是成对的,开口区域小于图形化锡层区域;开口区域的表面依次为钛层和金层,分别作为源电极和漏电极;氧化物介质层表面依次为钛层和金层,作为栅电极;其中,锡层即为锡原子扩散轻掺杂氧化镓层,图形化锡层即为锡原子扩散重掺杂氧化镓层;
所述的非掺杂氧化镓层的厚度为10nm~100μm;
所述的锡层的厚度为1nm~1mm;
所述的图形化锡层的厚度为1nm~1mm;
所述的氧化物介质层的厚度为1nm~10μm;
所述的钛层的厚度为1nm~10μm;
所述的金层的厚度为1nm~10μm;
所述制备方法的步骤如下:
步骤1:在半绝缘氧化镓单晶上沉积一层非掺杂氧化镓层;
步骤2:在氧化镓层的表面预沉积一层锡层;
步骤3:将步骤2得到的氧化镓样品封闭在石英管内,石英管内的真空度小于1×10-3Pa;进行热处理,使得全部氧化镓层中较为均匀掺入锡原子,其中,热处理温度为100℃~1500℃,热处理时间为1h~24h;
步骤4:温度降到室温后,取出氧化镓样品,利用清洗液对氧化镓样品表面的残留物进行一次清洗,再用去离子水对产生的残留物进行二次清洗,吹干;
步骤5:再次在步骤4得到的氧化镓样品表面预沉积一层图形化锡层;
步骤6:再次将步骤5得到的氧化镓样品封闭在石英管内,石英管内的真空度小于1×10-3Pa;再次进行热处理,使得氧化镓层局部进一步掺入更多的锡原子,其中,热处理温度为100℃~1500℃,热处理时间为1h~24h;
步骤7:温度降到室温后,取出氧化镓样品;利用清洗液对氧化镓样品表面的残留物进行一次清洗,再用去离子水对产生的残留物进行二次清洗,吹干;
步骤8:在步骤7得到的氧化镓样品表面沉积氧化物介质层;
步骤9:将图形化锡层上的氧化物介质层全部去掉并形成开口,开口区域小于锡图形区域;
步骤10:在开口区域依次沉积钛层和金层,作为源电极和漏电极;
步骤11:在氧化物介质层上沉积钛层和金层,作为栅电极;控制氧化物介质层的厚度不答应100nm;
步骤12:对步骤11得到的氧化镓器件在惰性气体的保护下进行热处理,其中,热处理温度为100℃~1000℃,热处理时间为1min~60min。
2.根据权利要求1所述的氧化镓基金属-氧化物半导体场效应晶体管的制备方法,其特征在于,
所述的非掺杂氧化镓层的厚度为100nm~10μm;
所述的锡层的厚度为10nm~10μm;
所述的图形化锡层的厚度为10nm~10μm;
所述的氧化物介质层的厚度为10nm~1μm;
所述的钛层的厚度为2nm~200nm;
所述的金层的厚度为10nm~1μm。
3.根据权利要求1所述的制备方法,其特征在于,所述的氧化物介质层中的氧化物为氧化镓、三氧化二铝、二氧化硅、氧化镁中的一种或两种以上组合。
4.根据权利要求1或3所述的制备方法,其特征在于,步骤3中热处理温度为700℃~1200℃,热处理时间为2h~12h。
5.根据权利要求1或3所述的制备方法,其特征在于,步骤6中热处理温度为700℃~1200℃;热处理时间为2h~12h。
6.根据权利要求4所述的制备方法,其特征在于,步骤6中热处理温度为700℃~1200℃;热处理时间为2h~12h。
7.根据权利要求1、3或6所述的制备方法,其特征在于,步骤12中热处理温度为300℃~600℃,热处理时间为2min~20min。
8.根据权利要求4所述的制备方法,其特征在于,步骤12中热处理温度为300℃~600℃,热处理时间为2min~20min。
9.根据权利要求5所述的制备方法,其特征在于,步骤12中热处理温度为300℃~600℃,热处理时间为2min~20min。
CN201710072915.7A 2017-02-16 2017-02-16 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法 Active CN106876466B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710072915.7A CN106876466B (zh) 2017-02-16 2017-02-16 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710072915.7A CN106876466B (zh) 2017-02-16 2017-02-16 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106876466A CN106876466A (zh) 2017-06-20
CN106876466B true CN106876466B (zh) 2020-11-13

Family

ID=59165948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710072915.7A Active CN106876466B (zh) 2017-02-16 2017-02-16 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106876466B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464844A (zh) * 2017-07-20 2017-12-12 中国电子科技集团公司第十三研究所 氧化镓场效应晶体管的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010670A (zh) * 2011-09-08 2019-07-12 株式会社田村制作所 Ga2O3系MISFET和Ga2O3系MESFET
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ga2O3系半導体素子
JP6543869B2 (ja) * 2013-06-18 2019-07-17 株式会社タムラ製作所 半導体素子及びその製造方法
CN103469299B (zh) * 2013-09-05 2016-06-29 大连理工大学 掺杂氧化镓膜的制备方法及掺杂氧化镓膜

Also Published As

Publication number Publication date
CN106876466A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
KR101520024B1 (ko) 반도체 장치 및 그 제작 방법
KR101456355B1 (ko) 금속 산화물의 표면 처리 방법과 박막 트랜지스터를 제조하는 방법
CN106981512B (zh) 金刚石基常关型场效应晶体管及其制备方法
CN109411328B (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
CN107068800B (zh) 一种基于氧化镓单晶的辐射探测器及其制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
US10615038B2 (en) Method of making N-type doped gallium oxide through the deposition of a tin layer on the gallium oxide
CN106876466B (zh) 一种氧化镓基金属-氧化物半导体场效应晶体管及其制备方法
CN113555460B (zh) 一种氧化镓肖特基结紫外探测器及制备方法
CN108461404B (zh) 一种氧化镓欧姆接触电极的制备方法
CN107146756A (zh) 一种金刚石基底场效应晶体管制备方法
CN105023950A (zh) 一种具有高开关电流比的石墨烯晶体管及其制备方法
CN115064580A (zh) 一种高耐压的氧化镓pn结二极管及其制备方法
JP5612299B2 (ja) トランジスタの作製方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
US20200312659A1 (en) Method for the preparation of gallium oxide/copper gallium oxide heterojunction
CN113421915A (zh) 低接触电阻的氧化镓基场效应晶体管及其制作方法
US10985258B2 (en) Method for preparing diamond-based field effect transistor, and corresponding field effect transistor
CN102306626B (zh) 半导体异质结场效应晶体管栅结构的制备方法
KR20110107934A (ko) 탄소나노튜브/ZnO 투명태양전지 및 그 제조방법
JP5940124B2 (ja) トランジスタの作製方法
KR102573025B1 (ko) 열 소산 어닐링을 이용한 금속 산화물 박막의 결정화 방법
Zhang et al. Structural and Optical Characteristics of Titanium-Doped Zinc Oxide Thin Films and Applications in Thin Film Transistors
KR101570443B1 (ko) 산화물 반도체 박막의 결정화 방법
CN214705935U (zh) 基于氧化镓二维电子气的薄膜场效应晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant