CN107331607B - 一种氧化镓基底场效应晶体管及其制备方法 - Google Patents

一种氧化镓基底场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN107331607B
CN107331607B CN201710501101.0A CN201710501101A CN107331607B CN 107331607 B CN107331607 B CN 107331607B CN 201710501101 A CN201710501101 A CN 201710501101A CN 107331607 B CN107331607 B CN 107331607B
Authority
CN
China
Prior art keywords
dielectric layer
gallium oxide
layer
wide bandgap
electrode metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710501101.0A
Other languages
English (en)
Other versions
CN107331607A (zh
Inventor
龙世兵
董航
何启鸣
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710501101.0A priority Critical patent/CN107331607B/zh
Publication of CN107331607A publication Critical patent/CN107331607A/zh
Application granted granted Critical
Publication of CN107331607B publication Critical patent/CN107331607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种氧化镓基底场效应管制备方法,其中包括:步骤一、提供氧化镓基底;步骤二、在氧化镓基底表面淀积宽禁带氧化物层;步骤三、在宽禁带氧化物层上淀积高K介质层;步骤四、对宽禁带氧化物层和高K介质层进行光刻得到复合栅介质层;步骤五、生长源/漏电极金属以及栅电极金属。本发明还提供一种氧化镓基底场效应管。本发明能够通过复合栅介质层实现栅介质层与基底材料之间的高势垒和栅介质层的高介电常数,优化氧化镓基底场效应晶体管的结构及性能。

Description

一种氧化镓基底场效应晶体管及其制备方法
技术领域
本发明涉及微电子与纳米电子器件技术领域,尤其涉及一种氧化镓基底场效应晶体管及其制备方法。
背景技术
随着晶体管特征尺寸的缩小,由于短沟道效应等物理规律和制造成本的限制,主流硅基材料与CMOS技术正发展到10纳米工艺节点而很难继续提升。目前,氧化镓因其优良的特性被认为是新一代集成电路半导体材料。氧化镓具有超宽的禁带宽度(4.8eV)和较大的击穿电场(8MV/cm),在大功率元器件中有广泛的应用前景,有望成为新一代半导体材料。
栅介质层是场效应晶体管中重要的结构,栅介质层需要与半导体材料在界面产生较大的带偏,以有效抑制栅极漏电流。然而,由于氧化镓自身超宽的禁带宽度,在作为场效应晶体管的基底材料时,其栅介质层的选择范围变得非常有限。而满足禁带宽度要求的栅介质层材料,其介电常数又普遍很低。要保证同等的栅电极对沟道的控制能力,低介电常数的栅介质层的厚度会降低,导致栅极漏电流的增大,从而影响器件性能。
因此,亟需设计一种氧化镓基底场效应晶体管及其制备方法,具有满足禁带宽度要求的栅介质层,并且具有较高的介电常数,从而提高场效应晶体管的性能。
发明内容
本发明提供的氧化镓基底场效应晶体管及其制备方法,能够针对现有技术中氧化镓基底的场效应晶体管栅介质层无法在高禁带宽度和高介电常数之间均衡的不足,优化基于氧化镓材料的场效应晶体管的性能。
第一方面,本发明提供一种氧化镓基底场效应管制备方法,中包括:
步骤一、提供氧化镓基底;
步骤二、在所述氧化镓基底表面淀积宽禁带氧化物层;
步骤三、在所述宽禁带氧化物层上淀积高K介质层;
步骤四、对所述宽禁带氧化物层和所述高K介质层进行光刻得到复合栅介质层;
步骤五、生长源/漏电极金属以及栅电极金属。
可选的,上述氧化镓基底通过高温扩散或离子注入工艺掺杂为N型或P型。
可选的,上述宽禁带氧化物层的材料为Al2O3
可选的,上述宽禁带氧化物层通过CVD、电镀、PVD、溅射、蒸发、旋涂、或ALD工艺进行淀积。
可选的,上述高K介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO或Ta2O5
可选的,上述高K介质层通过CVD、电镀、物理气相沉积PVD、溅射、蒸发、旋涂或ALD工艺进行淀积。
可选的,上述宽禁带氧化物层与所述高K介质层厚度比为1:2-1:5。
可选的,上述源/漏电极金属以及栅电极金属的材料为Al、Ti、Au、Cr、Pd或Pt。
可选的,上述源/漏电极金属以及栅电极金属通过电子束蒸发形成。
另一方面,本发明提供一种根据上述方法制备的氧化镓基底场效应管,其中包括:
氧化镓基底;
在所述氧化镓基底表面淀积的宽禁带氧化物层;
在所述宽禁带氧化物层上淀积的高K介质层;
源/漏电极金属以及栅电极金属。
本发明提供的氧化镓基底场效应管及其制备方法,能够通过复合栅介质层实现栅介质层与基底材料之间的高势垒,并保持栅介质层的高介电常数,从而优化基于氧化镓材料的场效应晶体管的结构及性能。
附图说明
图1a-1f为本发明一实施例的制备氧化镓基底场效应晶体管的工艺步骤示意图;
图2为本发明一实施例的制备氧化镓基底场效应晶体管的工艺流程图;
图3a-3c为本发明一实施例的Ta2O5/Al2O3栅介质层的MOSFET的栅能带示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
第一方面,本发明提供一种氧化镓基底场效应晶体管制备方法。图1a-1f示出了本发明一实施例的制备氧化镓基底场效应晶体管的工艺步骤示意图。如图1a所示,提供氧化镓基底110。具体的,氧化镓基底110可以为N型或P型氧化镓基底。典型的,N型氧化镓基底可以通过在氧化镓材料中掺入砷、磷等五价元素形成,P型氧化镓基底可以通过在氧化镓材料中掺入硼、铟等三价元素形成。其中,掺杂工艺包括但不限于高温扩散、离子注入工艺等。
如图1b所示,在氧化镓基底110表面淀积Al2O3层120。具体的,淀积Al2O3层120的包括但不限于使用化学气相沉积(CVD)、电镀、物理气相沉积(PVD)、溅射、蒸发、旋涂、原子层沉积(ALD)等工艺。优选的,可以使用原子层沉积(ALD)工艺沉积Al2O3层120。
如图1c所示,在Al2O3层120上淀积高K介质层140。高K介质层140包括但不限于HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO、Ta2O5等材料。具体的,高K介质层140包括但不限于使用化学气相沉积(CVD)、电镀、物理气相沉积(PVD)、溅射、蒸发、旋涂、原子层沉积(ALD)等工艺制成。优选的,可以使用溅射或原子层沉积工艺(ALD)制成。
如图1d所示,利用光刻工艺得到复合栅介质层,复合栅介质层包括下层的部分Al2O3层120以及上层的部分高K介质层140。特别的,Al2O3层与高K介质层的厚度比介于1:2~1:5之间。
如图1e所示,在器件上生长源极电极金属131和漏极电极金属132。源漏电极金属层包括但不限于高功函数的惰性金属材料,如Ti、Au、Cr、Pd、Pt等。特别的,源漏电极金属层可以通过电子束蒸发进行沉积,沉积厚度可以包括但不限于2-200nm。
如图1f所示,在器件上生长栅电极金属150。栅电极金属层150包括但不限于采用Al、Ti、Au、Cr、Pd、Pt等金属材料。特别的,栅电极金属层150可以通过电子束蒸发进行沉积,沉积厚度可以包括但不限于2-400nm。
图2示出了本发明一个实施例的制备氧化镓基底场效应晶体管的工艺流程图。如图所示,S21为提供氧化镓基底;S22为在氧化镓基底表面淀积Al2O3层;S23为在Al2O3层上淀积高K介质层;S24为利用光刻工艺得到复合栅介质层;S25为在器件上生长源/漏电极金属;S26为在器件上生长栅电极金属。
另一方面,本发明还提供一种氧化镓基底场效应管,包括氧化镓基底,由淀积在氧化镓基底上的Al2O3层和淀积在Al2O3层上的高K介质层组成的复合栅介质层,源/漏电极,以及栅电极。
在本发明的一个实施例中,首先提供氮化镓基底110,具体的,氮化镓衬底110经过掺杂Si形成N型β-(100)Ga2O3。在所述N型β-(100)Ga2O3上淀积Al2O3,特别的,可以使用原子层沉积(ALD)工艺淀积Al2O3,典型的,Al2O3层的厚度可以为5nm。随后淀积高K介质层,具体的,高K介质材料为Ta2O5,特别的,Ta2O5的厚度为15nm,采用磁控溅射工艺进行淀积。通过光刻和刻蚀得到栅极图形,然后在器件上生长源/漏电极以及栅电极等,最终得到制备完整的MOSFET。
图3a-3c示出了本发明的一个实施例的Ti/Ta2O5/Al2O3/Ga2O3的场效应管栅结构能带示意图。如图3a所示,β-(100)Ga2O3为基底侧,能带宽度为4.7eV;在β-(100)Ga2O3基底上淀积有Al2O3层,能带宽度为8.8eV;在Al2O3层上淀积有高K介质Ta2O5层,Ta2O5层的能带宽度为4.4eV;栅电极金属为Ti。由Al2O3层以及Ta2O5层构成的复合栅介质层在靠近β-(100)Ga2O3基底侧为Al2O3层,其能带宽度较宽,并且Ta2O5层保证了复合栅介质层的高K属性。如图3b和图3c所示,当向N型β-(100)Ga2O3器件施加正向偏压时,能带向上弯曲,越接近基底表面空穴浓度越大,出现空穴积累层;当向N型β-(100)Ga2O3器件施加负向偏压时,能带向下弯曲,越接近表面空穴浓度越小,出现耗尽层。
本发明提供的氧化镓基底场效应管及其制备方法,能够兼顾栅介质层对禁带宽度和介电常数的要求,有效提升氧化镓基底场效应管的性能。并且本发明工艺步骤简单,设备要求较低,能够广泛应用于氧化镓基底的场效应晶体管的制备工艺。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种氧化镓基底场效应管制备方法,其特征在于,包括:
步骤一、提供氧化镓基底;
步骤二、在所述氧化镓基底表面淀积宽禁带氧化物层,所述宽禁带氧化物层的材料为Al2O3
步骤三、在所述宽禁带氧化物层上淀积高K介质层,所述高K介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3、ZrO2、LaAlO或Ta2O5,所述宽禁带氧化物层与所述高K介质层厚度比为1:2-1:5;
步骤四、对所述宽禁带氧化物层和所述高K介质层进行光刻得到复合栅介质层;
步骤五、生长源/漏电极金属以及栅电极金属。
2.根据权利要求1所述的氧化镓基底场效应管制备方法,其特征在于,所述氧化镓基底通过高温扩散或离子注入工艺掺杂为N型或P型。
3.根据权利要求1所述的氧化镓基底场效应管制备方法,其特征在于,所述宽禁带氧化物层通过CVD、电镀、PVD、溅射、蒸发、旋涂、或ALD工艺进行淀积。
4.根据权利要求1所述的氧化镓基底场效应管制备方法,其特征在于,所述高K介质层通过CVD、电镀、物理气相沉积PVD、溅射、蒸发、旋涂或ALD工艺进行淀积。
5.根据权利要求1所述的氧化镓基底场效应管制备方法,其特征在于,所述源/漏电极金属以及栅电极金属的材料为Al、Ti、Au、Cr、Pd或Pt。
6.根据权利要求1所述的氧化镓基底场效应管制备方法,其特征在于,所述源/漏电极金属以及栅电极金属通过电子束蒸发形成。
7.一种根据权利要求1所述的方法制备的氧化镓基底场效应管,其特征在于,包括:
氧化镓基底;
在所述氧化镓基底表面淀积的宽禁带氧化物层,所述宽禁带氧化物层的材料为Al2O3
在所述宽禁带氧化物层上淀积的高K介质层,所述高K介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3、ZrO2、LaAlO或Ta2O5,所述宽禁带氧化物层与所述高K介质层厚度比为1:2-1:5;
源/漏电极金属以及栅电极金属。
CN201710501101.0A 2017-06-27 2017-06-27 一种氧化镓基底场效应晶体管及其制备方法 Active CN107331607B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710501101.0A CN107331607B (zh) 2017-06-27 2017-06-27 一种氧化镓基底场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710501101.0A CN107331607B (zh) 2017-06-27 2017-06-27 一种氧化镓基底场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN107331607A CN107331607A (zh) 2017-11-07
CN107331607B true CN107331607B (zh) 2020-06-26

Family

ID=60197233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710501101.0A Active CN107331607B (zh) 2017-06-27 2017-06-27 一种氧化镓基底场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107331607B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379857B (zh) * 2019-07-02 2022-01-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416156A (zh) * 2002-09-27 2003-05-07 上海华虹(集团)有限公司 一种高介电栅介质结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6142358B2 (ja) * 2011-09-08 2017-06-07 株式会社タムラ製作所 Ga2O3系半導体素子
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ga2O3系半導体素子
JP6543869B2 (ja) * 2013-06-18 2019-07-17 株式会社タムラ製作所 半導体素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416156A (zh) * 2002-09-27 2003-05-07 上海华虹(集团)有限公司 一种高介电栅介质结构及其制备方法

Also Published As

Publication number Publication date
CN107331607A (zh) 2017-11-07

Similar Documents

Publication Publication Date Title
US10998241B2 (en) Selective dual silicide formation using a maskless fabrication process flow
US9269775B2 (en) Tunneling devices and methods of manufacturing the same
CN106711038A (zh) 制造hemt晶体管的方法和具有改进电子迁移率的hemt晶体管
CN109524460B (zh) 高空穴移动率晶体管
CN105355657A (zh) 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管
TWI553743B (zh) 半導體元件與其形成方法及電晶體的形成方法
JP2015002293A (ja) Ga2O3系半導体素子
US10269982B2 (en) Metallic channel device and manufacturing method thereof
US20200035830A1 (en) Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof
JP5663210B2 (ja) Iii−v族加工基板の製造方法およびそのiii−v族加工基板
CN107331607B (zh) 一种氧化镓基底场效应晶体管及其制备方法
TWI588944B (zh) 具有漂移區的高壓無接面場效元件及其製造方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
JP5978269B2 (ja) トランジスタ素子およびその製造方法
Dalapati et al. Characterization of epitaxial GaAs MOS capacitors using atomic layer-deposited TiO 2/Al 2 O 3 gate stack: study of Ge auto-doping and p-type Zn doping
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
Kim et al. Effective Schottky barrier height lowering technique for InGaAs contact scheme: DMIGS and Dit reduction and interfacial dipole formation
CN107331701A (zh) 一种金刚石材料沟道导电特性优化方法
CN115440578A (zh) 具有铝酸镧系介电层的iii-v族半导体元件及其制造方法
TWI565007B (zh) 高壓無接面場效應元件及其形成方法
CN113793869B (zh) 一种集成混合材料高电子迁移率晶体管及其制备方法
CN108198758B (zh) 一种垂直结构的氮化镓功率二极管器件及其制作方法
KR101811663B1 (ko) 후속 열처리 공정을 이용한 반도체 소자 제조 방법 및 그에 의해 제조된 반도체 소자
US11688785B2 (en) Metal semiconductor contacts
WO2017086253A1 (ja) ダイヤモンド電子素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant