JP2017041593A

JP2017041593A - Ｇａ２Ｏ３系結晶膜の形成方法

Info

Publication number: JP2017041593A
Application number: JP2015163703A
Authority: JP
Inventors: 公平佐々木; Kohei Sasaki; 東脇　正高; Masataka Towaki; 正高東脇; マンホイワン; Man Hoi Wong
Original assignee: National Institute of Information and Communications Technology; Tamura Corp
Current assignee: National Institute of Information and Communications Technology; Tamura Corp
Priority date: 2015-08-21
Filing date: 2015-08-21
Publication date: 2017-02-23

Abstract

【課題】表面の平滑性に優れ、かつ導電型不純物のイオン注入により導電性に優れた領域が形成されるＧａ２Ｏ３系結晶膜を形成することのできるＧａ２Ｏ３系結晶膜の形成方法を提供する。【解決手段】一実施の形態として、（０１０）面を主面とするＧａ２Ｏ３系基板１０上に、５９０℃以上６５０℃以下の成長温度でアンドープのＧａ２Ｏ３系結晶膜１２をエピタキシャル成長させる、Ｇａ２Ｏ３系結晶膜の形成方法を提供する。【選択図】図９

Description

本発明は、Ｇａ_２Ｏ_３系結晶膜の形成方法に関する。

従来、Ｇａ_２Ｏ_３系基板上にＧａ_２Ｏ_３系結晶膜をエピタキシャル成長させる技術が知られている（例えば、特許文献１〜３参照）。また、イオン注入によりＧａ_２Ｏ_３系単結晶体のドナー濃度を制御する技術が知られている（例えば、特許文献４参照）。また、ＭＢＥ法を用いてアンドープのＧａ_２Ｏ_３結晶膜を成長させ、そこへＳｉを注入してチャネル領域を形成するＭＩＳＦＥＴの製造方法が知られている（例えば、特許文献５参照）。

特開２０１３−５６８０２号公報特許第５５４３６７２号公報特許第５６１２２１６号公報特許第５７４５０７３号公報特開２０１５−２２９３号公報

本発明の目的の１つは、表面の平滑性に優れ、かつ導電型不純物のイオン注入により導電性に優れた領域が形成されるＧａ_２Ｏ_３系結晶膜を形成することのできるＧａ_２Ｏ_３系結晶膜の形成方法を提供することにある。

本発明の一態様は、上記目的を達成するために、下記［１］〜［４］のＧａ_２Ｏ_３系結晶膜の形成方法を提供する。

［１］（０１０）面を主面とするＧａ_２Ｏ_３系基板上に、５９０℃以上６５０℃以下の成長温度でアンドープのＧａ_２Ｏ_３系結晶膜をエピタキシャル成長させる、Ｇａ_２Ｏ_３系結晶膜の形成方法。

［２］前記成長温度が６２０℃以下である、前記［１］に記載のＧａ_２Ｏ_３系結晶膜の形成方法。

［３］前記成長温度が６２０℃以上である、前記［１］又は［２］に記載のＧａ_２Ｏ_３系結晶膜の形成方法。

［４］前記成長温度が６１０℃以上６３０℃以下である、前記［１］に記載のＧａ_２Ｏ_３系結晶膜の形成方法。

本発明によれば、表面の平滑性に優れ、かつ導電型不純物のイオン注入により導電性に優れた領域が形成されるＧａ_２Ｏ_３系結晶膜を形成することのできるＧａ_２Ｏ_３系結晶膜の形成方法を提供することができる。

図１は、実施の形態に係る結晶積層構造体の垂直断面図である。図２（ａ）〜（ｃ）は、５６０〜６２０℃の成長温度で成長させたＧａ_２Ｏ_３系結晶膜の表面のＡＦＭ像である。図３（ａ）〜（ｃ）は、６５０〜７１０℃の成長温度で成長させたＧａ_２Ｏ_３系結晶膜の表面のＡＦＭ像である。図４は、Ｇａ_２Ｏ_３系結晶膜の表面のＲＭＳ粗さと成長温度との関係を示すグラフである。図５は、リーク電流の測定を行った試験体の垂直断面図である。図６は、Ｇａ_２Ｏ_３結晶膜へのＳｉの注入濃度と、Ｓｉが注入された領域とそこに接続される電極との間の接触抵抗との関係を示すグラフである。図７は、Ｇａ_２Ｏ_３系結晶膜に流れるリーク電流の大きさと成長温度との関係を示すグラフである。図８は、チャネル領域のシート抵抗と成長温度との関係を示すグラフである。図９は、コンタクト領域のシート抵抗と成長温度との関係を示すグラフである。図１０（ａ）、（ｂ）は、コンタクト領域とＴｉ電極との接触抵抗、コンタクト領域とＴｉ電極との固有接触抵抗をそれぞれ示すグラフである。

〔実施の形態〕
（結晶積層構造体の構成）
図１は、実施の形態に係る結晶積層構造体の垂直断面図である。結晶積層構造体１は、Ｇａ_２Ｏ_３系基板１０と、Ｇａ_２Ｏ_３系基板１０上にエピタキシャル結晶成長により形成されたＧａ_２Ｏ_３系結晶膜１２を有する。

Ｇａ_２Ｏ_３系基板１０は、Ｇａ_２Ｏ_３系単結晶からなる基板である。ここで、Ｇａ_２Ｏ_３系単結晶とは、Ｇａ_２Ｏ_３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ_２Ｏ_３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ_２Ｏ_３単結晶である（Ｇａ_ｘＡｌ_ｙＩｎ_{（１−ｘ−ｙ）}）_２Ｏ_３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ_２Ｏ_３単結晶は、例えば、β型の結晶構造を有する。また、Ｇａ_２Ｏ_３系基板１０は、導電性の付与や高抵抗化のために、Ｓｎ、Ｆｅ等の導電型不純物を含んでもよい。

Ｇａ_２Ｏ_３系基板１０は、例えば、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ_２Ｏ_３系単結晶のバルク結晶をスライスし、表面を研磨することにより形成される。Ｇａ_２Ｏ_３系基板１０の主面１１は、（０１０）面である。

Ｇａ_２Ｏ_３系結晶膜１２は、Ｇａ_２Ｏ_３系基板１０と同様に、Ｇａ_２Ｏ_３系単結晶からなる。また、Ｇａ_２Ｏ_３系結晶膜１２はＧａ_２Ｏ_３系基板１０の主面１１上にエピタキシャル結晶成長により形成されるため、Ｇａ_２Ｏ_３系結晶膜１２の表面１３は、Ｇａ_２Ｏ_３系基板１０の主面１１と同じ（０１０）面である。

また、Ｇａ_２Ｏ_３系結晶膜１２は、アンドープの結晶膜である。ここで、アンドープとは、故意に不純物がドープされていないという意味である。

Ｇａ_２Ｏ_３系結晶膜１２は、ＭＢＥ（Molecular Beam Epitaxy）法等の物理的気相成長法により形成される。

Ｇａ_２Ｏ_３系結晶膜１２は、５９０℃以上６５０℃以下の成長温度（基板温度）でのエピタキシャル成長により形成される。

Ｇａ_２Ｏ_３系結晶膜１２を６５０℃以下の成長温度で成長させることにより、平滑な表面１３が得られる。さらに、６２０℃以下の成長温度で成長させることにより、より平滑な表面１３が得られる。

また、Ｇａ_２Ｏ_３系結晶膜１２を５９０℃以上６５０℃以下の成長温度で成長させることにより、導電型不純物をイオン注入したときのイオン注入領域のシート抵抗や、そのイオン注入領域とそこに接続した電極との間の接触抵抗を小さくすることができる。

また、Ｇａ_２Ｏ_３系結晶膜１２を６２０℃以上の成長温度で成長させることにより、リーク特性を十分に小さくすることができる。

すなわち、Ｇａ_２Ｏ_３系結晶膜１２の表面１３の平滑性を重視する場合には、Ｇａ_２Ｏ_３系結晶膜１２の成長温度を５９０℃以上６２０℃以下とすることが好ましく、リーク特性を重視する場合には、６２０℃以上６５０℃以下とすることが好ましい。

また、Ｇａ_２Ｏ_３系結晶膜１２の成長温度を６２０℃±１０℃程度、すなわち６１０℃以上６３０℃以下とすることにより、表面１３の平滑性が特に高く、かつリーク特性の良好なＧａ_２Ｏ_３系結晶膜１２を得ることができる。

（実施の形態の効果）
上記実施の形態によれば、成長温度を制御することにより、表面の平滑性に優れ、かつ導電型不純物をイオン注入したときの注入領域の導電性に優れるＧａ_２Ｏ_３系結晶膜を形成することができる。

また、成長温度を制御することにより、Ｇａ_２Ｏ_３系結晶膜の表面の平滑性をさらに向上させたり、リーク特性を向上させたりすることができる。

上記実施の形態に係るＧａ_２Ｏ_３系結晶膜１２の表面粗さ、リーク特性、電気抵抗の評価結果を以下に示す。本実施例においては、Ｆｅをドープした高抵抗のＧａ_２Ｏ_３基板をＧａ_２Ｏ_３系基板１０として用いた。また、ＭＢＥ法で形成された厚さ１．２μｍのアンドープのＧａ_２Ｏ_３単結晶膜をＧａ_２Ｏ_３系結晶膜１２として用いた。

（Ｇａ_２Ｏ_３系結晶膜の表面粗さの評価）
図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）は、５６０〜７１０℃の成長温度で成長させたＧａ_２Ｏ_３系結晶膜１２の表面１３のＡＦＭ（Atomic Force Microscopy）像である。これらのＡＦＭ像は、表面１３の１×１μｍ^２の領域を写している。

図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）のＡＦＭ顕微鏡写真の上に記載された温度は、その写真のＧａ_２Ｏ_３系結晶膜１２の成長温度である。また、図２（ａ）、図３（ａ）の横のバーは、図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）のＡＦＭ顕微鏡写真の濃度と表面に垂直な方向（紙面に垂直な方向）の位置の関係を示している。

図４は、Ｇａ_２Ｏ_３系結晶膜１２の表面１３のＲＭＳ（Root Mean Square）粗さと成長温度との関係を示すグラフである。

ここで、ＲＭＳ粗さは、原子間力顕微鏡によりＧａ_２Ｏ_３系結晶膜１２の表面１３の鉛直方向の高さと水平方向の位置との関係を表す曲線を測定し、その平均線から曲線までの偏差の二乗を平均した値の平方根を求めることにより得られる。

図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）、図４は、Ｇａ_２Ｏ_３系結晶膜１２の成長温度が６５０℃以下であるときに平滑な表面１３が得られ、成長温度が６２０℃以下であるときにより平滑な表面１３が得られることを示している。

なお、表面１３のＲＭＳ粗さが大きいと、例えば、結晶積層構造体１を用いてショットキーダイオードやＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）を製造する場合、Ｇａ_２Ｏ_３系結晶膜１２上に形成されたショットキー電極において局所的な電界集中が発生し、素子耐圧の低下を引き起こすおそれがある。これは、Ｇａ_２Ｏ_３系結晶膜１２の表面１３の凹凸により形成されたショットキー電極の底面の凹凸の凸部に電界が集中することによる。この電界集中を抑えるためのショットキー電極の底面の表面粗さの条件として、ＲＭＳ値が１ｎｍ以下であることが知られている。すなわち、Ｇａ_２Ｏ_３系結晶膜１２の表面１３のＲＭＳ値が１ｎｍ以下であれば、ショットキー電極における局所的な電界集中を抑えることができる。

（Ｇａ_２Ｏ_３系結晶膜のリーク特性の評価）
図５は、リーク電流の測定を行った試験体２の垂直断面図である。図５に示されるように、試験体２は、結晶積層構造体１のＧａ_２Ｏ_３系結晶膜１２の表面近傍に２２μｍの距離を隔てて形成された２つのチャネル領域２０と、２つのチャネル領域２０内にそれぞれ形成されたコンタクト領域２１を有する。

ここで、試験体２のＧａ_２Ｏ_３系結晶膜１２は、上述のように、厚さ１．２μｍのアンドープのＧａ_２Ｏ_３単結晶膜である。また、チャネル領域２０は、０．３μｍの深さと１００μｍのチャネル幅（チャネル領域の図５の紙面に垂直な方向の幅）を有し、濃度３×１０^１７ｃｍ^−３のＳｉを含む。また、コンタクト領域２１は、０．１５μｍの深さを有し、濃度５×１０^１９ｃｍ^−３のＳｉを含む。なお、コンタクト領域２１のＳｉの濃度５×１０^１９ｃｍ^−３は、コンタクト領域２１とそこに接続される電極との間の接触抵抗が最も低くなる濃度である。

図６は、Ｇａ_２Ｏ_３結晶膜へのＳｉの注入濃度と、Ｓｉが注入された領域とそこに接続される電極との間の接触抵抗との関係を示すグラフである。図６は、注入濃度が５×１０^１９ｃｍ^−３であるときに、接触抵抗が最も小さくなる（４．６×１０^−６Ωｃｍ^２）ことを示している。

図７は、Ｇａ_２Ｏ_３系結晶膜１２に流れるリーク電流の大きさと成長温度との関係を示すグラフである。図７の縦軸は、２つのコンタクト領域２１の間に２００Ｖの電圧を印加したときに流れるリーク電流の大きさである。

図７によれば、Ｇａ_２Ｏ_３系結晶膜１２の成長温度が５６０℃から増加するにつれてリーク電流が減少しており、成長温度を５９０℃以上に設定することによりリーク電流を実用十分に小さくでき、成長温度を６２０℃以上に設定することによりさらに低減できることがわかる。

（Ｇａ_２Ｏ_３系結晶膜に形成されたイオン注入領域の電気抵抗の評価）
試験体２のチャネル領域２０及びコンタクト領域２１上にそれぞれ、Ｔｉを用いてＴＬＭ（Transmission Line Model）法用の電極パターンを形成し、チャネル領域２０及びコンタクト領域２１のシート抵抗、並びにコンタクト領域２１と電極との間の接触抵抗及び固有接触抵抗をＴＬＭ法により測定した。

図８は、チャネル領域２０のシート抵抗と成長温度との関係を示すグラフである。

図９は、コンタクト領域２１のシート抵抗と成長温度との関係を示すグラフである。

図１０（ａ）、（ｂ）は、コンタクト領域２１とＴｉ電極との接触抵抗、コンタクト領域２１とＴｉ電極との固有接触抵抗をそれぞれ示すグラフである。

図８より、チャネル領域２０のシート抵抗は成長温度に依存しないことがわかる。一方、図９、図１０（ａ）、（ｂ）によれば、Ｇａ_２Ｏ_３系結晶膜１２の成長温度を５９０℃以上６５０℃以下とすることにより、コンタクト領域２１のシート抵抗、コンタクト領域２１とＴｉ電極との接触抵抗、及びコンタクト領域２１とＴｉ電極との固有接触抵抗を小さくできることがわかる。

上記の評価においては、上述のように、Ｇａ_２Ｏ_３系基板１０としてＧａ_２Ｏ_３基板を用いて、Ｇａ_２Ｏ_３系結晶膜１２としてのＧａ_２Ｏ_３結晶膜を成長させているが、Ｇａ_２Ｏ_３基板以外のＧａ_２Ｏ_３系基板を用いた場合や、Ｇａ_２Ｏ_３結晶膜以外のＧａ_２Ｏ_３系結晶膜を用いた場合であっても、同様の評価結果が得られる。また、ドーパントとして、Ｓｎ、Ｇｅ等のＳｉ以外のIV族元素を用いた場合であっても、同様の評価結果が得られる。

以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。

また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。

１…結晶積層構造体、１０…Ｇａ_２Ｏ_３系基板、１１…主面、１２…Ｇａ_２Ｏ_３系結晶膜、１３…表面

Claims

（０１０）面を主面とするＧａ_２Ｏ_３系基板上に、５９０℃以上６５０℃以下の成長温度でアンドープのＧａ_２Ｏ_３系結晶膜をエピタキシャル成長させる、
Ｇａ_２Ｏ_３系結晶膜の形成方法。
前記成長温度が６２０℃以下である、
請求項１に記載のＧａ_２Ｏ_３系結晶膜の形成方法。
前記成長温度が６２０℃以上である、
請求項１又は２に記載のＧａ_２Ｏ_３系結晶膜の形成方法。
前記成長温度が６１０℃以上６３０℃以下である、
請求項１に記載のＧａ_２Ｏ_３系結晶膜の形成方法。