JP2024050122A - 単結晶の育成方法、半導体基板の製造方法、及び半導体基板 - Google Patents

単結晶の育成方法、半導体基板の製造方法、及び半導体基板 Download PDF

Info

Publication number
JP2024050122A
JP2024050122A JP2022156772A JP2022156772A JP2024050122A JP 2024050122 A JP2024050122 A JP 2024050122A JP 2022156772 A JP2022156772 A JP 2022156772A JP 2022156772 A JP2022156772 A JP 2022156772A JP 2024050122 A JP2024050122 A JP 2024050122A
Authority
JP
Japan
Prior art keywords
single crystal
concentration
semiconductor substrate
voids
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022156772A
Other languages
English (en)
Inventor
悠貴 上田
Yuki Ueda
拓也 五十嵐
Takuya Igarashi
公祥 輿
Kimiyoshi Koshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novel Crystal Technology Inc
Original Assignee
Novel Crystal Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novel Crystal Technology Inc filed Critical Novel Crystal Technology Inc
Priority to JP2022156772A priority Critical patent/JP2024050122A/ja
Priority to PCT/JP2023/028706 priority patent/WO2024070239A1/ja
Priority to TW112136971A priority patent/TWI851433B/zh
Publication of JP2024050122A publication Critical patent/JP2024050122A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】酸素雰囲気下で酸化ガリウム系半導体の単結晶を育成する方法であって、育成した単結晶を用いて製造するデバイスの特性への影響を抑えるために、単結晶中のボイドの状態を制御することのできる単結晶の育成方法、その育成方法により育成された単結晶を用いる半導体基板の製造方法、及びその製造方法により製造された半導体基板を提供する。
【解決手段】一実施の形態として、酸化ガリウム系半導体の単結晶の育成方法であって、単結晶の原料が溶融した融液から、酸化性雰囲気下で単結晶を成長させる工程を含み、単結晶のSi濃度とSn濃度の相対値により、単結晶中のボイドの密度と平均長さを制御する、単結晶の育成方法を提供する。
【選択図】図6

Description

本発明は、単結晶の育成方法、半導体基板の製造方法、及び半導体基板に関する。
従来、酸化ガリウム単結晶を垂直ブリッジマン法(VB法)により育成する技術が知られている(例えば、特許文献1参照)。一般的に、垂直ブリッジマン法や垂直温度勾配凝固(VGF)法による酸化ガリウム系半導体の単結晶の育成は、Pt系材料からなる坩堝の破損防止などのために、酸化性雰囲気下で実施される。
特開2020-164415号公報
酸化ガリウム系半導体の融液成長においては、融液がGaOガスとOガスに分解されやすく、それらが育成中の結晶に取り込まれると、ボイドが形成されてしまう。また、融液中と結晶中の酸素の固溶限界の差に起因して固液界面に吐き出される酸素がバブルを形成し、このバブルが成長する結晶に取り込まれてボイドとなる場合もある。育成した酸化ガリウム系半導体の結晶を用いてデバイスを製造する場合、ボイドはデバイス特性に影響を及ぼすおそれがある。
例えば、酸化ガリウム系半導体と同じ高融点酸化物であるサファイアの結晶を育成する場合、還元性ガスを用いることで結晶中のボイドの密度を低減できることが知られている。しかしながら、上述のようにVB法などによる酸化ガリウム系半導体の結晶の育成は酸化性雰囲気下で実施する必要があり、還元性ガスを用いてボイドの密度を低減することはできない。
本発明の目的は、酸素雰囲気下で酸化ガリウム系半導体の単結晶を育成する方法であって、育成した単結晶を用いて製造するデバイスの特性への影響を抑えるために、単結晶中のボイドの状態を制御することのできる単結晶の育成方法、その育成方法により育成された単結晶を用いる半導体基板の製造方法、及びその製造方法により製造された半導体基板を提供することにある。
本発明の一態様は、上記目的を達成するために、下記の単結晶の育成方法、半導体基板の製造方法、及び半導体基板を提供する。
[1]酸化ガリウム系半導体の単結晶の育成方法であって、前記単結晶の原料が溶融した融液から、酸化性雰囲気下で前記単結晶を成長させる工程を含み、前記単結晶のSi濃度とSn濃度の相対値により、前記単結晶中のボイドの密度と平均長さを制御する、単結晶の育成方法。
[2]前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、上記[1]に記載の単結晶の育成方法。
[3]前記Si濃度を4.0×1018cm-3未満、前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、上記[1]に記載の単結晶の育成方法。
[4]酸化ガリウム系半導体の単結晶からなる半導体基板の製造方法であって、前記単結晶の原料が溶融した融液から、酸化性雰囲気下で前記単結晶を成長させる工程と、前記単結晶から前記半導体基板を切り出す工程と、を含み、前記単結晶のSi濃度とSn濃度の相対値により、前記単結晶中のボイドの密度と平均長さを制御する、半導体基板の製造方法。
[5]前記ボイドが前記半導体基板の両主面の間を貫通することを抑えるために、前記半導体基板の厚さ及び面方位に応じて前記ボイドの平均長さを制御する、上記[4]に記載の半導体基板の製造方法。
[6]前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、上記[4]又は[5]に記載の半導体基板の製造方法。
[7]前記Si濃度を4.0×1018cm-3未満、前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、上記[4]又は[5]に記載の半導体基板の製造方法。
[8]酸化ガリウム系半導体の単結晶からなる半導体基板であって、Si濃度からSn濃度を引いた値が-2.8×1018~3.0×1018cm-3の範囲内にあり、密度と平均長さがそれぞれ56~57000cm-2、14~85μmの範囲内にあるボイドを含む、半導体基板。
[9]両主面の間を前記ボイドが貫通していない、上記[8]に記載の半導体基板。
[10]前記Si濃度が2×1017cm-3より高く、前記Sn濃度が2×1016cm-3より高い、上記[8]又は[9]に記載の半導体基板。
本発明によれば、酸素雰囲気下で酸化ガリウム系半導体の単結晶を育成する方法であって、育成した単結晶を用いて製造するデバイスの特性への影響を抑えるために、単結晶中のボイドの状態を制御することのできる単結晶の育成方法、その育成方法により育成された単結晶を用いる半導体基板の製造方法、及びその製造方法により製造された半導体基板を提供することができる。
図1は、VB法において用いられる単結晶育成装置の構成を概略的に示す垂直断面図である。 図2は、本実施の形態に係る(010)面を主面とする半導体基板の断面の光学顕微鏡による観察画像である。 図3は、本実施の形態に係る4種の半導体基板の断面の光学顕微鏡による観察画像である。 図4は、ドーパントであるSi、Snの濃度と半導体基板中のボイドの密度との関係を示すグラフである。 図5は、ドーパントであるSi、Snの濃度と半導体基板中のボイドの平均長さとの関係を示すグラフである。 図6は、半導体基板中のボイドの密度と平均長さとの関係を示すグラフである。
本発明の実施の形態に係る単結晶の育成方法(以下、本育成方法と呼ぶ)は、酸化ガリウム系半導体の単結晶の育成方法であって、単結晶の原料が溶融した融液から、酸化性雰囲気下で前記単結晶を成長させる工程を含み、単結晶のSi濃度とSn濃度の相対値により、単結晶中のボイドの密度と平均長さを制御するものである。ここで、酸化ガリウム系半導体とは、β-Ga、又は、Al、Inなどの置換型不純物やSn、Siなどのドーパントを含むβ-Gaを指すものとする。
本育成方法は、垂直ブリッジマン法(VB法)や垂直温度勾配凝固法(VGF法)などの、酸素雰囲気下で酸化ガリウム系半導体の単結晶を育成する方法を用いる。
これらの方法では、還元性雰囲気下では融液がGaリッチな(Gaの比率が高い)状態になるため、PtRh、PtIrなどのPt系材料からなる坩堝を用いる場合、坩堝とGaが合金化して坩堝の融点が低下し、育成中に坩堝が破損して融液が漏れるおそれがある。
本育成方法においては、酸素雰囲気下で単結晶の育成を実施するため、サファイアの単結晶のように育成時に還元性ガスを用いてボイドの密度を低減することはできない。そこで、本発明者らは、鋭意研究の結果、単結晶のSi濃度とSn濃度の相対値により、単結晶中のボイドの密度と平均長さを制御できることを見出した。本育成方法では、この単結晶中のボイドの密度と長さを制御する技術を利用して、ボイドによる悪影響を抑える。
育成した単結晶から半導体基板を切り出す場合、特に避けるべきは、半導体基板の両主面の間(表面と裏面の間)をボイドが貫通することである。両主面の間を貫通したボイドが存在する部分上には良質なエピタキシャル膜を成膜することができず、ボイドにより局所的に形成されたエピタキシャル膜中の異常領域は、リーク電流の経路となる。一方で、単結晶中のボイドの密度が大きいほど、その単結晶を用いて製造されたデバイスの特性への影響が大きくなるため、単結晶中のボイドの密度は低い方が好ましい。
本育成方法においては、例えば、単結晶のSi濃度からSn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、単結晶中のボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御することができる。なお、単結晶のSi濃度からSn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内に収めるためには、例えば、単結晶の原料におけるSiとSnの仕込み濃度をそれぞれGaに対して0~0.03原子%、0~0.1原子%の範囲内で調整する。
ここで、単結晶中のボイドの密度が低くなるとボイドの長さが大きくなり、反対に、単結晶中のボイドの長さが小さくなると密度が高くなる傾向がある。このため、例えば、ボイドが単結晶から切り出す半導体基板の両主面の間を貫通し難いような長さを有する範囲内で、なるべく密度が低くなるように、単結晶中のボイドの密度と長さを制御することができる。
酸化ガリウム系半導体の単結晶中に生じるボイドは、酸化ガリウム系半導体結晶の[010]方向に延びる針状のボイドである。このため、[010]方向が厚さ方向となる(010)面を主面とする半導体基板を単結晶から切り出す場合に、最もボイドが両主面の間を貫通しやすくなる。この場合、例えば、ボイドの平均長さを半導体基板の厚さより小さくなるように制御することにより、ボイドが両主面の間を貫通することを抑制できる。
(010)面からの傾きが大きい面を主面とする半導体基板を単結晶から切り出す場合は、ボイドの延びる方向の半導体基板の厚さ方向からの傾きが大きくなるため、ボイドが両主面の間を貫通することを抑制するためのボイドの長さを大きく設定することができる。
このように、本育成方法においては、半導体基板に含まれるボイドが半導体基板の両主面の間を貫通することを抑えるために、単結晶のSi濃度とSn濃度の相対値を調整して、半導体基板の厚さ及び面方位に応じて単結晶中のボイドの平均長さを制御することができる。
以下に、一例として、VB法による単結晶の育成方法について説明する。
(単結晶育成装置)
図1は、VB法において用いられる単結晶育成装置1の構成を概略的に示す垂直断面図である。単結晶育成装置1は、坩堝10と、坩堝10を下方から支持する上下方向に移動可能なサセプター11と、坩堝10、サセプター11、及び坩堝支持軸12を囲む管状の炉心管14と、炉心管14の外側に設置されたヒーター13と、これらの単結晶育成装置1の構成部材を収容する、断熱材からなる筐体15を備える。
坩堝10は、種子結晶20を収容する種子結晶部101と、種子結晶部101の上側に位置する、収容した原料融液21を結晶化させて酸化ガリウム系半導体の単結晶22を成長させる成長結晶部102とを有する。
成長結晶部102は、典型的には、図1に示されるように、種子結晶部101の内径よりも大きい一定の内径を有する定径部と、定径部と種子結晶部101の間に位置し、種子結晶部101側から定径部側に向かって内径が増加する増径部とを備える。
坩堝10は、育成する単結晶22の形状や大きさに応じた形状や大きさを有する。例えば、定径部が直径2インチの円柱状である単結晶22を育成する場合は、成長結晶部102が内径2インチの円柱状の定径部を有する坩堝10を用いる。また、定径部が円柱状以外の形状、例えば四角柱状、六角柱状の単結晶22を育成する場合は、成長結晶部102が四角柱状、六角柱状の定径部を有する坩堝10を用いる。なお、坩堝10の開口部を覆う蓋を用いてもよい。
坩堝10は、原料融液21である酸化ガリウム系半導体の融液の温度(酸化ガリウム系半導体の融点以上の温度)に耐えられる耐熱性を有し、かつ酸化ガリウム系半導体の融液と反応し難い材料、例えば、PtRh合金からなる。
サセプター11は、坩堝10の種子結晶部101の周囲を囲み、かつ坩堝10を下方から支持する管状の部材である。サセプター11は、酸化ガリウム系半導体の単結晶の育成温度に耐えることができる耐熱性を有し、かつ、その育成温度下で坩堝10と反応しない材料、例えば、ジルコニアやアルミナからなる。
サセプター11の下側には坩堝支持軸12が接続されており、坩堝支持軸12を図示されない駆動機構により上下方向に移動させることにより、サセプター11及びサセプター11に支持された坩堝10を上下方向に移動させることができる。また、坩堝支持軸12は、上記駆動機構により、鉛直方向を軸とした回転が可能であってもよい。この場合、サセプター11に支持された坩堝10を炉心管14の内側で回転させることができる。
坩堝支持軸12は、典型的には、サセプター11と同様に、管状の部材である。この場合、サセプター11及び坩堝支持軸12の内側に、坩堝10の温度を測定するための熱電対を通すことができる。坩堝支持軸12は、酸化ガリウム系半導体の単結晶の育成温度に耐えることのできる耐熱性を有する材料、例えば、ジルコニアやアルミナからなる。
ヒーター13は、坩堝10の成長結晶部102内に収容された酸化ガリウム系半導体の原料を溶融させて原料融液21を得るためのヒーターである。ヒーター13は、筐体15に設けられた孔から筐体15内に挿入され、筐体15の外部において、ヒーター13に電流を供給するための図示されない外部機器に接続される。ヒーター13は、典型的には、MoSiからなる抵抗発熱体であるMoSiヒーターである。MoSiヒーターは、酸化耐性や耐熱性に優れ、酸化ガリウム系半導体の単結晶の育成に必要なおよそ1800℃の高温の酸化性雰囲気下も使用することができる。
炉心管14は、坩堝10周辺の熱の流れの調整や、ヒーター13からのSi、Moなどの不純物の混入の抑制のために用いられる。炉心管14は、典型的には円管状である。また、図1に示されるように、炉心管14の上側の開口部に蓋17が設置されていてもよい。蓋17を用いることにより、坩堝10周辺の熱が上方へ逃げることを抑制できる。炉心管14と蓋17は、酸化ガリウム系半導体の単結晶の育成温度に耐えることのできる耐熱性を有する材料、例えば、ジルコニアやアルミナからなる。
(単結晶の育成工程)
まず、坩堝10の種子結晶部101内に酸化ガリウム系半導体の種子結晶20を収容し、成長結晶部102内に酸化ガリウム系半導体の単結晶の原料を収容する。ここで、例えば、単結晶の原料におけるSiとSnの仕込み濃度をそれぞれGaに対して0~0.03原子%、0~0.1原子%の範囲内で調整する。単結晶の原料としては、例えば、Si原料としてのSiO粉末又はSiC粉末やSn原料としてのSnO粉末をGa粉末に混ぜて加熱した、SiやSnが添加されたGaの焼結体を用いることができる。また、Gaの焼結体、SiO又はSiCの焼結体、及びSnOの焼結体を単結晶の原料として用いてもよい。
次に、ヒーター13により単結晶育成装置1の内部(筐体15の内側)を加熱し、上側の温度が高く、下側の温度が低くなるような温度勾配を形成し、坩堝10内の単結晶の原料を融解させて原料融液21を得る。
典型的な方法では、まず、坩堝支持軸12を上下移動させて、坩堝10の高さを調節し、成長結晶部102内の上側の領域の温度が酸化ガリウムの融点以上になるようにする。これによって、成長結晶部102内の原料の上側の一部が融解する。次に、坩堝支持軸12を所定の速さで上方に移動させて、坩堝10を所定の速さで上昇させながら、原料を下側まで融解させ、最終的に原料の全体と種子結晶の一部を融解させる。
次に、坩堝支持軸12を下方に移動させて、坩堝10を所定の速さで下降させながら、原料融液21を下側(種子結晶20側)から結晶化させ、単結晶22を育成する。上記の単結晶育成は、酸化性雰囲気下で行われる。原料融液21の全体が結晶化した後、坩堝10から単結晶22を取り出す。
その後、得られた単結晶22を、マルチワイヤーソーなどを用いて所望の方向に所望の間隔でスライスし、表面を研磨することにより、所望の面方位を主面とする所望の厚さの半導体基板が得られる。
(評価結果)
以下、VB法を用いた本育成方法により得られたβ-Ga単結晶から切り出された半導体基板(以下、単に半導体基板と呼ぶ)に対して行われた各種評価の結果を示す。
次の表1に、本評価のために製造した5種の半導体基板に含まれるSi、Snの濃度と、半導体基板を切り出した単結晶の原料におけるSiとSnの仕込み濃度を示す。表1の「Si仕込濃度」と「Sn仕込濃度」はそれぞれ単結晶の原料におけるSiの仕込み濃度とSnの仕込み濃度である。「Si-Sn濃度」は、Si濃度からSn濃度を引いたものを意味する。また、「UID:Unintentional Doped」は、ドーパントが意図的に添加されていないことを意味する。
本評価では、表1に示されるように、意図的に添加されていないSi、Snの濃度は、不可避的に半導体基板に混入するSi、Snの濃度としてそれぞれ、2×1017cm-3と2×1016cm-3以下であった。
なお、表1によれば、Si濃度が2×1018cm-3の試料とSi濃度が3×1018cm-3の試料のSi仕込み濃度が同じ0.03at%であるが、これは、これら2つの試料が同じ単結晶の異なるSi濃度を有する領域から切り出されたことによる。
図2は、本実施の形態に係る(010)面を主面とする半導体基板の断面の光学顕微鏡による観察画像である。図2に示される断面は、(100)面であり、図2の画像の上下方向がβ-Ga単結晶の[010]方向である。図2によれば、[010]方向に延びる複数の針状のボイドが半導体基板に含まれていることがわかる。
図3は、本実施の形態に係る4種の半導体基板の断面の光学顕微鏡による観察画像である。左上の観察画像は、図2に示されるものと同じであり、ドーパントが意図的に添加されていない、(010)面を主面とする半導体基板の(100)断面の観察画像である。右上の観察画像は、濃度3×1018cm-3のSiを含む(010)面を主面とする半導体基板の(100)断面の観察画像である。左下の観察画像は、濃度3×1018cm-3のSnを含む(011)面を主面とする半導体基板の(100)断面の観察画像である。右下の観察画像は、濃度8×1017cm-3のSiと濃度3×1018cm-3のSnを含む(011)面を主面とする半導体基板の(100)断面の観察画像である。
図3から、半導体基板に含まれるドーパントの種類、すなわちSi、Sn、又はSiとSnの両方、によって半導体基板中のボイドの密度とサイズが異なることがわかる。
図4は、ドーパントであるSi、Snの濃度と半導体基板中のボイドの密度との関係を示すグラフである。図4の横軸「Si-Sn濃度」は、Si濃度からSn濃度を引いたものを意味している。半導体基板中のボイドの密度は、(100)断面の所定の領域内のボイドの個数を計測して算出した。所定の領域の面積は、下記の表2において「観察面積」として示す。
図4は、少なくともSi-Sn濃度が-2.8×1018~3.0×1018cm-3の範囲内において、Sn濃度に対するSi濃度が高くなるとボイドの密度が小さくなり、Si濃度に対するSn濃度が高くなるとボイドの密度が大きくなることを示している。
図5は、ドーパントであるSi、Snの濃度と半導体基板中のボイドの平均長さとの関係を示すグラフである。図5の横軸「Si-Sn濃度」は、Si濃度からSn濃度を引いたものを意味している。半導体基板中のボイドの平均長さは、(100)断面の所定の領域内のボイドの長さを計測して平均値をとることにより得た。
図5は、少なくともSi-Sn濃度が-2.8×1018~3.0×1018cm-3の範囲内において、Sn濃度に対するSi濃度が高くなるとボイドの平均長さが大きくなり、Si濃度に対するSn濃度が高くなるとボイドの平均長さが小さくなることを示している。
次の表2に、評価した半導体基板の「Si-Sn濃度」、それに対応するボイドの密度及び平均長さ、並びにボイドの密度及び平均長さの算出に用いた半導体基板の断面の観察面積と観察されたボイドの個数を示す。
図4、図5に示される結果は、Si濃度からSn濃度を引いた値の大きさにより、単結晶及びそこから切り出される半導体基板に含まれるボイドの密度と平均長さを制御できることを示している。一方で、単結晶及び半導体基板のドナー濃度は、Si濃度とSn濃度の合計値に依存する。このため、SiとSnの両方を意図的に添加することにより、所望のドナー濃度を得つつ、ボイドの密度と平均長さを制御することができる。なお、SiとSnを意図的に添加した場合、SiとSnのそれぞれの濃度は、意図せずに混入する濃度よりも高い濃度、例えば、Si濃度は2×1017cm-3、Sn濃度は2×1016cm-3より高くなる。単結晶及び半導体基板のドナー濃度は、具体的には、Si濃度とSn濃度の合計値からドナーを補償するFeの濃度を引いた値になる。このFeは坩堝10から単結晶中に混入するものであり、単結晶及び半導体基板中におよそ1×1017cm-3以下の濃度で存在する。
図6は、半導体基板中のボイドの密度と平均長さとの関係を示すグラフである。図6は、少なくともボイド密度が56~57000cm-2、ボイド平均長さが14~85μmの範囲内において、ボイドの密度が小さくなるとボイドの平均長さが大きくなり、反対に、ボイドの平均長さが小さくなるとボイドの密度が大きくなることを示している。
上記の評価結果によれば、少なくとも、Si濃度からSn濃度を引いた値が-2.8×1018~3.0×1018cm-3の範囲内にあり、密度と平均長さがそれぞれ56~57000cm-2、14~85μmの範囲内にあるボイドを含む、半導体基板を製造できることがわかる。また、半導体基板の厚さ及び面方位に応じて単結晶中のボイドの平均長さを制御することにより、両主面の間をボイドが貫通していない半導体基板を得ることもできる。
なお、Si濃度が4.0×1018cm-3以上になると、複数のボイドが密集したものと考えられる巨大なボイドが単結晶中に発生する傾向があることが確認されている。このため、Si濃度が4.0×1018cm-3以上になると、上述のSi濃度からSn濃度を引いた値とボイド密度の関係、及びSi濃度からSn濃度を引いた値とボイドの平均長さの関係が成立しなくなる場合がある。一方で、Si濃度が表1に示される範囲内(3.0×1018cm-3以下)であれば、巨大なボイドが単結晶中に発生することはなく、上述のSi濃度からSn濃度を引いた値とボイド密度の関係、及びSi濃度からSn濃度を引いた値とボイドの平均長さの関係は確実に成立する。したがって、Si濃度は4.0×1018cm-3より小さいことが好ましく、3.0×1018cm-3以下であることがより好ましい。
なお、上記の評価は、いずれも酸化ガリウム系半導体の典型例であるβ-Gaの単結晶から切り出された半導体基板に対して実施されたものであるが、他の酸化ガリウム系半導体の単結晶から切り出された半導体基板を評価する場合でも、同様の結果が得られる。また、VGF法などの、VB法以外の酸素雰囲気下で単結晶を育成する方法で育成した単結晶から切り出された半導体基板を評価する場合でも、同様の結果が得られる。
(実施の形態の効果)
上記本発明の実施の形態によれば、還元性ガスによりボイド密度を低減することができない、酸素雰囲気下で単結晶を育成する方法において、育成する酸化ガリウム系半導体の単結晶に含まれるボイドの密度と長さを制御し、その単結晶から切り出される半導体基板などを用いて製造されるデバイスの特性にボイドが及ぼす影響を抑えることができる。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
1…単結晶育成装置、 10…坩堝、 101…種子結晶部、 102…成長結晶部、 11…サセプター、 13…ヒーター、 20…種子結晶、 21…原料融液、 22…単結晶

Claims (10)

  1. 酸化ガリウム系半導体の単結晶の育成方法であって、
    前記単結晶の原料が溶融した融液から、酸化性雰囲気下で前記単結晶を成長させる工程を含み、
    前記単結晶のSi濃度とSn濃度の相対値により、前記単結晶中のボイドの密度と平均長さを制御する、
    単結晶の育成方法。
  2. 前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、
    請求項1に記載の単結晶の育成方法。
  3. 前記Si濃度を4.0×1018cm-3未満、前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、
    請求項1に記載の単結晶の育成方法。
  4. 酸化ガリウム系半導体の単結晶からなる半導体基板の製造方法であって、
    前記単結晶の原料が溶融した融液から、酸化性雰囲気下で前記単結晶を成長させる工程と、
    前記単結晶から前記半導体基板を切り出す工程と、
    を含み、
    前記単結晶のSi濃度とSn濃度の相対値により、前記単結晶中のボイドの密度と平均長さを制御する、
    半導体基板の製造方法。
  5. 前記ボイドが前記半導体基板の両主面の間を貫通することを抑えるために、前記半導体基板の厚さ及び面方位に応じて前記ボイドの平均長さを制御する、
    請求項4に記載の半導体基板の製造方法。
  6. 前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、
    請求項4又は5に記載の半導体基板の製造方法。
  7. 前記Si濃度を4.0×1018cm-3未満、前記Si濃度から前記Sn濃度を引いた値を-2.8×1018~3.0×1018cm-3の範囲内で調整することにより、前記ボイドの密度と平均長さをそれぞれ56~57000cm-2、14~85μmの範囲内で制御する、
    請求項4又は5に記載の半導体基板の製造方法。
  8. 酸化ガリウム系半導体の単結晶からなる半導体基板であって、
    Si濃度からSn濃度を引いた値が-2.8×1018~3.0×1018cm-3の範囲内にあり、
    密度と平均長さがそれぞれ56~57000cm-2、14~85μmの範囲内にあるボイドを含む、
    半導体基板。
  9. 両主面の間を前記ボイドが貫通していない、
    請求項8に記載の半導体基板。
  10. 前記Si濃度が2×1017cm-3より高く、前記Sn濃度が2×1016cm-3より高い、
    請求項8又は9に記載の半導体基板。
JP2022156772A 2022-09-29 2022-09-29 単結晶の育成方法、半導体基板の製造方法、及び半導体基板 Pending JP2024050122A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022156772A JP2024050122A (ja) 2022-09-29 2022-09-29 単結晶の育成方法、半導体基板の製造方法、及び半導体基板
PCT/JP2023/028706 WO2024070239A1 (ja) 2022-09-29 2023-08-07 単結晶の育成方法、半導体基板の製造方法、及び半導体基板
TW112136971A TWI851433B (zh) 2022-09-29 2023-09-27 單晶的培育方法、半導體基板的製造方法、及半導體基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022156772A JP2024050122A (ja) 2022-09-29 2022-09-29 単結晶の育成方法、半導体基板の製造方法、及び半導体基板

Publications (1)

Publication Number Publication Date
JP2024050122A true JP2024050122A (ja) 2024-04-10

Family

ID=90477140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022156772A Pending JP2024050122A (ja) 2022-09-29 2022-09-29 単結晶の育成方法、半導体基板の製造方法、及び半導体基板

Country Status (2)

Country Link
JP (1) JP2024050122A (ja)
WO (1) WO2024070239A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013035465A1 (ja) * 2011-09-08 2013-03-14 株式会社タムラ製作所 Ga2O3系単結晶体のドナー濃度制御方法
EP3042986A1 (en) * 2015-01-09 2016-07-13 Forschungsverbund Berlin e.V. Method for growing beta phase of gallium oxide (ß-Ga2O3) single crystals from the melt contained within a metal crucible by controlling the partial pressure of oxygen.
JP7008293B2 (ja) * 2017-04-27 2022-01-25 国立研究開発法人情報通信研究機構 Ga2O3系半導体素子
JP2019012836A (ja) * 2018-09-05 2019-01-24 株式会社タムラ製作所 半導体素子
US11674239B2 (en) * 2020-02-27 2023-06-13 Fujikoshi Machinery Corp. Gallium oxide crystal manufacturing device

Also Published As

Publication number Publication date
WO2024070239A1 (ja) 2024-04-04
TW202413747A (zh) 2024-04-01

Similar Documents

Publication Publication Date Title
KR102374317B1 (ko) 산화갈륨 결정의 제조 장치 및 산화갈륨 결정의 제조 방법
JP5690462B2 (ja) Iii−v族ウェーハの加熱装置およびプロセス、ならびにアニールiii−v族半導体単結晶ウェーハ
JP5121139B2 (ja) アニールウエハの製造方法
EP1997941A1 (en) PROCESS FOR PRODUCING ZnO SINGLE CRYSTAL ACCORDING TO METHOD OF LIQUID PHASE GROWTH
US11674239B2 (en) Gallium oxide crystal manufacturing device
US20090301385A1 (en) Method for producing silicon wafer
EP2891732B1 (en) Method for producing sic single crystal
TWI468564B (zh) 矽單晶基材及其製造方法
EP2857562A1 (en) SiC SINGLE-CRYSTAL INGOT, SiC SINGLE CRYSTAL, AND PRODUCTION METHOD FOR SAME
EP2940196A1 (en) METHOD FOR PRODUCING n-TYPE SiC SINGLE CRYSTAL
JP2020059633A (ja) 酸化ガリウム結晶の製造装置及び酸化ガリウム結晶の製造方法並びにこれらに用いる酸化ガリウム結晶育成用のるつぼ
TW201718959A (zh) 碳化矽單晶之製造方法
JP2016150877A (ja) サファイア単結晶の製造方法
WO2024070239A1 (ja) 単結晶の育成方法、半導体基板の製造方法、及び半導体基板
KR100810566B1 (ko) 안티몬(Sb) 도프된 실리콘 단결정 및 그 성장방법
TWI851433B (zh) 單晶的培育方法、半導體基板的製造方法、及半導體基板
EP3243936B1 (en) Method for producing a sic single crystal
JP3818023B2 (ja) GaAs単結晶の製造方法
JP2020105069A (ja) 酸化ガリウム結晶の製造装置および酸化ガリウム結晶の製造方法
US10815586B2 (en) Gallium-arsenide-based compound semiconductor crystal and wafer group
JP2023064374A (ja) 単結晶育成装置
JP2003347608A (ja) 熱電素子用結晶体及びその製造方法並びに熱電素子の製造方法
JP6628668B2 (ja) 化合物半導体多結晶、化合物半導体単結晶の製造方法、ならびに化合物半導体多結晶の製造方法