CN114823907A - 功率半导体器件及其应用 - Google Patents

功率半导体器件及其应用 Download PDF

Info

Publication number
CN114823907A
CN114823907A CN202210258377.1A CN202210258377A CN114823907A CN 114823907 A CN114823907 A CN 114823907A CN 202210258377 A CN202210258377 A CN 202210258377A CN 114823907 A CN114823907 A CN 114823907A
Authority
CN
China
Prior art keywords
region
metal
semiconductor device
substrate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210258377.1A
Other languages
English (en)
Inventor
陈昭铭
夏经华
张安平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Qingxin Semiconductor Technology Co ltd
Original Assignee
Dongguan University of Technology
Songshan Lake Materials Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan University of Technology, Songshan Lake Materials Laboratory filed Critical Dongguan University of Technology
Priority to CN202210258377.1A priority Critical patent/CN114823907A/zh
Publication of CN114823907A publication Critical patent/CN114823907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率半导体器件及其应用，功率半导体器件包括：基体，基体内设有第一金属区、源区、栅氧介质层和栅电极区，栅氧介质层包绕栅电极区，源区位于第一金属区与栅氧介质层之间且源区的侧壁分别与第一金属区和栅氧介质层接触，第一金属区、源区、栅氧介质层与栅电极区的表面与基体的一侧表面平齐，基体和源区具有同一导电类型，基体的材料的功函数小于第一金属区的材料的功函数；绝缘介质层，绝缘介质层设置在栅氧介质层、栅电极区以及源区上。上述功率半导体器件结构中，第一金属区与基体间形成了肖特基体二极管，避免了双极退化现象，还可以耗尽栅电极区的漂移区，使半导体器件成为常闭型器件，减少半导体器件的漏电流。

Description

功率半导体器件及其应用
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种功率半导体器件及其应用。
背景技术
功率金属氧化物半导体场效应管是在金属氧化物半导体场效应晶体管集成电路工艺的基础上发展起来的新一代电力电子开关器件，在微电子工艺基础上满足了电力设备高功率以及大电流的要求。
如图1所示，一种传统的沟槽型金属氧化物半导体场效应管器件10包括第一导电类型的衬底110和漂移区111，第二导电类型的基区120，第一导电类型的源区112，漏电极130、源电极131、栅电极113，以及栅氧介质132和绝缘介质133。上述沟槽型金属氧化物半导体场效应管器件的操作模式可以这样描述：当栅电极113施加阈值以下的电压时，漏电极130可以承受相对于源电极131的比较大的正电压，并且通过源电极131和漏电极130之间的电流很小。当栅电极113施加的电压大于阈值电压时，在基区120与栅氧介质132接触的界面附近会形成反转层，使源电极和漏电极之间可以通过比较大的电流。但是由于基区120与栅氧介质132界面处的界面态密度很大，使沟槽型金属氧化物半导体场效应管器件有比较大的导通电阻。如图2所示，一种可以降低器件导通电阻的结构，称为积累型金属氧化物半导体场效应管器件20，与图1示例出的结构相比，该结构没有第二导电类型的基区。上述积累型金属氧化物半导体场效应管器件的操作模式可以这样描述：当栅电极213施加的相对于源电极231的电压低于阈值电压时，栅电极213与漂移区211之间的功函数差可以使两个栅电极213之间的漂移区211完全耗尽，使得漏电极230可以承受相对于源电极231的比较大的电压而通过它们之间的电流很小。当栅电极213施加的电压大于阈值电压时，在栅极介质232附近出现积累电子层220a，使器件可以获得较大的导通电流。通常图2示例出的器件的导通电阻要低于图1示例出的器件，但是要使得图2中的器件成为实际中常用的常闭型器件，那么栅电极213之间的距离要非常小(比如0.2μm)，这样小的距离在工艺上比较难实现。
发明内容
基于此，有必要提供一种工艺简单且为常闭型器件的功率半导体器件及其应用。
本发明提供一种功率半导体器件，包括：
基体，所述基体内设有第一金属区、源区、栅氧介质层和栅电极区，所述栅氧介质层包绕所述栅电极区，所述源区位于所述第一金属区与所述栅氧介质层之间且所述源区的侧壁分别与所述第一金属区和所述栅氧介质层接触，所述第一金属区、所述源区、所述栅氧介质层与所述栅电极区的表面与所述基体的一侧表面平齐，所述基体和所述源区具有同一导电类型，所述基体的材料的功函数小于所述第一金属区的材料的功函数；
绝缘介质层，所述绝缘介质层设置在所述栅氧介质层、所述栅电极区以及所述源区上。
在其中一个实施例中，还包括第二金属区，所述第二金属区设置在所述第一金属区的远离与所述基体平齐的一侧，所述第二金属区的材料的功函数大于所述基体的材料的功函数，且所述第二金属区的材料的功函数小于所述第一金属区的材料的功函数。
在其中一个实施例中，所述基体包括衬底和设置于衬底上的漂移区，所述第一金属区、源区、栅氧介质层和栅电极区设置于所述漂移区内，且表面与所述漂移区的远离所述衬底的一侧表面平齐。
在其中一个实施例中，所述衬底的材料以及所述漂移区的材料选自碳化硅、氮化镓以及氧化镓中的至少一种。
在其中一个实施例中，所述衬底的掺杂浓度为1018cm-3～1020cm-3，所述漂移区的掺杂浓度为1014cm-3～1×1018cm-3。
在其中一个实施例中，所述栅电极区材料选自多晶硅、碳化硅以及金属材料中的至少一种。
在其中一个实施例中，所述源区的深度浅于所述第一金属区。
在其中一个实施例中，所述第一金属区的深度浅于所述栅电极区。
在其中一个实施例中，还包括源电极区和漏电极区，其中，所述源电极区在所述绝缘介质层上形成，所述漏电极区在所述基体的远离所述绝缘介质层的一侧形成。
进一步地，本发明还提供一种电子产品，包含如上述的功率半导体器件。
上述功率半导体器件结构，第一金属区与基体间形成了肖特基体二极管，并且消除了传统器件中的寄生PN体二极管，避免了双极退化现象。进一步地，形成的肖特基体二极管还可以耗尽栅电极区附近漂移区，使半导体器件成为常闭型器件，减少半导体器件的漏电流。器件工艺简单，直接利用形成的漂移区作为积累型沟道，肖特基体二极管可以充当应用时的续流二极管，肖特基体二极管不占用额外的面积，降低器件的成本。
附图说明
图1为传统沟槽型金属氧化物半导体场效应管器件的结构示意图；
图2为传统积累型金属氧化物半导体场效应管器件的结构示意图；
图3为本发明提供的功率半导体器件的结构示意图；
附图标号说明如下：
10：传统的沟槽型金属氧化物半导体场效应管器件，110：衬底，111：漂移区，112：第一导电类型的源区，113：栅电极，120：第二导电类型的基区，130：漏电极，131：源电极，132：栅氧介质，133：绝缘介质；
20：积累型金属氧化物半导体场效应管器件，210：衬底，211：漂移区，212：第一导电类型的源区，213：栅电极，220a：积累电子层，230：漏电极，231：源电极，232：栅氧介质，233：绝缘介质；
30：功率半导体器件，301：源电极区，302：绝缘介质层，303：源区，304：第一金属区，305：第二金属区，306：栅电极区，307：栅氧介质层，308：漂移区，309：衬底，310：漏电极区。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本发明的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
本发明中的词语“优选地”、“更优选地”等是指，在某些情况下可提供某些有益效果的本发明实施方案。然而，在相同的情况下或其他情况下，其他实施方案也可能是优选的。此外，对一个或多个优选实施方案的表述并不暗示其他实施方案不可用，也并非旨在将其他实施方案排除在本发明的范围之外。
当本文中公开一个数值范围时，上述范围视为连续，且包括该范围的最小值及最大值，以及这种最小值与最大值之间的每一个值。进一步地，当范围是指整数时，包括该范围的最小值与最大值之间的每一个整数。此外，当提供多个范围描述特征或特性时，可以合并该范围。换言之，除非另有指明，否则本文中所公开之所有范围应理解为包括其中所归入的任何及所有的子范围。
在描述位置关系时，除非另有规定，否则当一元件例如层、膜或基板被指为在另一膜层“上”时，其能直接在其他膜层上或亦可存在中间膜层。进一步说，当层被指为在另一层“下”时，其可直接在下方，亦可存在一或多个中间层。亦可以理解的是，当层被指为在两层“之间”时，其可为两层之间的唯一层，或亦可存在一或多个中间层。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，意图在于覆盖不排他的包含，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。
除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
此外，附图并不是以1:1的比例绘制，并且各元件的相对尺寸在附图中仅以示例地绘制，以便于理解本发明，但不一定按照真实比例绘制，附图中的比例不构成对本发明的限制。需要说明的是，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，本发明提供一种功率半导体器件30，包括：基体，基体内设有第一金属区304、源区303、栅氧介质层307和栅电极区306，栅氧介质层307包绕栅电极区306，源区303位于第一金属区304与栅氧介质层307之间且源区303的侧壁分别与第一金属区304与栅氧介质层307接触，第一金属区304、源区303、栅氧介质层307与栅电极区306的表面在基体的同一侧表面平齐，基体和源区303具有同一导电类型，其中，基体的材料的功函数小于第一金属区的材料的功函数；
绝缘介质层302，绝缘介质层302设置在栅氧介质层307、栅电极区306以及源区303上。
可以理解地，第一金属区材料金属和基体半导体材料接触，发生耗尽，在半导体表面处形成了一个耗尽区，在一定宽度内，是几乎不存在可移动的电子的，因此，电子不易在半导体和金属之间传输，因此可形成肖特基接触。
在一个具体示例中，还包括第二金属区305，第二金属区305设置在第一金属区304远离与基体平齐的一侧，第二金属区305的材料的功函数大于基体的材料的功函数，且第二金属区305的材料的功函数小于第一金属区304的材料的功函数。
在一个具体示例中，基体包括衬底309和设置于衬底上的漂移区308，第一金属区304、源区303、栅氧介质层307和栅电极区306设置于漂移区308内，且表面与漂移区308的远离衬底309的一侧表面平齐。
在一个具体示例中，衬底309的材料以及漂移区308的材料选自碳化硅、氮化镓以及氧化镓中的至少一种。
在一个具体示例中，衬底309的掺杂浓度为1018cm-3～1020cm-3，漂移区308的掺杂浓度为1014cm-3～1×1018cm-3。
在一个具体示例中，栅电极区306材料选自多晶硅、碳化硅以及金属材料中的至少一种。
在一个具体示例中，源区303的深度浅于第一金属区304。
在一个具体示例中，第一金属区304的深度浅于栅电极区306。
在一个具体示例中，还包括源电极区301和漏电极区310，其中，源电极区301在绝缘介质层302上形成，漏电极区310在基底远离绝缘介质层302的一侧形成。
上述功率半导体器件结构，第一金属区304与基体间形成了肖特基体二极管，并且消除了传统器件中的寄生PN体二极管，避免了双极退化现象。进一步地，形成的肖特基体二极管还可以耗尽栅电极区附近漂移区，使半导体器件成为常闭型器件，减少半导体器件的漏电流。进一步地，本发明提供的器件制备工艺简单，直接利用形成的漂移区作为累积型沟道，肖特基体二极管可以充当应用时的续流二极管，肖特基体二极管不占用额外的面积，降低器件的成本。
可以理解地，金属-氧化物半导体场效应晶体管器件一般通过栅极电压控制其处于导通或者阻断状态，当栅极不加电压时，如果器件可以处于阻断状态(承受高电压)，则器件为常闭型器件。反之，如果当栅极不加电压时器件不能处于阻断状态(也就是器件不能承受高电压)，而有很大的电流流过，则器件为常开型器件，因此，在实际应用中通常使用常闭型器件，本发明提供的功率半导体器件中形成的肖特基体二极管还可以耗尽栅电极区的漂移区，使半导体器件成为常闭型器件。
金属-氧化物半导体场效应晶体管器件的漂移区和源区一般都是电子浓度较大的n型掺杂材料。而漂移区和源区被沟道隔开，当器件处于阻断状态时，沟道中几乎没有电子，因此电子不能从源区流向漂移区。由于通常沟道是p型掺杂的，所以在阻断时沟道是没有电子的，当在栅极施加大于阈值的电压时，p型半导体材料的能带向下弯曲，在沟道中形成一层电子浓度较大的层(可以认为是栅极的正电荷吸引电子)，半导体好像从p型掺杂“反转”成n型掺杂，形成反转沟道层。当沟道中出现较大浓度的电子后，源极和漂移区被连通，电流可以流过。当然沟道也可以是n型掺杂的，这时漂移区、沟道和源区中都有电子，器件是常开型的。所以半导体器件需要特别的设计，在不加栅极电压时沟道也能被耗尽完全(即没有电子)，以获得常闭型器件。在如图2中的半导体器件是通过沟道下面的屏蔽区使沟道耗尽的，在本发明中半导体器件中耗尽栅电极区附近漂移区，可以直接利用形成的漂移区作为积累型沟道。当在栅极施加大于阈值的电压时，沟道中的电子又会恢复，并且浓度大于耗尽之前，相当于把电子“积累”起来，形成积累型沟道。
本发明提供的半导体器件操作模式可以这样描述：当半导体器件处于零偏压下，由于栅电极区306和第一金属区304材料的功函数都要大于漂移区308的功函数，这种功函数差可以使栅电极区306和第一金属区304附近的漂移区耗尽，具体如图3虚线包围处形成的耗尽区。耗尽区的存在使得本发明的半导体器件成为常闭型器件。当源电极区301施加0V电压、栅电极区306施加0V电压时，漏电极区310可以承受比较大的电压而几乎没有电流流过器件，半导体器件处于高压阻断状态。当源电极区301施加0V电压、栅电极区306施加的电压大于阈值电压时，如果漏电极区310施加的电压大于0V，电子就可以从源电极区301流向漏电极区310，使半导体器件处于导通状态。通过控制施加到栅电极区306上的电压可以使半导体器件在高压阻断状态和导通状态中切换。
与传统半导体器件结构相比，本发明提供的半导体器件结构在栅极之间集成了肖特基体二极管，并且消除了传统器件中的寄生PN体二极管，避免了双极退化现象。肖特基体二极管还可以耗尽栅极附件的漂移区308，使器件成为常闭型器件，减少器件的漏电流。器件工艺简单，肖特基体二极管不占用额外的面积，降低器件的成本。
进一步地，本发明还包括第二金属区305，半导体器件30包括第一金属区304的第一肖特基接触金属和第二金属区305的第二肖特基接触金属。第一肖特基接触金属和第二肖特基接触金属的功函数不同，第一金属区304的第一肖特基接触金属的功函数要大于第二金属区305的第二肖特基接触金属的功函数。第一肖特基接触金属的功函数大，其在漂移区中形成的耗尽区就大，半导体器件可以获得更低的漏电流。第二肖特基接触金属的功函数决定肖特基体二极管的开启电压，第二肖特基接触金属的功函数越小，肖特基体二极管的开启电压越小。第一肖特基接触金属和第二肖特基接触金属的设置增加了本发明的半导体器件设计的灵活性。
进一步地，本发明还提供一种电子产品，包含如上述的功率半导体器件。
可以理解地，上述电子产品包括但不限于是集成电路、电阻以及电容等电子元器件。
以下提供具体的实施例对本发明的半导体功率器件作进一步详细地说明。可以理解地，以下具体实施方式所涉及到的原料，若无特殊说明，均可来源于市售。
实施例1
本实施例提供一种如图3所示的功率半导体器件，其制备过程如下：
S110，在具第一导电类型，掺杂杂质为氮或者磷，掺杂浓度为1018cm-3～1020cm-3，厚度为320μm～380μm的碳化硅衬底309的Si面上，通过同质外延生长具有第一导电类型，掺杂杂质为氮或者磷，掺杂浓度为1014～1018cm-3，厚度为5μm～200μm的碳化硅漂移区308；
S120，在碳化硅漂移区308的远离衬底100的一侧上通过碳化硅同质外延生长或者高温离子注入形成具有第一导电类型，掺杂杂质为氮或者磷，掺杂浓度为1018cm-3～1020cm-3，厚度为0.1～1μm的源区303。
S130，在碳化硅漂移区308的远离衬底100的一侧，通过光刻和等离子体刻蚀的方式，向下刻蚀出可容纳栅氧介质层307的沟槽，沟槽深度在0.5～10μm；通过高温热氧化结合氧化后退火工艺或者低压化学气相沉积法(LPCVD)方法在栅电极区306的沟槽表面生成出致密的，厚度在10～100nm的氧化硅作为栅氧介质层307；通过化学气相沉积的方法，在栅电极区306的沟槽内，栅氧介质层307表面上沉积并填满具有第二导电类型的掺杂杂质，掺杂杂质为铝或者硼，掺杂浓度为1018cm-3～1022cm-3；完成填充后，通过光刻和刻蚀/腐蚀，将源区303以及漂移区308上多余的氧化硅去除；
S140，在漂移区308上对应第一金属区304以及第二金属区305的位置处，通过光刻和等离子体刻蚀的方式，向下刻蚀出第一金属区304和第二金属区305的沟槽；通过电子束蒸发或者离子溅射等工艺，将第一金属区304和第二金属区305的金属沉积并填充满所刻的沟槽；第二金属区305的材料的功函数大于第一金属区304的材料的功函数。通常第一金属区304的材料可以选择Ta(功函数4.25eV)、Ti(功函数4.33eV)、Cr(功函数4.5eV)、W(功函数4.55eV)等金属，其厚度为栅电极区306厚度的1/2～3/4；通常第二金属区305的材料可以但不限于选择Au(功函数5.1eV)、Ni(功函数5.15eV)或Pt(功函数5.65eV)金属，其厚度为100～2000nm；再通过光刻和等离子体刻蚀的方式，将源区303、栅电极区306以及栅氧介质层307表面上形成多余金属去除；在炉管式退火炉中氮气或者氩气环境中，在300～600℃温度下退火10～60分钟，与漂移区308分别形成第一金属-碳化硅肖特基接触和第二金属-碳化硅肖特基接触；
S150，在漂移区308远离衬底309的一侧表面，通过等离子体化学气相沉积方法，在其上沉积0.5～2μm厚的氧化硅，通过光刻和等离子体刻蚀的方式，去除多余的氧化硅，形成绝缘介质层302；
S160，在衬底309的远离漂移区308的表面(C面)上通过电子束蒸发或者离子溅射等工艺沉积漏电极区310金属，通常可以但不限于选择Ni或Ti金属，厚度在50-200nm，在绝缘介质层302309表面上通过电子束蒸发或者离子溅射等工艺沉积源电极金属形成源电极301，通常可以但不限于选择Ni或Ti金属，厚度在50-200nm，通过光刻和刻蚀/腐蚀，形成源极金属区301；通过在快速热退火炉中，在氮气或氩气的气氛中，在900～1200℃的温度下快速热退火1-5min，在漏极金属310和衬底309之间和源极金属301和源区303之间形成低比接触电阻的欧姆接触。
与传统器件结构相比，本实施例的器件结构在栅极之间集成了肖特基体二极管，并且消除了传统器件中的寄生PN体二极管，避免了双极退化现象。肖特基体二极管还可以耗尽栅极附件的漂移区，使器件成为常闭型器件，减少器件的漏电流。本发明提供的器件制备工艺简单，形成的肖特基体二极管不占用额外的面积，降低器件的成本。而本实施例提供的器件结构中，第一肖特基接触金属和第二肖特基接触金属的设置增加了器件设计的灵活性。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，便于具体和详细地理解本发明的技术方案，但并不能因此而理解为对发明专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。应当理解，本领域技术人员在本发明提供的技术方案的基础上，通过合乎逻辑地分析、推理或者有限的实验得到的技术方案，均在本发明所附权利要求的保护范围内。因此，本发明专利的保护范围应以所附权利要求的内容为准，说明书以及附图可以用于解释权利要求的内容。

Claims (10)

1.一种功率半导体器件，其特征在于，包括：
基体，所述基体内设有第一金属区、源区、栅氧介质层和栅电极区，所述栅氧介质层包绕所述栅电极区，所述源区位于所述第一金属区与所述栅氧介质层之间且所述源区的侧壁分别与所述第一金属区和所述栅氧介质层接触，所述第一金属区、所述源区、所述栅氧介质层与所述栅电极区的表面与所述基体的一侧表面平齐，所述基体和所述源区具有同一导电类型，所述基体的材料的功函数小于所述第一金属区的材料的功函数；
绝缘介质层，所述绝缘介质层设置在所述栅氧介质层、所述栅电极区以及所述源区上。
2.如权利要求1所述的功率半导体器件，其特征在于，还包括第二金属区，所述第二金属区设置在所述第一金属区的远离与所述基体平齐的一侧，所述第二金属区的材料的功函数大于所述基体的材料的功函数，且所述第二金属区的材料的功函数小于所述第一金属区的材料的功函数。
3.如权利要求1所述的功率半导体器件，其特征在于，所述基体包括衬底和设置于衬底上的漂移区，所述第一金属区、源区、栅氧介质层和栅电极区设置于所述漂移区内，且表面与所述漂移区的远离所述衬底的一侧表面平齐。
4.如权利要求3所述的功率半导体器件，其特征在于，所述衬底的材料以及所述漂移区的材料选自碳化硅、氮化镓以及氧化镓中的至少一种。
5.如权利要求4所述的功率半导体器件，其特征在于，所述衬底的掺杂浓度为1018cm-3～1020cm-3，所述漂移区的掺杂浓度为1014cm-3～1×1018cm-3。
6.如权利要求1所述的功率半导体器件，其特征在于，所述栅电极区材料选自多晶硅、碳化硅以及金属材料中的至少一种。
7.如权利要求1所述的功率半导体器件，其特征在于，所述源区的深度浅于所述第一金属区。
8.如权利要求1所述的功率半导体器件，其特征在于，所述第一金属区的深度浅于所述栅电极区。
9.如权利要求1～8所述的功率半导体器件，其特征在于，还包括源电极区和漏电极区，其中，所述源电极区在所述绝缘介质层上形成，所述漏电极区在所述基体的远离所述绝缘介质层的一侧形成。
10.一种电子产品，其特征在于，包含如权利要求1～9任一项所述的功率半导体器件。
CN202210258377.1A 2022-03-16 2022-03-16 功率半导体器件及其应用 Pending CN114823907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210258377.1A CN114823907A (zh) 2022-03-16 2022-03-16 功率半导体器件及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210258377.1A CN114823907A (zh) 2022-03-16 2022-03-16 功率半导体器件及其应用

Publications (1)

Publication Number Publication Date
CN114823907A true CN114823907A (zh) 2022-07-29

Family

ID=82528370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210258377.1A Pending CN114823907A (zh) 2022-03-16 2022-03-16 功率半导体器件及其应用

Country Status (1)

Country Link
CN (1) CN114823907A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012836A (zh) * 2023-10-07 2023-11-07 深圳市港祥辉电子有限公司 一种纵向氧化镓mosfet器件及其制备方法

Similar Documents

Publication Publication Date Title
US9472403B2 (en) Power semiconductor switch with plurality of trenches
US7183575B2 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US8878327B2 (en) Schottky barrier device having a plurality of double-recessed trenches
JP2008251772A (ja) 半導体装置
JP2014107454A (ja) 半導体装置
CN113035955B (zh) 集成肖特基二极管的碳化硅mosfet器件及其制备方法
CN112201697A (zh) 肖特基二极管以及制备该肖特基二极管的方法
JP2019216224A (ja) 半導体装置
US20220059659A1 (en) Semiconductor Device with Silicon Carbide Body and Method of Manufacturing
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN104981897A (zh) 制造碳化硅半导体器件的方法
CN114823907A (zh) 功率半导体器件及其应用
US20200343345A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
CN116779689A (zh) Mps二极管及其制作方法
CN116364778A (zh) 一种集成HJD的SiC VDMOSFET器件及其制备方法
CN112005379B (zh) 半导体装置及其制造方法
JP2015170654A (ja) 半導体装置
CN106876471B (zh) 双槽umosfet器件
CN116072712A (zh) 沟槽栅半导体器件及其制造方法
CN113972261A (zh) 碳化硅半导体器件及制备方法
CN113299732A (zh) 半导体器件、芯片、设备和制造方法
CN114883409B (zh) 功率半导体器件及其应用
US11881526B2 (en) Semiconductor device and method for manufacturing same
CN213242560U (zh) 肖特基二极管
TWI844185B (zh) 半導體結構及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231116

Address after: 523808 room 522, building 11, No. 1, Xuefu Road, Songshanhu Park, Dongguan City, Guangdong Province

Applicant after: Dongguan Qingxin Semiconductor Technology Co.,Ltd.

Address before: Building A1, innovation city, Songshanhu University, Dongguan, Guangdong 523000

Applicant before: Material Laboratory of Songshan Lake

Applicant before: DONGGUAN University OF TECHNOLOGY