TWI844185B - 半導體結構及其形成方法 - Google Patents

Abstract

本揭露提供一種半導體結構，包括：基底，具有第一導電類型；磊晶層，設置於基底上且具有第一導電類型，其中在磊晶層的上部具有突出結構；井區，設置於磊晶層中，且井區具有第二導電類型；絕緣結構，設置於突出結構的側壁上； 上電極層，圍繞突出結構，且上電極層電性連接至磊晶層及井區；以及下電極層，設置於基底下且與磊晶層相對。

Description

半導體結構及其形成方法

本發明是關於半導體結構及其形成方法，特別是關於包括絕緣結構的半導體結構及其形成方法。

近年來，半導體產業在功率元件（power device）的發展上具有顯著的進步。目前已發展出例如高電壓金氧半導體（high voltage metal-oxide-semiconductor，HVMOS）電晶體、絕緣閘雙極性電晶體（insulated gate bipolar transistor，IGBT）、接面場效電晶體（Junction Field Effect Transistor，JFET）、與肖特基阻障二極體（Schottky barrier diode，SBD）等多種功率元件。這些元件通常係用於如家用電器、通信設備與車用發電機等儀器之功率系統內功率放大、功率控制等多種應用之中。

在上述元件中，肖特基阻障二極體具有高速開關（high-switching）以及能夠承受數百伏特之高電壓等特性。為了改善肖特基阻障二極體的性能，例如提高崩潰電壓、減少漏電流等，已發展出一種結合肖特基二極體及PN二極體的裝置，其被稱為接面能障肖特基（Junction Barrier Schottky，JBS）二極體。然而，雖然接面能障肖特基二極體能夠因為具有PN接面而降低表面電場並減少漏電流，但是具有較大的導通電阻，且開關速度比肖特基阻障二極體更慢。

因此，也可以在肖特基接面的兩側設置溝槽以形成溝槽式接面能障肖特基（Trench Junction Barrier Schottky，TJBS）二極體。溝槽式接面能障肖特基二極體包括位於溝槽結構之間的台面（mesa）形半導體層，藉此降低位於肖特基接面的表面電場並減少漏電流。然而，隨著台面形半導體層的形成，整個裝置的導通電阻也會因為半導體層厚度增加而提高。

綜上所述，雖然現有的肖特基阻障二極體可大致滿足它們原先預定的用途，但其仍未在各個方面皆徹底地符合需求。舉例而言，如何在製造出具有較低的啟動電阻的肖特基阻障二極體的同時減少漏電流的產生，仍為目前業界致力研究的課題。因此，功率元件的研發需要持續的更新與調整以解決功率元件的運作時所面臨的各種問題。

一種半導體結構，包括：基底，具有第一導電類型；磊晶層，設置於基底上且具有第一導電類型，其中在磊晶層的上部具有突出結構；井區，設置於磊晶層中，且井區具有第二導電類型；絕緣結構，設置於突出結構的側壁上； 上電極層，圍繞突出結構，且上電極層電性連接至磊晶層及井區；以及下電極層，設置於基底下且與磊晶層相對。

一種半導體結構的形成方法，包括：在具有第一導電類型的基底上沉積具有第一導電類型的磊晶層；在磊晶層中形成具有第二導電類型的井區；進行圖案化製程以在磊晶層的上部形成突出結構；在突出結構的側壁上形成絕緣結構；形成圍繞突出結構的上電極層，且上電極層電性連接至磊晶層及井區；以及在基底上形成與磊晶層相對的下電極層。

以下的揭示內容提供許多不同的實施例或範例，以展示本發明實施例的不同部件。以下將揭示本說明書各部件及其排列方式之特定範例，用以簡化本揭露敘述。當然，這些特定範例並非用於限定本揭露。例如，若是本說明書以下的發明內容敘述了將形成第一部件於第二部件之上或上方，即表示其包括了所形成之第一及第二部件是直接接觸的實施例，亦包括了尚可將附加的部件形成於上述第一及第二部件之間，則第一及第二部件為未直接接觸的實施例。此外，本揭露說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述配置之間的關係。

再者，為了方便描述圖式中一元件或部件與另一（些）元件或部件的關係，可使用空間相對用語，例如「在…之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相對用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時（例如，旋轉90度或者其他方位），則其中所使用的空間相對形容詞亦將依轉向後的方位來解釋。

在此，「約」、「大約」、「大抵」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」的情況下，仍可隱含「約」、「大約」、「大抵」之含義。

以下敘述一些本發明實施例，在這些實施例中所述的多個階段之前、期間以及/或之後，可提供額外的步驟。一些所述階段在不同實施例中可被替換或刪去。半導體裝置結構可增加額外部件。一些所述部件在不同實施例中可被替換或刪去。儘管所討論的一些實施例以特定順序的步驟執行，這些步驟仍可以另一合乎邏輯的順序執行。

此處所使用的用語「實質上（substantially）」，表示一給定量的數值可基於目標半導體裝置相關的特定技術節點而改變。在一些實施例中，基於特定的技術節點，用語「實質上地」可表示一給定量的數值在例如目標（或期望）值之±5%的範圍。

本揭露提供一種半導體結構及其形成方法，其在溝槽式接面能障肖特基（TJBS）二極體中嵌入金屬－絕緣體－半導體（metal-insulator-semiconductor，MIS）結構，藉此在導通時形成載子的場效累積層（field effect accumulation layer）。此外，半導體結構的上電極層與井區在半導體磊晶層的突出結構之間（例如，溝槽的底部）電性連接，且在上電極層與井區之間的界面形成歐姆接觸。如此一來，本揭露的半導體結構具有與傳統的接面能障肖特基或溝槽式接面能障肖特基二極體相當的崩潰電壓（breakdown voltage），同時具有各種電性上的改良。舉例而言，本揭露的半導體結構相較於傳統的接面能障肖特基二極體能夠具有較小的漏電流，且相較於傳統的溝槽式接面能障肖特基二極體能夠具有較低的導通電阻。除此之外，本揭露的半導體結構具有較佳的反向恢復（reverse recovery）性質，能夠在二極體從導通狀態到完全關閉的過程中減少功率損耗並減少二極體的發熱量，有利於高頻率下的應用。

第1圖是根據本揭露的一些實施例，繪示出半導體結構的剖面圖。半導體結構10可以包括基底100、磊晶層102、井區104、絕緣結構106、上電極層108、及下電極層110。基底100可以具有第一導電類型（例如n型）。磊晶層102可以設置於基底100上且具有上述第一導電類型，且在磊晶層102的上部具有突出結構102P。井區104可以設置於磊晶層102中，且井區104具有與第一導電類型相反的第二導電類型（例如p型）。絕緣結構106可以設置於突出結構102P的側壁上。上電極層108可以圍繞突出結構102P，且上電極層108電性連接至磊晶層102及井區104。下電極層110可以設置於基底100下且與磊晶層102相對。

在一些實施例中，基底100是塊狀半導體基板，例如半導體晶圓。在一些實施例中，基底100是由矽、鍺、其他適合的半導體材料、或前述之組合所形成。舉例而言，在一個特定的實施例中，基底100包括矽。在一些實施例中，基底100可以包括化合物半導體，例如碳化矽、氮化鎵、氧化鎵、砷化鎵、其他適合的半導體材料、或前述之組合。在一些實施例中，基底100可以包括合金半導體，例如矽鍺、碳化矽鍺、其他適合的材料、或前述之組合。在一些實施例中，基底100可以由多層材料組成，例如包括矽/矽鍺、矽/碳化矽的多層材料。

在本揭露的一些實施例中，舉例而言，基底100是摻雜有第一導電類型的摻質的晶圓，且第一導電類型是n型。在一些其他的實施例中，第一導電類型也可以是p型。在第一導電類型是n型的情況下，上述具有第一導電類型的摻質可以是例如氮、磷、砷、銻、鉍、矽。在一些實施例中，基底100的摻雜濃度在大約1E19 atoms/cm ³至大約1E21 atoms/cm ³之間。

磊晶層102可以包括與基底100相同或類似的材料，例如矽、鍺、碳化矽、氮化鎵、氧化鎵、砷化鎵、矽鍺、碳化矽鍺、其他適合的材料、或前述之組合。在一些實施例中，基底100與磊晶層102具有相同的導電類型（例如n型），且基底100與磊晶層102可以包括相同的摻質。在一些實施例中，上述摻質在磊晶層102中的摻雜濃度小於在基底100中的摻雜濃度。在一些實施例中，磊晶層102的摻雜濃度在大約1E13 atoms/cm ³至大約1E18 atoms/cm ³之間。在本揭露的一些實施例中，舉例而言，磊晶層102包括碳化矽。藉由以碳化矽形成磊晶層102，能夠以適合碳化矽的能帶範圍且具有較低的活化能的摻質摻雜磊晶層102。此外，由碳化矽形成的磊晶層102能夠提供較高的崩潰電壓、較低的漏電流、以及較低的導通電阻。

繼續參照第1圖，井區104可以包括與基底100相同或類似的材料，例如矽、鍺、碳化矽、氮化鎵、氧化鎵、砷化鎵、矽鍺、碳化矽鍺、其他適合的材料、或前述之組合。在一些實施例中，基底100具有與磊晶層102不同的導電類型。在本揭露的一些實施例中，舉例而言，井區104摻雜有第二導電類型，且第二導電類型是p型。在第二導電類型是p型的情況下，上述具有第二導電類型的摻質可以是例如硼、鋁、鎵、銦、鉈、鎂。在一些實施例中，井區104的摻雜濃度在大約1E16 atoms/cm ³至大約1E18 atoms/cm ³的範圍之間。

應注意的是，在本揭露中是將突出結構102P定義為磊晶層102之在井區104的頂表面以上突出的部分。在一些實施例中，如第1圖所示，設置於突出結構102P的側壁上的絕緣結構106延伸至重疊井區104的頂表面的一部分。如第1圖所示，絕緣結構106可以露出突出結構102P的頂表面。在一些實施例中，絕緣結構106並未在鉛直方向上重疊突出結構102P的頂表面，且絕緣結構106的頂端與突出結構102P的頂表面大抵上齊平。

如第1圖所示，絕緣結構106可以位於突出結構102P與上電極層108之間。在一些實施例中，在突出結構102P的側壁附近，磊晶層102、絕緣結構106、及上電極層108可以形成金屬－絕緣體－半導體（MIS）結構。如此一來，可以在半導體結構10導通時形成載子的場效累積層102E以降低半導體結構10的啟動電阻，如後續所討論。

絕緣結構106的材料可以包括氧化矽、氧化鉿、氧化鋯、氧化鋁、二氧化鋁鉿合金、二氧化矽鉿、氮氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、其它適合的高介電常數（high-k）介電材料、或前述之組合。在一些實施例中，絕緣結構106包括具有與磊晶層102共同的元素的氧化物。舉例而言，在一個特定的實施例中，磊晶層102包括矽或碳化矽，且絕緣結構106包括氧化矽。

繼續參照第1圖，在一些實施例中，在磊晶層102的上部具有圍繞突出結構102P的溝槽結構，且上電極層108填充於溝槽結構中。在一些實施例中，如第1圖所示，絕緣結構106的一部分延伸至井區104與上電極層108之間。

藉由在井區104上以及突出結構102P周圍設置上電極層108，可以在上電極層108與井區104之間形成歐姆接觸，且可以在上電極層108與突出結構102P的頂表面之間形成肖特基接觸。如此一來，可以在利用井區104減少半導體結構10的漏電的情況下利用上述肖特基接觸減少電壓降並具有較快的響應速度。另外，儘管並未繪示於第1圖，在一些實施例中，半導體結構10更包括位於井區104與上電極層108之間的介面的矽化物層，藉此改善上電極層108與井區104之間的歐姆接觸性質。

上電極層108可以是或包括，例如鉑（Pt）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）、金（Au）、鐵（Fe）、鎳（Ni）、鈚（Be）、鉻（Cr）、鈷（Co）、銻（Sb）、銥（Ir）、鉬（Mo）、鋨（Os）、釷（Th）、釩（V）、一些其他的金屬或金屬氮化物、或前述之組合。

下電極層110可以是或包括與上電極層108相同或類似的材料。舉例而言，下電極層110可以是或包括，例如鉑(Pt)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鎢(W)、氮化鎢(WN)、金(Au)、鐵(Fe)、鎳(Ni)、鈚(Be)、鉻(Cr)、鈷(Co)、銻(Sb)、銥(Ir)、鉬(Mo)、鋨(Os)、釷(Th)、釩(V)、一些其他的金屬或金屬氮化物、或前述之組合。

以下將以基底100及磊晶層102的摻雜類型為n型且井區104的摻雜類型為p型的情況下討論半導體結構10的運作原理。然而，實際上通常知識者也可以根據設計需求以調整基底100、磊晶層102、及井區104的摻雜類型，本揭露並未對此進行限定。在對半導體結構10施加順向偏壓時，設置於突出結構102P周圍的上電極108以及設置於基底100下的下電極110可以分別用作溝槽式接面能障肖特基裝置的陽極及陰極。因為MIS結構而產生於磊晶層102中的電子可以在半導體結構10以順向操作導通時形成場效累積層102E，藉此降低半導體結構10的啟動電阻。此外，MIS結構能夠在逆向操作時透過空乏區的產生以減少漏電流。

參照第2圖之傳統的溝槽式接面能障肖特基(TJBS)二極體20。與本揭露的半導體結構10的差異在於，習知的傳統的溝槽式接面能障肖特基二極體20的井區104更延伸至突出結構102P的側壁，且在突出結構102P與上電極層108之間不具有絕緣結構。在傳統的溝槽式接面能障肖特基二極體20運作時，由於磊 晶層102具有突出結構102P，磊晶層102之鄰近上電極層108的表面電場降低，能夠相較於傳統的接面能障肖特基二極體減少漏電流。然而，突出結構102P的存在也導致電流在磊晶層102中的總電阻提高(特別是來自突出結構102P的部分的電阻提高)，使得傳統的溝槽式接面能障肖特基二極體20具有較高的啟動電阻。

相對於此，在本揭露的半導體結構10中具有由磊晶層102、絕緣結構106、及上電極層108所形成的MIS結構。在半導體結構10導通時形成的場效累積層102E能夠在減少漏電流的同時降低半導體結構10的啟動電阻。除此之外，本揭露的半導體結構10具有與傳統的接面能障肖特基二極體及溝槽式接面能障肖特基二極體相當的崩潰電壓。因此，本揭露的半導體結構10能夠在一般的電壓條件下(例如在上電極層108與下電極層110之間具有600V~1200V的偏壓)同時提供較低的漏電流以及較低的啟動電阻。

再者，相較於第2圖之傳統的溝槽式接面能障肖特基(TJBS)二極體20，本揭露的半導體結構10由於具有MIS結構，能夠減少金屬與井區104的接觸面積以及井區104本身的表面面積，可以使半導體結構10的反向恢復較快。因此，本揭露的半導體結構10能夠在關閉時具有較佳的反向恢復性質，例如具有較短的恢復時間(recovery time)。如此一來，半導體結構10能夠在二極體從導通狀態到完全關閉的過程中減少功率損耗並減少二極體的發熱量，有利於高頻率下的應用。

第3A~3G圖是根據本揭露的一些實施例，繪示出半導體結構10的形成方法的各個階段的剖面圖。雖然第3A~3G圖是參考一方法來描述，應理解的是，第3A~3G圖中所示的結構並不限於上述方法，而是可以獨立於上述方法。

如第3A圖所示，可以在具有第一導電類型（例如n型）的基底100上沉積具有第一導電類型的磊晶層102’。磊晶層102’可以包括與基底100相同或類似的材料，例如矽、鍺、碳化矽、氮化鎵、氧化鎵、砷化鎵、矽鍺、碳化矽鍺、其他適合的材料、或前述之組合。在本揭露的一些實施例中，舉例而言，磊晶層102’包括碳化矽。藉由以碳化矽形成磊晶層102’，能夠在以適合碳化矽的能帶範圍且具有較低的活化能的摻質摻雜磊晶層102’。

磊晶層102’可以藉由以下製程來沉積，例如化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、原子層沉積（atomic layer deposition，ALD）、脈衝雷射沉積（pulsed laser deposition，PLD）、一些其他的沉積製程、或前述之組合。

在一些實施例中，對磊晶層102’進行原位（in-situ）摻雜以具有第一導電類型（例如n型）。在一些其他的實施例中，在沉積磊晶層102’之後以具有第一導電類型的摻質摻雜磊晶層102’。舉例而言，可以藉由離子佈植、熱擴散、其他適合的製程、或前述之組合摻雜磊晶層102’。摻雜後的磊晶層102’可以與基材100具有相同的第一導電類型，且在磊晶層102’中的摻質濃度小於在基底100中的摻質濃度。

接著，參照第3B~3D圖，可以在磊晶層102’中形成具有第二導電類型（例如p型）的井區104，且可以進行圖案化製程以在磊晶層102的上部形成突出結構102P。在一些實施例中，井區104在磊晶層102’的圖案化製程之前埋置於磊晶層102’中，且在圖案化製程之後從磊晶層102的上部露出，如以下參照第3B~3D圖所討論。

參照第3B圖，具有第二導電類型的井區104可以被形成為在磊晶層102’的上部具有彼此分隔的部分。井區104的形成可以包括在磊晶層102’上方形成圖案化的遮蔽層（未顯示）（例如，正/負光阻、硬遮罩等）。可以藉由（例如，透過旋轉塗佈製程）在磊晶層102’上形成遮蔽層（未顯示）、將遮蔽層曝光至圖案（例如，透過微影製程，例如光微影、極紫外線微影等）、以及顯影遮蔽層以形成圖案化的遮蔽層。之後，在圖案化的遮蔽層就位（in place）後，可以藉由離子佈植、熱擴散、其他適合的製程、或前述之組合摻雜磊晶層102’的上部之不被遮蔽的部分以形成井區104。接著，可以剝離圖案化的遮蔽層。摻雜後的井區104可以具有與磊晶層102’的第一導電類型相反的第二導電類型（例如p型）。

接著參照第3C圖，可以進一步沉積磊晶材料以成長磊晶層102’，使得磊晶層102’覆蓋井區104。在磊晶層102’的進一步的成長中，可以使用與井區104的頂表面以下的部分的磊晶層102’類似的材料及製程，在此不另外描述。

接著參照第3D圖，可以對磊晶層102’進行圖案化製程以形成具有突出結構102P的磊晶層102，且在突出結構102P的周圍形成溝槽結構102T。如第3D圖所示，井區104可以在圖案化製程之後在溝槽結構102T的底部露出。

用於形成突出結構102P及溝槽結構102T的製程包括在圖案化前的磊晶層102’上方形成圖案化的遮蔽層（未顯示）（例如，正/負光阻、硬遮罩等）。可以藉由（例如，透過旋轉塗佈製程）在磊晶層102’上形成遮蔽層（未顯示）、將遮蔽層曝光至圖案（例如，透過微影製程，例如光微影、極紫外線微影等）、以及顯影遮蔽層以形成圖案化的遮蔽層。之後，在圖案化的遮蔽層就位後，根據圖案化的遮蔽層對磊晶層102’進行蝕刻製程。

蝕刻製程移除磊晶層102’的不被遮蔽的部分，藉此形成突出結構102P以及突出結構102P周圍的溝槽結構102T。在一些實施例中，蝕刻製程可以是或包括例如濕蝕刻製程、乾蝕刻製程、反應離子蝕刻（reactive ion etching，RIE）製程、其他適合的蝕刻製程、或前述之組合。

接著，可以剝離圖案化的遮蔽層。在一些實施例中，進行上述蝕刻製程直到一部分的井區104也被移除。如第3D圖所示，在一些實施例中，井區104在靠近突出結構102P處的頂部高於遠離突出結構102P處的頂表面。如此一來，可以確保在井區104的頂表面上實質上不具有殘留的磊晶層102’。

儘管在第3B~3D圖的實施例中是在磊晶層102’的圖案化製程之前形成井區104，本揭露並非限定於此。在其他的實施例中，井區104是在磊晶層102’的圖案化製程之後形成於磊晶層102中。在這樣的實施例中，磊晶層102在上述圖案化製程之後在溝槽結構102T的底部露出。接著，可以在磊晶層102之在溝槽結構102T的底部露出的部分摻雜具有第二導電類型的摻質以形成井區104。

具有第二導電類型的摻質的摻雜方式可以包括在突出結構102P的頂表面及側面上形成遮蔽層（未顯示）（例如，正/負光阻、硬遮罩等）。可以藉由（例如，透過旋轉塗佈製程）在具有突出結構102P的磊晶層102上毯覆形成遮蔽層（未顯示）、將遮蔽層曝光至圖案（例如，透過微影製程，例如光微影、極紫外線微影等）、以及顯影遮蔽層以形成僅覆蓋突出結構102P的頂表面及側面之圖案化的遮蔽層。這個圖案化的遮蔽層在溝槽結構102T的底部露出磊晶層102。

之後，在圖案化的遮蔽層就位（in place）後，可以藉由離子佈植、熱擴散、其他適合的製程、或前述之組合摻雜位於溝槽結構102T的底部且不被遮蔽的部分的磊晶層102，藉此形成井區104。接著，可以剝離圖案化的遮蔽層。摻雜後的井區104可以具有與磊晶層102’的第一導電類型相反的第二導電類型。

在形成突出結構102P之後，如第3E、3F圖所示，可以在突出結構102P的側壁上形成絕緣結構106。絕緣結構106的形成可以包括在突出結構102P及井區104上順應性地沉積絕緣層106’，接著可以移除位於突出結構102P及井區104的頂表面上的多個部分的絕緣層106’。

絕緣層106’的材料可以包括氧化矽、氧化鉿、氧化鋯、氧化鋁、二氧化鋁鉿合金、二氧化矽鉿、氮氧化矽鉿、氧化鉭鉿、氧化鈦鉿、氧化鋯鉿、其它適合的高介電常數（high-k）介電材料、或前述之組合。在一些實施例中，絕緣層106’包括具有與磊晶層102共同的元素的氧化物。舉例而言，在一個特定的實施例中，磊晶層102包括矽或碳化矽，且絕緣層106’包括氧化矽。絕緣層106’可以藉由例如CVD、PVD、ALD、旋轉塗佈製程、一些其他的沉積製程、或前述之組合來沉積。

如第3E圖所示，上述部分的絕緣層106’的移除可以包括在絕緣層106’上形成間隔物107，藉此防止覆蓋突出結構102P的側壁的部分的絕緣層106’在後續的蝕刻製程中被移除。在一些實施例中，間隔物107可以在鉛直方向上部分重疊井區104，藉此形成延伸至井區104的頂表面的絕緣結構106。間隔物107可以包括與絕緣層106’具有蝕刻選擇性的材料，例如氧化物（例如，SiO ₂）、氮化物（例如，SiN）、氮氧化物（例如，SiON）、一些其他的介電材料、或前述之組合。

間隔物107的形成可以包括例如沉積製程及圖案化製程。用於間隔物107的材料可以藉由例如CVD、PVD、ALD、旋轉塗佈製程、一些其他的沉積製程、或前述之組合來沉積。所沉積的用於間隔物107的材料將覆蓋突出結構102P及井區104，接著可以進行圖案化製程以形成間隔物107，使得所形成的間隔物107在溝槽結構102T的底部以及突出結構102P的上方露出絕緣層106’。

在形成間隔物107之後，參照第3E、3F圖，可以進行蝕刻製程以移除從間隔物107露出的多個部分的絕緣層106’，接著可以移除間隔物107，藉此形成絕緣結構106。在一些實施例中，絕緣層106’及間隔物107的蝕刻製程可以是或包括例如濕蝕刻製程、乾蝕刻製程、反應離子蝕刻製程、其他適合的蝕刻製程、或前述之組合。

儘管第3E、3F圖繪示出利用間隔物107以形成絕緣結構106的方法，本揭露的絕緣結構106的形成方法不限於此。在一些實施例中，絕緣結構106是透過加熱氧化磊晶層102以形成於突出結構102P的側壁上的氧化物。更具體而言，藉由進行熱處理，可以將磊晶層102的表面的材料氧化以形成包括氧化物的絕緣結構106。接著，可以移除部分的絕緣結構106以露出突出結構102P的頂表面，使得磊晶層102可以與後續形成的上電極層108電性連接。在一些特定的實施例中，磊晶層102包括含矽材料（例如矽、矽鍺、碳化矽、氮化矽、氮氧化矽、氮碳氧化矽等），且絕緣結構包括氧化矽。

在形成絕緣結構106之後，參照第3G圖，可以形成圍繞突出結構102P的上電極層108，且上電極層108可以電性連接至磊晶層102及井區104。在井區104包括矽的一些實施例中，可以進行加熱處理以在上電極層108與井區104之間形成矽化物，藉此改善上電極層108與井區104之間的歐姆接觸性質。上電極層108可以藉由以下來沉積，例如ALD、PVD、CVD、濺鍍、電化學鍍、無電鍍、一些其他的沉積製程、或前述之組合。

接著，可以翻轉已形成上電極層108的半導體結構，且在基底100上形成與磊晶層102相對的下電極層110。下電極層110可以藉由以下來沉積，例如ALD、PVD、CVD、濺鍍、電化學鍍、無電鍍、一些其他的沉積製程、或前述之組合。

綜上所述，本揭露提供一種半導體結構及其形成方法，其在溝槽式接面能障肖特基二極體中嵌入金屬－絕緣體－半導體（MIS）結構，藉此在導通時形成載子的場效累積層。此外，半導體結構的上電極層與井區在半導體磊晶層的突出結構之間（例如，溝槽的底部）電性連接，且在上電極層與井區之間的界面形成歐姆接觸。如此一來，本揭露的半導體結構具有與傳統的接面能障肖特基或溝槽式接面能障肖特基二極體相當的崩潰電壓，同時具有各種電性上的改良。舉例而言，本揭露的半導體結構相較於傳統的接面能障肖特基二極體能夠具有較小的漏電流，且相較於傳統的溝槽式接面能障肖特基二極體能夠具有較低的導通電阻。除此之外，本揭露的半導體結構具有較佳的反向恢復性質，能夠在二極體從導通狀態到完全關閉的過程中減少功率損耗並減少二極體的發熱量，有利於高頻率下的應用。

以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

10:半導體結構

100:基底

102,102’:磊晶層

102E:場效累積層

102P:突出結構

102T:溝槽結構

104:井區

106:絕緣結構

107:間隔物

108:上電極層

110:下電極層

以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖是根據本揭露的一些實施例，繪示出半導體結構的剖面圖。 第2圖是傳統的溝槽式接面能障肖特基二極體的剖面圖。 第3A~3G圖是根據本揭露的一些實施例，繪示出半導體結構的形成方法的各個階段的剖面圖。

10:半導體結構

100:基底

102:磊晶層

102E:場效累積層

102P:突出結構

104:井區

106:絕緣結構

108:上電極層

110:下電極層

Claims (14)

1. 一種半導體結構，包括：一基底，具有一第一導電類型；一磊晶層，設置於該基底上且具有該第一導電類型，其中在該磊晶層的一上部具有一突出結構；一井區，設置於該磊晶層中，且該井區具有一第二導電類型；一絕緣結構，設置於該突出結構的側壁上；一上電極層，圍繞該突出結構，且該上電極層電性連接至該磊晶層及該井區；以及一下電極層，設置於該基底下且與該磊晶層相對，其中該絕緣結構的頂端與該突出結構的頂表面齊平。
2. 如請求項1之半導體結構，其中該絕緣結構位於該突出結構與該上電極層之間。
3. 如請求項1之半導體結構，其中在該磊晶層的該上部具有圍繞該突出結構的一溝槽結構，且該上電極層填充於該溝槽結構中。
4. 如請求項1之半導體結構，其中該絕緣結構的一部分延伸至該井區與該上電極層之間。
5. 如請求項1之半導體結構，其中該磊晶層包括碳化矽。
6. 如請求項1之半導體結構，其中該基底包括矽或碳 化矽。
7. 如請求項1之半導體結構，其中在該磊晶層中的摻質濃度小於在該基底的摻質濃度。
8. 如請求項1之半導體結構，其中該絕緣結構包括具有與該磊晶層共同的元素的氧化物。
9. 如請求項1之半導體結構，更包括位於該井區與該上電極層之間的界面的一矽化物層。
10. 一種半導體結構的形成方法，包括：在具有一第一導電類型的一基底上沉積具有該第一導電類型的一磊晶層；在該磊晶層中形成具有一第二導電類型的一井區；進行一圖案化製程以在該磊晶層的一上部形成一突出結構；在該突出結構的側壁上形成一絕緣結構；形成圍繞該突出結構的一上電極層，且該上電極層電性連接至該磊晶層及該井區；以及在該基底上形成與該磊晶層相對的一下電極層，其中該絕緣結構是透過加熱該磊晶層以形成於該突出結構的一側壁上的氧化物。
11. 如請求項10之半導體結構的形成方法，其中該井區在該圖案化製程之前埋置於該磊晶層中，且在該圖案化製程之後從該磊晶層的該上部露出。
12. 如請求項10之半導體結構的形成方法，其中該井區是在該圖案化製程之後形成於該磊晶層中。
13. 如請求項10之半導體結構的形成方法，其中該絕緣結構的形成包括：在該突出結構及該井區上順應性地沉積一絕緣層；以及移除位於該突出結構及該井區的頂表面上的多個部分的該絕緣層。
14. 如請求項13之半導體結構的形成方法，其中該些部分的該絕緣層的移除包括：在該絕緣層上形成一間隔物；進行一蝕刻製程以移除從該間隔物露出的該些部分的絕緣層；以及移除該間隔物。

Images