JP3803611B2

JP3803611B2 - 半導体基板、半導体素子、および半導体素子の製造方法

Info

Publication number: JP3803611B2
Application number: JP2002141842A
Authority: JP
Inventors: 正雄内田; 真北畠; 良子宮永; 邦方高橋; 修楠本; 賢哉山下
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-05-16
Filing date: 2002-05-16
Publication date: 2006-08-02
Anticipated expiration: 2022-05-16
Also published as: JP2003332563A

Description

【０００１】
【発明の属する技術分野】
本発明は炭化珪素（ＳｉＣ）を用いた高耐圧の炭化珪素半導体基板、炭化珪素半導体素子、および炭化珪素半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、パワー素子として、シリコン（以下ではＳｉと示す）を用いた整流素子やスイッチング素子が多く用いられている。しかしながら、近年になって、Ｓｉの物性限界を超える新しい素子が要望されるようになってきている。
【０００３】
例えば、ある程度以上の耐圧が必要な整流素子としては、Ｓｉからなるｐｎダイオードが用いられている。このｐｎダイオードはスイッチング損失が大きいので、よりスイッチング損失の小さいショットキーダイオードを整流素子として使用することが期待される。しかしながら、Ｓｉをショットキーダイオードに用いた場合には、Ｓｉの物性的限界のために所望の耐圧が得ることが困難である。そこで、高い耐圧性を有し，スイッチング損失が小さいスイッチング素子を形成する材料として、炭化珪素（シリコンカーバイド、ＳｉＣ）が注目を集めている。
【０００４】
ＳｉＣは、Ｓｉに比べて高硬度でワイドバンドギャップを有する半導体材料であり、パワー素子や耐環境素子、高温動作素子、高周波素子等への応用が期待されている材料である。以下に、従来の炭化珪素を用いた半導体素子の一例について、図５（ａ），（ｂ）を参照しながら説明する。図５（ａ），（ｂ）は、従来の炭化珪素を用いたショットキーダイオードを示す断面図および平面図である。
【０００５】
図５（ａ）に示すように、従来のショットキーダイオード５０は、ｎ型の４Ｈ−ＳｉＣからなる炭化珪素基板５１と、炭化珪素基板５１の上面上に設けられた，ｎ型の４Ｈ−ＳｉＣからなる炭化珪素層５２と、炭化珪素層５２の上部に設けられた，ボロン（Ｂ）が注入されている不純物注入層５３と、炭化珪素層５２の上面上に接して設けられた、ニッケル（Ｎｉ）からなるショットキー電極５４と、ショットキー電極５４の上に形成された，チタン（Ｔｉ）と金（Ａｕ）の積層電極である上部電極５６と、炭化珪素基板５１の下面上に設けられた，ニッケル（Ｎｉ）からなるオーミック電極５５と、オーミック電極５５の下面上に設けられた，チタン（Ｔｉ）と金（Ａｕ）からなる下部電極５７とを備えている。
【０００６】
なお、本明細書中では、説明のために、炭化珪素基板５１からみてショットキー電極５４が形成されている方向を上方向として、オーミック電極５５が形成されている方向を下方向として規定する。
【０００７】
ここで、上部電極５６や下部電極５７は、素子の上部電極（アノード電極）等をアルミニウム（Ａｌ）の配線と電気的に接続させたり、ハンダを用いてリードフレームに素子を固定するために必要であるが、整流素子の基本動作のために必須のものではない。このような整流素子では、炭化珪素の適切な膜厚や不純物濃度を選択することにより、順方向電流で数アンペア以上、逆方向耐圧で６００Ｖ以上、場合によっては１０００Ｖ以上の耐性を得ることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＳｉＣ層内には結晶欠陥が数多く存在し、それらのなかでも、特に転位やマイクロパイプと呼ばれる結晶欠陥が素子特性を大きく劣化させる。
【０００９】
従来では、図５（ａ），（ｂ）に示すように、マイクロパイプ５８が含まれている炭化珪素基板５１の上に炭化珪素層５２をエピタキシャル成長させると、炭化珪素層５２にも貫通欠陥５９が形成される。このような貫通欠陥５９が炭化珪素層５２のうちショットキー電極５４の下部に形成された場合には、ダイオードの逆方向特性が大きく劣化するという不具合が生じてしまう。具体的にいうと、逆方向で非常に大きな漏れ電流が観測され、もはや整流素子としての機能をなさなくなるおそれが生じるのである。
【００１０】
もちろん、ショットキーダイオード以外の素子形態においても、転位やマイクロパイプのために素子特性は大きく劣化してしまう。ここで、一般的な炭化珪素基板のマイクロパイプ密度は１５〜１００個／ｃｍ² 程度であるので、大電流を得るために素子サイズまたは電極サイズを大きくすると、ほとんどの素子が電極下にマイクロパイプを含んでしまい、素子歩留まりが低くなってしまう。
【００１１】
本発明は、転位やマイクロパイプ等を含んでいても動作可能な炭化珪素半導体素子を提供し、もって素子歩留まり低下を抑制することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の半導体基板は、炭化珪素基板と、上記炭化珪素基板の上に設けられた炭化珪素からなるエピタキシャル層とを有する半導体基板において、上記炭化珪素基板中に生じている結晶欠陥のうちの少なくとも１つは、少なくとも前記結晶欠陥の上部が上記エピタキシャル層の原料によって埋められていることを特徴とする。
また、本発明の半導体素子は、炭化珪素基板と、上記炭化珪素基板の上に設けられた炭化珪素からなるエピタキシャル層と、上記エピタキシャル層の上方に設けられた電極とを有する半導体素子において、上記炭化珪素基板中のうち上記電極の下方に位置する領域中の結晶欠陥のうちの少なくとも１つは、少なくとも上部が上記エピタキシャル層の原料によって埋められていることを特徴とする。
【００１３】
これにより、炭化珪素基板内に結晶欠陥が存在していても、エピタキシャル層の原料によって埋められているために、素子の動作が可能となり素子歩留まり低下を抑制することができる。
【００１４】
上記結晶欠陥のうちの少なくとも１つはマイクロパイプまたは転位であり、上記マイクロパイプまたは転位は上記エピタキシャル層の原料により埋められていることにより、素子の動作不良の最大の原因となるマイクロパイプや転位を覆うことができるので、大きな効果を得ることができる。
【００１５】
上記結晶欠陥の大きさは、直径１ｎｍから５０μｍの範囲内であることが好ましい。
【００１６】
上記炭化珪素基板の不純物濃度が１ｘ１０¹⁸ｃｍ^-3以上であることが好ましい。
【００１７】
上記炭化珪素基板の面のうち上記エピタキシャル層と接する面が（ 0 0 0 1 )シリコン面，( 0 0 0 -1 )カーボン面，またはそれらの面のいずれか１つから１０度以内に傾いた面であることが好ましい。
【００１８】
上記エピタキシャル層の厚さが５〜９μｍであることにより、より確実に結晶欠陥を埋めることができる。
【００１９】
上記半導体素子は、整流作用またはスイッチング作用を有する半導体素子であって、電流を遮断する状態における漏れ電流密度が、絶対値２００Ｖの電圧印加時において、１ｘ１０^-3Ａ／ｃｍ²以下であることが好ましい。
【００２０】
上記結晶欠陥は、上記炭化珪素基板から上記炭化珪素エピタキシャル層に延びており、上記エピタキシャル層において埋められていてもよい。
【００２１】
上記結晶欠陥は、上記炭化珪素基板において埋められていてもよい。
【００２２】
本発明の半導体素子の製造方法は、結晶欠陥を有する炭化珪素基板と、上記炭化珪素基板の上に設けられた炭化珪素からなるエピタキシャル層と、上記エピタキシャル層の上方に設けられた電極とを有する半導体素子の製造方法であって、第１温度から、上記第１温度より高温であり，上記エピタキシャル層の成長温度である第２温度までの範囲内のうち少なくとも一部の温度において、上記炭化珪素基板の上に上記エピタキシャル層の原料ガスを供給する工程（ａ）と、上記第２温度において、上記炭化珪素基板の上に原料を供給することにより上記エピタキシャル層を成長させる工程（ｂ）と、上記エピタキシャル層の上に、上記電極を形成する工程（ｃ）とを備え、上記工程（ａ）または工程（ｂ）の少なくとも一方の工程において、上記結晶欠陥のうちの少なくとも１つは、少なくとも上部が上記エピタキシャル層の原料によって埋められる。
【００２３】
これにより、エピタキシャル層の原料によって結晶欠陥を埋めた上にエピタキシャル層を形成することができるので、炭化珪素基板中に結晶欠陥が含まれていても動作可能な半導体素子を形成することができる。
【００２４】
上記工程（ａ）では、上記第１温度と上記第２温度との差は１００℃以上であることが好ましい。また、上記工程（ｂ）では、エピタキシャル層を５〜９μｍ形成することが好ましい。
【００２５】
【発明の実施の形態】
以下に、本発明の実施形態における炭化珪素半導体基板、炭化珪素半導体素子、およびこの製造方法について、図１（ａ）〜図４を参照しながら説明する。ここでは、炭化珪素（ＳｉＣ）エピタキシャル層を有するショットキーダイオードを例として説明する。
【００２６】
図１（ａ），（ｂ）は、本実施形態におけるショットキーダイオードの構造を示す断面図および平面図である。なお、ここで示すショットキーダイオード（素子）はチップの状態になっており、チップは、複数の素子を有するウェハの状態の炭化珪素基板を分離することにより得られる。
【００２７】
図１（ａ）に示すように、本実施形態のショットキーダイオード１０は、ｎ型で低抵抗の４Ｈ−ＳｉＣからなる炭化珪素基板１１と、炭化珪素基板１１の上面上に設けられた，ｎ型の４Ｈ−ＳｉＣからなるエピタキシャル層１２と、エピタキシャル層１２の上部のうち動作領域２０の側方を囲む部分に設けられた不純物注入領域１３と、エピタキシャル層１２の動作領域の上から不純物注入領域１３の上の一部に亘って設けられた，ニッケル（Ｎｉ）からなるショットキー電極１４と、ショットキー電極１４の上に設けられた，チタン（Ｔｉ）と金（Ａｕ）の積層電極である上部電極１６と、炭化珪素基板１１のうちエピタキシャル層１２と接する面と対向する面（下面）上に設けられた，ニッケル（Ｎｉ）からなるオーミック電極１５と、オーミック電極１５の下面上に設けられた，チタン（Ｔｉ）と金（Ａｕ）との積層電極である下部電極１７とから構成されている。
【００２８】
なお、ショットキー電極１４の外周部は、エピタキシャル層１２の不純物注入領域１３とオーバーラップしており、この部分が、ガードリング領域として機能する。
【００２９】
ここで、炭化珪素基板１１にはマイクロパイプ１８が存在しており、これについて以下に説明する。
【００３０】
通常、炭化珪素基板１１は、炭化珪素に特有の結晶欠陥であるマイクロパイプを多く含んでいる。炭化珪素基板１１の主面が（ 0 0 0 1 )シリコン面あるいは( 0 0 0 -1 )カーボン面に近い場合には、マイクロパイプ１８は基板面に対してほぼ垂直の方向で存在している。
【００３１】
従来では、このような炭化珪素基板の上に炭化珪素層を成長させると、炭化珪素基板内に存在するマイクロパイプが引き継がれて、炭化珪素層内を貫通するマイクロパイプが形成されてしまう。
【００３２】
それに対し、本実施形態では、炭化珪素基板１１の上に炭化珪素のエピタキシャル層１２を形成するときに成長条件を選択することにより、炭化珪素基板１１内に存在するマイクロパイプ１８の上部を埋めることができる。マイクロパイプ１８の形状や選択される成長条件などによっては、マイクロパイプ１８が炭化珪素基板１１内で埋められずに、エピタキシャル層１２においてマイクロパイプ１８を引き継ぐ欠陥１９が成長することもあるが、その場合でも、欠陥１９は成長途中で埋められてエピタキシャル層１２の上方への進展を抑制することができる。
【００３３】
このように、ショットキー電極１４の下方にマイクロパイプ１８や欠陥１９が存在していても、エピタキシャル層１２の上面に到達せず、逆方向バイアス時にショットキー電極下に発生する空乏層が到達しないものであれば、ショットキーダイオードの逆方向特性を大きく劣化させることはない。
【００３４】
次に、本実施形態におけるショットキーダイオードの製造方法について、図２（ａ）〜（ｄ）を参照しながら説明する。図２（ａ）〜（ｄ）は、本実施形態のショットキーダイオードの製造方法を示す断面図である。ただし、説明を簡単にするためにマスクあわせのためのアライメントキー形成については省略している。
【００３５】
まず、図２（ａ）に示す工程で、炭化珪素基板１１の上に、カーボンの原料ガスであるプロパンと，シリコンの原料ガスであるシランと，キャリアガスである水素とを供給することにより、炭化珪素基板１１の上に、ｎ形の４Ｈ−ＳｉＣからなる，厚さ９μｍ程度のエピタキシャル層１２を成長させる。
【００３６】
なお、炭化珪素基板１１は、（ 0 0 0 1 )面（Ｓｉ面）から〔 1 1 -2 0 〕方向に８度程度オフした面（いわゆる（ 0 0 0 1 )オフ面）を主面とする基板であり、その抵抗率の値は約０．０２Ω・ｃｍである。エピタキシャル層１２では、ｎ形不純物である窒素（Ｎ）が１×１０¹⁶ｃｍ^-3の濃度で含まれるようにドーピングされている。そして、エピタキシャル層１２のエピタキシャル成長が終了してから、基板上を水素雰囲気に保つことによりエピタキシャル層１２の表面処理を行なう。
【００３７】
ここで、エピタキシャル層１２の成長のために基板温度を昇温するときに、成長温度である第２温度よりも２００℃程度低い第１温度から原料ガスを供給することにより、炭化珪素基板１１のマイクロパイプ１８を埋めることができる。つまり、エピタキシャル層１２の成長温度である第２温度まで昇温する時に、第１温度の時点から第２温度に達するまでの数分間にわたって、原料ガスであるシランおよびプロパンを供給することにより、直径５０μｍ以下のマイクロパイプを埋めることができるのである。そして、基板温度が第２温度に達してからも継続して原料ガスを供給し続けると、マイクロパイプ１８を埋めた後にエピタキシャル層１２を形成することができる。なお、第２温度は１０００〜１９００℃の範囲内にあることが好ましい。
【００３８】
ここで、温度昇温時にマイクロパイプ１８が完全に埋まらずに、エピタキシャル層１２の成長時にマイクロパイプ１８を引き継ぐ欠陥１９が成長することもある。この場合でも、温度昇温時にマイクロパイプ１８の上面はある程度埋まっているので、エピタキシャル層１２の成長に伴って、徐々に欠陥１９は埋まっていく。
【００３９】
次に、図２（ｂ）に示す工程で、成長が終了したエピタキシャル層１２の上に、酸化シリコン（ＳｉＯ₂ ）からなる，厚さ８００ｎｍ程度の絶縁膜（図示せず）を堆積する。そして、フォトレジストによるパターン（図示せず）を形成し、バッファードフッ酸を用いて絶縁膜のエッチングを行う。これにより、エピタキシャル層１２の動作領域２０の上に、酸化シリコン（ＳｉＯ₂ ）膜からなる０．６ｍｍ角のダミーマスク２１を形成する。ただし、その角は半径０．１５ｍｍの円弧を描くように丸められている。
【００４０】
その後、エピタキシャル層１２上に、ダミーマスク２１をマスクとしてｐ形不純物であるボロン（Ｂ）をイオン注入することにより、エピタキシャル層１２のうちダミーマスク２１に覆われていない部分に、深さ１５０ｎｍ程度の不純物注入領域１３を形成する。このとき、注入角度０度，注入温度５００℃，注入エネルギー３０ｋｅＶ，注入量１×１０¹⁵個／ｃｍ² の条件でイオン注入を行う。
【００４１】
続いて、加熱炉を用いて、窒素雰囲気下，１１００℃，９０分間の条件で基板に熱処理を行うことにより、エピタキシャル層１２に含まれる不純物を活性化する。
【００４２】
次に、図２（ｃ）に示す工程で、炭化珪素基板１１の下面上に厚さ４００ｎｍ程度のニッケル（Ｎｉ）層を形成する。その後、基板に、窒素雰囲気下，１０００℃，５分間の条件で熱処理を行うことにより、ニッケル（Ｎｉ）からなるオーミック電極１５を形成する。
【００４３】
次に、バッファードフッ酸を用いたエッチングにより、ダミーマスク２１を除去してエピタキシャル層１２の上面を露出させる。そして、エピタキシャル層１２上に厚さ２００ｎｍ程度のニッケル（Ｎｉ）層を形成した後、フォトレジストのパターン（図示せず）を形成してウェットエッチングを行う。これにより、エピタキシャル層１２のうち動作領域２０の上から動作領域２０の側方を囲む不純物注入領域１３の上に亘って、ニッケル（Ｎｉ）からなる０．６３ｍｍ角のショットキー電極１４を形成する。その後、基板に、窒素雰囲気下，４００℃，５分間の条件で熱処理を行なう。
【００４４】
次に、図２（ｄ）に示す工程で、ショットキー電極１４の上からエピタキシャル層１２の上に亘って、チタン（Ｔｉ）および金（Ａｕ）の薄膜を堆積した後、ショットキー電極１４の上部を開口するフォトレジスト（図示せず）を形成する。そして、メッキ処理を施した後にフォトレジストを除去し、不要な部分のＴｉとＡｕをエッチング処理することにより、チタン（Ｔｉ）と金（Ａｕ）が交互に積層された上部電極１６を形成する。ここでは、ショットキー電極１４のニッケル（Ｎｉ）には、チタン（Ｔｉ）が接している。
【００４５】
その後、オーミック電極１５の下面上に、チタン（Ｔｉ）と金（Ａｕ）が交互に積層された下部電極１７を形成する。ここでは、オーミック電極１５のニッケル（Ｎｉ）には、チタン（Ｔｉ）が接している。
【００４６】
最後に、複数のショットキーダイオードが形成されているウェハを、例えば１ｍｍ角のチップに分離することにより、本実施形態のショットキーダイオード１０を得ることができる。
【００４７】
以下に、本実施形態のショットキーダイオードの具体的な素子特性について、図３を参照しながら述べる。図３は、本実施形態のショットキーダイオードを上方から見た写真図である。
【００４８】
図３に示すショットキーダイオードは、マイクロパイプの状況を目視するために上部電極１６を形成する前の状態で撮影しており、エピタキシャル層１２の上にショットキー電極１４が形成された状態にある。ショットキー電極１４は、一辺の長さが０．６３ｍｍの正方形状に形成されており，その正方形の角は半径０．１６５ｍｍの円弧を描くように丸められている。
【００４９】
このショットキーダイオードにおいては、領域２２，領域２３および領域２４にそれぞれ特徴的な表面状態が見られた。これらの領域で見られる凹部は、マイクロパイプのうちの一部がエピタキシャル層１２によって埋められて生じたと考えることができる。したがって、観測される凹部の下にはマイクロパイプが存在していると推測することができる。つまり、領域２２，領域２３，領域２４には、順に１個，２個，１個の凹部が観測されたので、各領域にはその数だけマイクロパイプが存在しているといえる。
【００５０】
以下に、本実施形態のショットキーダイオードの整流性について、従来の場合と比較しながら説明する。
【００５１】
図４は、ショットキーダイオードの逆方向電流−電圧特性の例を示すグラフ図である。ここで、ＰｒｏＡは本発明のショットキーダイオードの特性を、ＰｒｏＢは従来のショットキーダイオーの特性を示している。
【００５２】
従来例として示すショットキーダイオードでは、ショットキー電極の下に直径１０μｍ程度のマイクロパイプを１個含んでおり、顕微鏡で観察すると、そのマイクロパイプはエピタキシャル層を貫通していた。この場合には、ＰｒｏＢのように、極めて顕著な逆方向漏れ電流が観測された。
【００５３】
それに対して、本実施形態の例として用いたショットキーダイオードでは、図３に示すようにショットキー電極の下に４個のマイクロパイプを含んでいた。それにもかかわらず、ＰｒｏＡのように、−６００Ｖの印加電圧においても逆方向漏れ電流はほとんど観測されず、極めて良好な整流特性を実現することができた。
【００５４】
ここで、−６００Ｖにおける逆方向漏れ電流は、観測限界以下（測定レンジは最小１μＡ）であることから、絶対値６００Ｖの電圧を印加したときには、電流を遮断する状態における漏れ電流密度は２．９ｘ１０^-4Ａ／ｃｍ² 以下であることが明らかとなった。もちろん、絶対値２００Ｖの電圧を印加したときには、漏れ電流密度はその値以下となる。
【００５５】
これまでに述べたように、本実施形態のショットキーダイオードでは、素子動作領域にマイクロパイプ等の結晶欠陥を含んでいながら、結晶欠陥を含まない場合と同様の良好な整流特性を実現することができた。
【００５６】
炭化珪素（ＳｉＣ）の結晶性は珪素（Ｓｉ）よりも劣り、炭化珪素（ＳｉＣ）内では、これまでに述べてきた転位やマイクロパイプといった結晶欠陥以外にも、マイクロパイプとは定義されておらず例えばらせん転位の中心部が数原子分抜けたような結晶欠陥が混在している。
【００５７】
従来では、このような結晶欠陥は炭化珪素半導体素子の素子動作を劣化させるものとして、可能な限り排除することが賢明であると認識されていた。このため、転位やマイクロパイプの密度が小さい炭化珪素基板を選定して、かつ、その炭化珪素基板のなかで転位やマイクロパイプを含まない領域に形成した素子を動作させることにより素子特性を実現していた。
【００５８】
しかし、転位やマイクロパイプは、低抵抗（すなわち高ドーパント濃度）の炭化珪素基板にとっては重要である。それは、低抵抗の炭化珪素基板では、濃度１ｘ１０¹⁸ｃｍ^-3以上のドーピングが行われているため結晶歪みが生じやすく、その歪みを緩和するために転位やマイクロパイプ等の結晶欠陥が混在しているからである。
【００５９】
そのため、転位やマイクロパイプを含まない領域に形成された素子を長時間動作させた場合には問題が生じやすい。具体的には、このような素子に大電流が流れると、炭化珪素基板内では局所的にエネルギーの高い状態になり、新たに歪みなどが生じてしまう。この歪みに起因して積層欠陥等の新たな結晶欠陥が発生すると、通電状態における高抵抗化、場合によっては逆方向漏れ電流の誘発や素子破壊が起こりうる。
【００６０】
以上のことから、炭化珪素半導体素子において高い濃度の不純物を有する炭化珪素基板を用いる場合には、本実施形態のように適度に転位やマイクロパイプを存在させておくことで、基板歪みを抑制でき、上記のような問題点の緩和が可能になる。
【００６１】
なお、本実施形態の方法によると、直径１ｎｍ〜５０μｍの範囲内の大きさの結晶欠陥であることが好ましい。あるいは、結晶欠陥が多角形で近似可能な場合には、頂点と頂点、頂点と辺、辺と辺を結ぶ距離のうち最長の距離が１ｎｍ〜５０μｍの範囲内であることが好ましい。また、結晶欠陥が楕円形で近似可能な場合には、長径が１ｎｍから５０μｍの範囲内にあることが好ましい。これらの場合には、結晶欠陥をエピタキシャル層によって埋めることができる。
【００６２】
特に、直径１μｍ〜２０μｍの範囲内の大きさの結晶欠陥が炭化珪素基板内に存在する場合には、結晶歪みも大きく緩和されるため、新たな結晶欠陥の発生等を抑制することができる。
【００６３】
また、本実施形態で示した炭化珪素半導体素子においては、炭化珪素半導体として４Ｈ−ＳｉＣを堆積した４Ｈ−ＳｉＣ基板を例にして説明したが、６Ｈ−ＳｉＣを堆積した６Ｈ−ＳｉＣ基板を用いてもよいし、３Ｃ−ＳｉＣを堆積した４Ｈ−ＳｉＣ基板や６Ｈ−ＳｉＣ基板を用いてもよい。また、炭化珪素の他の結晶形態であっても、基板が転位やマイクロパイプを含むものであればよい。
【００６４】
また、炭化珪素基板の主面は（ 0 0 0 1 )面（シリコン面）のオフカット面以外に、( 0 0 0 -1 )面、つまりカーボン面のオフカット面であっても効果を得ることができる。ここで、上記実施形態では、炭化珪素基板１１が（ 0 0 0 1 )面（Ｓｉ面）から８度程度オフカットされている場合について述べたが、本発明では、１０度以内の他の角度にオフカットされていてもよい。
【００６５】
また、本実施形態においては、炭化珪素のエピタキシャル層の厚さを９μｍとしたが、エピタキシャル層の厚さを５μｍ以上とすることにより、転位やマイクロパイプを埋めることが可能となる。
【００６６】
また、上記実施形態においては、基板温度をエピタキシャル層の成長温度である第２温度まで昇温するときに、第１温度から第２温度に達するまで継続して原料ガスを供給する場合について述べた。しかし、本発明においては、必ずしも成長温度に達するまで継続して原料ガスを供給する必要はない。例えば、第１温度から第２温度の範囲内の一定温度に保持して原料ガスを供給した後、さらに第２温度まで昇温してもよい。また、上記実施形態においては、第１温度と第２温度との差が２００℃程度であると示したが、本発明では、第２温度の方が第１温度よりも高ければ効果を得ることができる。
【００６７】
また、本実施形態では、炭化珪素半導体素子の例としてショットキーダイオードを用いて説明したが、ＭＩＳトランジスタ、ｐｎダイオード、ＭＥＳトランジスタ、その他にも考えられる素子であっても、整流作用、またはスイッチング作用を有する素子であれば、本発明を適応することができる。例えば、ＭＩＳトランジスタは、マイクロパイプを埋めるエピタキシャル層上に、絶縁層（例えば珪素酸化膜）を挟んで電極を形成することにより得られる。
【００６８】
また、整流作用またはスイッチング作用を有する炭化珪素半導体素子であって、絶対値２００Ｖの電圧印加において電流を遮断する状態における漏れ電流密度が１ｘ１０^-3Ａ／ｃｍ² 以下であれば、転位やマイクロパイプの影響を直接受けることなく、十分な素子動作を実現することができる。
【００６９】
また、炭化珪素半導体素子の電極材料や素子個々の形状、構成等は、上記のものに限定されない。
【００７０】
【発明の効果】
本発明においては、炭化珪素基板上に結晶欠陥を埋める炭化珪素エピタキシャル層が形成されていることにより、動作領域に結晶欠陥が含まれていても素子動作が可能となり、素子歩留まり低下を抑制することができる。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は、実施形態におけるショットキーダイオードの構造を示す断面図および平面図である
【図２】（ａ）〜（ｄ）は、実施形態のショットキーダイオードの製造方法を示す断面図である。
【図３】実施形態のショットキーダイオードを上方から見た写真図である。
【図４】実施形態のショットキーダイオードの逆方向電流−電圧特性の例を示すグラフ図である。
【図５】（ａ），（ｂ）は、従来の炭化珪素を用いたショットキーダイオードを示す断面図および平面図である。
【符号の説明】
１０ショットキーダイオード
１１炭化珪素基板
１２エピタキシャル層
１３不純物注入領域
１４ショットキー電極
１５オーミック電極
１６上部電極
１７下部電極
１８マイクロパイプ
１９結晶欠陥
２０動作領域
２１ダミーマスク
２２領域
２３領域
２４領域

Claims

炭化珪素基板と、
上記炭化珪素基板の上に設けられた炭化珪素からなるエピタキシャル層と、
上記エピタキシャル層の上方に設けられた電極とを有する半導体素子において、
上記炭化珪素基板中のうち上記電極の下方に位置する領域中の結晶欠陥のうちの少なくとも１つは、少なくとも上部が上記エピタキシャル層の原料によって埋められており、かつ、上記エピタキシャル層の厚みは５〜９μｍであり、
上記半導体素子は、整流作用またはスイッチング作用を有する半導体素子であって、電流を遮断する状態における漏れ電流密度が、絶対値２００Ｖの電圧印加時において、１×１０^-3Ａ／ｃｍ²以下であることを特徴とする半導体素子。
請求項１に記載の半導体素子であって、
上記結晶欠陥のうちの少なくとも１つはマイクロパイプまたは転位であり、上記マイクロパイプまたは転位は上記エピタキシャル層の原料により埋められていることを特徴とする半導体素子。
請求項１または２に記載の半導体素子であって、
上記結晶欠陥の大きさは、直径１ｎｍから５０μｍの範囲内であることを特徴とする半導体素子。
請求項１〜３のうちいずれか１つに記載の半導体素子であって、
上記炭化珪素基板の不純物濃度が１×１０¹⁸ｃｍ^-3以上であることを特徴とする半導体素子。
請求項１〜４のうちいずれか１つに記載の半導体素子であって、
上記炭化珪素基板の面のうち上記エピタキシャル層と接する面が（ 0 0 0 1 )シリコン面，( 0 0 0 -1 )カーボン面、またはそれらの面のいずれか１つから１０度以内に傾いた面であることを特徴とする半導体素子。
請求項１〜５のうちいずれか１つに記載の半導体素子であって、
上記結晶欠陥は、上記炭化珪素基板から上記炭化珪素エピタキシャル層に延びており、上記エピタキシャル層において埋められていることを特徴とする半導体素子。
請求項１〜５のうちいずれか１つに記載の半導体素子であって、
上記結晶欠陥は、上記炭化珪素基板において埋められていることを特徴とする半導体素子。
結晶欠陥を有する炭化珪素基板と、上記炭化珪素基板の上に設けられた炭化珪素からなるエピタキシャル層と、上記エピタキシャル層の上方に設けられた電極とを有する半導体素子の製造方法であって、
第１温度から、上記第１温度より高温であり，上記エピタキシャル層の成長温度である第２温度までの範囲内のうち少なくとも一部の温度において上記炭化珪素基板の上に上記エピタキシャル層の原料ガスを供給する工程（ａ）と、
上記第２温度において、上記炭化珪素基板の上に原料ガスを供給することにより上記エピタキシャル層を成長させる工程（ｂ）と、
上記エピタキシャル層の上に、上記電極を形成する工程（ｃ）と
を備え、
上記工程（ａ）または工程（ｂ）の少なくとも一方の工程において、上記結晶欠陥のうちの少なくとも１つは、少なくとも上部が上記エピタキシャル層の原料によって埋められる半導体素子の製造方法。
請求項８に記載の半導体素子の製造方法であって、
上記工程（ａ）では、上記第１温度と上記第２温度との差は１００℃以上であることを特徴とする半導体素子の製造方法。
請求項８に記載の半導体素子の製造方法であって、
上記工程（ｂ）では、エピタキシャル層を５〜９μｍ形成することを特徴とする半導体素子の製造方法。