CN103390640B - 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 - Google Patents
一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 Download PDFInfo
- Publication number
- CN103390640B CN103390640B CN201310335909.8A CN201310335909A CN103390640B CN 103390640 B CN103390640 B CN 103390640B CN 201310335909 A CN201310335909 A CN 201310335909A CN 103390640 B CN103390640 B CN 103390640B
- Authority
- CN
- China
- Prior art keywords
- contact layer
- substrate
- schottky junction
- electrode
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法,硅肖特基结包括Si基片,所述Si基片的上部设有Bi2Se3肖特基接触层,Si基片的底部设有欧姆接触背电极,所述Bi2Se3肖特基接触层上设有欧姆接触电极,Bi2Se3肖特基接触层与欧姆接触电极之间设有粘接层,所述粘接层由Cr或Ti制成。本发明采用上述结构,能够使Bi2Se3与n型Si之间构成了稳定的肖特基结,另外,粘接层能使Bi2Se3单晶薄片与Si片有效地粘贴在一起,适于规模化生产,且异质结界面的质量能够得到保证。
Description
技术领域
本发明涉及将拓扑绝缘体硒化铋(Bi2Se3)与硅(Si)进行材料级集成的自旋或者光伏器件应用领域,尤其是一种采用物理汽相沉积技术在氢原子钝化后的Si(111)-1×1表面制备单晶结构Bi2Se3拓扑绝缘体薄膜接触层以形成肖特基结的方法。
背景技术
硅是公知最具商业价值的微电子与光伏材料。Si基肖特基二极管是多数载流子器件,结电容很小,工作速度快,在高速集成电路和光伏领域均得到了广泛的应用。然而目前常规的金属(金属硅化物)/Si肖特基结器件已经发展得很成熟,因此寻找具有更优越以及更新颖物理性质的电极材料来拓展Si基肖特基结器件的应用广度将具有重大的科学和商业价值。
而铋基氧族层状化合物(Bi2Se3、Bi2Te3等)一直以来都是应用最广泛的热电材料,最近又被发现是优异的拓扑绝缘体。它们是少见的能在热-电能源转换、自旋电子学以及量子信息等领域都得到应用的多功能材料体系。更具体地,对Bi2Se3而言,由于其特征是体能隙中存在无带隙且自旋极化的表面能态,因此可以作为往半导体注入自旋的电极材料。同时Bi2Se3是铋基氧族层状化合物材料中体能带隙较大的(~0.3电子伏特,远远超过室温热振子能量),作为拓扑绝缘体而言,它是有可能实现室温应用的。另外,新近发现Bi2Se3单晶薄膜在可见光至近红外光波段具有很高的光透过率(参见文献Nat. Chem. 4, 281(2012)),这个波段正好能与光伏器件工作波段匹配,加上Bi2Se3材料具有很高的载流子迁移率(对于Bi2Se3表面能态上的狄拉克费米子而言,有效质量为零,对应迁移率极大)与较低的电阻率(~1mΩ·cm),因此Bi2Se3也是很适合用作光伏器件透明电极材料的。
然而要实现Bi2Se3在上述自旋电子学和光伏方面的潜在应用,一方面需要有高质量的Bi2Se3单晶薄膜;另一方面Bi2Se3需要与适当的半导体进行所谓功能集成,再利用二者界面间形成的异质结实现器件应用目的。在所有可与Bi2Se3形成异质结以实现自旋和光伏两方面应用的半导体材料中,Si凭借其在自旋电子学和光伏应用领域的已证优势毫无疑问是最具有竞争力的。如果能将拓扑绝缘体薄膜生长在Si上形成理想的肖特基结,自旋极化载流子可以遂穿进入Si并可漂移相当长的距离(参见文献Nature 447, 295 (2007));同时这种肖特基结也可作为构筑表面势垒型光伏电池的基础。因此将新颖的拓扑绝缘体集成于Si材料上无疑是和拓展Si基肖特基结器件功能的现实需求相吻合的。
但目前大部分能在Si上生长出Bi2Se3单晶薄膜的工作是利用分子束外延技术进行的,这种技术操作复杂,成本昂贵,样品产量较低。更为不利的是,为了缓冲Si和Bi2Se3之间化学键合与晶格常数失配需要引入一定的缓冲层(如文献New J. Phys. 12, 103038(2010)与Appl. Phys. Lett. 98, 043104 (2011)所述),这将有可能使Bi2Se3/Si肖特基结特性变差。另外一种已报道的制备肖特基结的方法是直接将Bi2Se3单晶薄片机械性粘贴至Si片上(参见文献Appl. Phys. Lett. 101, 023102 (2012)),这种方式虽然简单,但其显然不适合于规模化生产,而且异质结界面的质量也不能得到保证。
发明内容
本发明提供了一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法,解决了以往Bi2Se3薄膜有可能导致硅肖特基结的特性变差,另外,传统的Bi2Se3单晶薄片机械性粘贴至Si片上,从而不适合规模化生产,且异质结界面的质量得不到保证的问题。
本发明为解决技术问题主要通过以下技术方案实现:一种以Bi2Se3薄膜为接触层的硅肖特基结,包括Si基片,所述Si基片的上部设有Bi2Se3肖特基接触层,Si基片的底部设有欧姆接触背电极,所述Bi2Se3肖特基接触层上设有欧姆接触电极,Bi2Se3肖特基接触层与欧姆接触电极之间设有粘接层,所述粘接层由Cr或Ti制成。
进一步地,作为优选方案,所述Si基片为(111)取向的单晶。由于Si(111)面为六方对称结构,有利于六方对称性(001)取向的Bi2Se3单晶薄膜的生长。
进一步地,作为优选方案,所述Si基片为n型或p型或本征电导,且Si基片的电阻率为0.001~5000Ω·cm。0.001~5000Ω·cm的电阻率范围基本上涵盖了从本征Si到简并Si的所有区间,技术上就可以利用所有导电类型(从导电到不导电)的Si实现特定的微电子与光电子学应用。
进一步地,所述Bi2Se3肖特基接触层为外延单晶结构。外延单晶是各种缺陷密度很小的结晶形态,缺陷密度小的外延单晶具有比多晶或者非晶结构更优异的光、电学性质;外延单晶结构可以大大降低多晶或非晶肖特基接触层中由晶界、位错等存在导致的界面缺陷,有利于肖特基结的形成,减小结漏电,提高肖特基结抗压性等性能。
进一步地,作为优选方案,所述Bi2Se3肖特基接触层的厚度为5~50nm。肖特基结过薄会导致量子隧穿效应的出现,使得结抗压性降低;太厚会导致光透过率下降,影响肖特基在光电子学方面的应用。
进一步地,作为优选方案,所述欧姆接触电极由Al或Ag或Au制成,欧姆接触电极的厚度为20~200nm。欧姆接触电极过薄会导致电极接触电阻过大,影响肖特基结的性能;过厚一方面会导致应力积累,使得接触电极容易损坏,一方面过厚会降低结的光透过率从而影响肖特基结的光电子学应用。
进一步地,作为优选方案,所述欧姆接触电极为点结构或环形结构。
一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,包括以下步骤:
(a)将晶体取向为(111)的Si基片采用RCA化学清洗法清洗后,采用化学钝化工艺处理使之成为氢原子终止面Si(111)-1×1表面;
(b)采用物理汽相输运沉积法将Bi2Se3单晶薄膜外延生长于步骤(a)所述的氢原子终止面Si(111)-1×1表面上;
(c)将步骤(b)所制备的Bi2Se3/Si异质结的Si基片的背面采用机械刮除Si表面氧化层,并直接涂覆Ga-In共熔合金制得欧姆接触背电极,或者采用原位真空离子溅射法先去除Si表面氧化层,再以真空共蒸发法生长Ga-In共熔合金电极形成欧姆接触背电极;
(d)在步骤(b)中的Bi2Se3单晶薄膜表面直接涂覆电极材料形成欧姆接触电极,或采用微加工工艺结合真空蒸镀或磁控溅射法在Bi2Se3单晶薄膜表面生长图形化的欧姆接触电极或含有粘接层的欧姆接触电极。粘接层可通过公知的真空蒸镀或磁控溅射法进行制备,粘结层材料为公知的Cr或者Ti。
进一步地,作为优选方案,所述步骤(a)中通过化学钝化Si获得大气下稳定的Si(111)-1×1氢原子终止表面后,于5分钟内将其传入真空管式炉并抽真空至1Pa以下。时间太长,Si钝化表面会被大气破坏,当真空至1Pa以下时,Si钝化表面被破坏的概率就很低。
进一步地,作为优选方案,所述真空管式炉内的载气为Ar气,载气的流量为0.1~0.5升/分钟,真空管式炉的源区温度为550~600℃,Si基片所处生长区的温度为200~250℃。0.1~0.5升/分钟的流量范围可保证Bi2Se3实现单晶外延生长,过快过慢的生长速度均会破坏单晶外延生长条件。
本发明与现有技术相比具有以下优点和有益效果:
(1)本发明采用Bi2Se3拓扑绝缘体单晶薄膜为接触层的Si肖特基结,除具备了普通Si肖特基结基本的电学功能外,理论上该异质结还可实现载流子在拓扑绝缘体和半导体之间的自旋极化注入,可以作为自旋电子学乃至量子信息处理的基础构成元件;而Bi2Se3薄膜接触层同时具备有优异的光学和电学性能使得Bi2Se3/Si肖特基结能更好地应用于光电和光伏领域。本发明所采用氢钝化Si表面的方法一方面能使Si衬底适合作为Bi2Se3材料外延生长的模板,获得结构上更为陡峭的异质界面。
(2)本发明另一方面能有效降低Si表面态密度,从而使肖特基结特性更为理想。本发明采用的工艺能够直接在Si衬底上制备出单晶体形态的拓扑绝缘体肖特基接触层,无需生长中间缓冲层;同时本发明生长Bi2Se3单晶薄膜接触层所需温度较低(200-250°C),能更好地与现有超大规模Si集成电路工艺兼容,易于大规模生产,从而能以较低的成本实现Si电路与拓扑绝缘体材料集成的目的。
附图说明
图1为本发明的硅肖特基结结构示意图;
图2本实施例1制得的肖特基结的I-V曲线;
图3本实施例2制得的肖特基结的I-V曲线;
图4本实施例3制得的肖特基结的I-V曲线。
具体实施方式
下面结合实施例对本发明作进一步的详细说明,但本发明的实施方式不限于此。
实施例1:
如图1所示,本实施例包括n型的Si基片2,Si基片2的电阻率为0.001Ω·cm,Si基片2的上部设有Bi2Se3肖特基接触层1,Bi2Se3肖特基接触层1的厚度为5nm,Si基片2的底部设有欧姆接触背电极3,Bi2Se3肖特基接触层1上设有材料为Al、厚度为20nm的欧姆接触电极4,Bi2Se3肖特基接触层1与欧姆接触电极4之间设有粘接层,粘接层由Cr制成。
作为优选,本实施例的Si基片2为(111)取向的单晶。
一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,包括以下步骤:
(a)将晶体取向为(111)的Si基片采用RCA化学清洗法清洗后,采用化学钝化工艺处理使之成为氢原子终止面Si(111)-1×1表面,于5分钟内将其传入真空管式炉并抽真空至0.9Pa,真空管式炉内通入Ar气,且Ar气的流量为0.1升/分钟,真空管式炉的源区温度为550℃,Si基片所处生长区的温度为200℃。
(b)采用物理汽相输运沉积法将Bi2Se3单晶薄膜外延生长于步骤(a)所述的氢原子终止面Si(111)-1×1表面上,生长20分钟后从管式炉中取出样品;
(c)将步骤(b)所制备的Bi2Se3/Si异质结的Si基片的背面采用机械刮除Si表面氧化层,并直接涂覆Ga-In共熔合金制得欧姆接触背电极,或者采用原位真空离子溅射法先去除Si表面氧化层,再以真空共蒸发法生长Ga-In共熔合金电极形成欧姆接触背电极;
(d)在步骤(b)中的Bi2Se3单晶薄膜表面直接涂覆电极材料形成欧姆接触电极,或采用微加工工艺结合真空蒸镀或磁控溅射法在Bi2Se3单晶薄膜表面生长图形化的欧姆接触电极或含有粘接层的欧姆接触电极。
采用台阶仪对本实施例制得的Bi2Se3薄膜接触层进行厚度测量,得到样品平均厚度为50nm,整个样品范围内厚度误差值为±5nm。X射线衍射法测得本实施例中的Bi2Se3接触层为单晶,且Bi2Se3接触层晶格与衬底Si晶格之间严格满足外延取向关系。室温条件下采用霍尔测试仪测得本实施例中的Bi2Se3接触层为n型导电,载流子浓度为1×1019/cm3,迁移率为650cm2/(VS)。
为了进一步说明该肖特基结的效果,我们在室温条件下测试了由实施例一制得的Bi2Se3/Si肖特基结的I-V曲线。参考图2,可以观察到明显的结特性,由I-V曲线测得结开启电压为0.3V左右。Bi2Se3与n型Si之间形成肖特基结导致Si能带向上弯曲,形成电子阻挡层,如图2所示。由于所用n型Si为重掺杂简并半导体,肖特基结耗尽层厚度很小,因此反向电流与所加电压呈指数上升关系。实验测得本实施例中肖特基结电容低至0.3pF。以上实验表明Bi2Se3与n型Si之间构成了稳定的肖特基结。
实施例2:
如图1所示,本实施例包括p型的Si基片2,Si基片2的电阻率为10Ω·cm,Si基片2的上部设有厚度为27.5nm的Bi2Se3肖特基接触层1,Si基片2的底部设有欧姆接触背电极3,Bi2Se3肖特基接触层1上设有材料为Ag、厚度为110nm的欧姆接触电极4,Bi2Se3肖特基接触层1与欧姆接触电极4之间设有粘接层,粘接层由Ti制成。
作为优选,本实施例的Si基片2为(111)取向的单晶。
一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,包括以下步骤:
(a)将晶体取向为(111)的Si基片采用RCA化学清洗法清洗后,采用化学钝化工艺处理使之成为氢原子终止面Si(111)-1×1表面,于5分钟内将其传入真空管式炉并抽真空至0.6Pa,真空管式炉内通入Ar气,且Ar气的流量为0.3升/分钟,真空管式炉的源区温度为575℃,Si基片所处生长区的温度为225℃。
(b)采用物理汽相输运沉积法将Bi2Se3单晶薄膜外延生长于步骤(a)所述的氢原子终止面Si(111)-1×1表面上,生长20分钟后从管式炉中取出样品;
(c)将步骤(b)所制备的Bi2Se3/Si异质结的Si基片的背面采用机械刮除Si表面氧化层,并直接涂覆Ga-In共熔合金制得欧姆接触背电极,或者采用原位真空离子溅射法先去除Si表面氧化层,再以真空共蒸发法生长Ga-In共熔合金电极形成欧姆接触背电极;
(d)在步骤(b)中的Bi2Se3单晶薄膜表面直接涂覆电极材料形成欧姆接触电极,或采用微加工工艺结合真空蒸镀或磁控溅射法在Bi2Se3单晶薄膜表面生长图形化的欧姆接触电极或含有粘接层的欧姆接触电极。
采用台阶仪对本实施例制得的Bi2Se3薄膜接触层进行厚度测量,得到样品平均厚度为50nm,整个样品范围内厚度误差值为±5nm。X射线衍射法测得本实施例中的Bi2Se3接触层为单晶,且Bi2Se3接触层晶格与衬底Si晶格之间严格满足外延取向关系。室温条件下采用霍尔测试仪测得本实施例中的Bi2Se3接触层为n型导电,载流子浓度为8×1018/cm3,迁移率为600cm2/(VS)。
为了进一步说明该肖特基结的效果,我们在室温条件下测试了本实施例制得的肖特基结的I-V曲线。参考图3,可以观察到有明显的结特性。Bi2Se3与p型Si之间所形成的肖特基结导致Si能带向下弯曲,形成空穴阻挡层,如图3插图所示。由于采用的p型Si衬底电阻较大,对应肖特基结耗尽层厚度也较大,因此相对于实施例1制得的肖特基结,反向电流较小。以上实验表明Bi2Se3与p型Si之间也构成了稳定的肖特基结。
实施例3:
如图1所示,本实施例包括类型为接近本征电导的高阻n-Si基片2,Si基片2的电阻率为5000Ω·cm, Si基片2的上部设有厚度为50nm的Bi2Se3肖特基接触层1,Si基片2的底部设有欧姆接触背电极3,Bi2Se3肖特基接触层1上设有材料为Au、厚度为200nm的欧姆接触电极4,Bi2Se3肖特基接触层1与欧姆接触电极4之间设有粘接层,粘接层由Cr制成。
作为优选,本实施例的Si基片2为(111)取向的单晶。
一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,包括以下步骤:
(a)将晶体取向为(111)的Si基片采用RCA化学清洗法清洗后,采用化学钝化工艺处理使之成为氢原子终止面Si(111)-1×1表面,于5分钟内将其传入真空管式炉并抽真空至0.8Pa,真空管式炉内通入Ar气,且Ar气的流量为0.5升/分钟,真空管式炉的源区温度为600℃,Si基片所处生长区的温度为250℃。
(b)采用物理汽相输运沉积法将Bi2Se3单晶薄膜外延生长于步骤(a)所述的氢原子终止面Si(111)-1×1表面上,生长20分钟后从管式炉中取出样品;
(c)将步骤(b)所制备的Bi2Se3/Si异质结的Si基片的背面采用机械刮除Si表面氧化层,并直接涂覆Ga-In共熔合金制得欧姆接触背电极,或者采用原位真空离子溅射法先去除Si表面氧化层,再以真空共蒸发法生长Ga-In共熔合金电极形成欧姆接触背电极;
(d)在步骤(b)中的Bi2Se3单晶薄膜表面直接涂覆电极材料形成欧姆接触电极,或采用微加工工艺结合真空蒸镀或磁控溅射法在Bi2Se3单晶薄膜表面生长图形化的欧姆接触电极或含有粘接层的欧姆接触电极。
采用台阶仪对本实施例制得的Bi2Se3薄膜接触层进行厚度测量,得到样品平均厚度为50nm,整个样品范围内厚度误差值为±5nm。X射线衍射法测得实施例3中的Bi2Se3接触层为单晶,且Bi2Se3接触层晶格与衬底Si晶格之间严格满足外延取向关系。室温条件下采用霍尔测试仪测得本实施例中的Bi2Se3接触层为本征电导导电,载流子浓度为8.5×1018/cm3,迁移率为750cm2/(VS)。
为了进一步说明该肖特基结的效果,我们在室温条件下测试了由实施例3制得的Bi2Se3/Si肖特基结的I-V曲线。参考图4,可以观察到接近于理想的结特性,由于Si电阻很大,因此正向结电阻也较大,由I-V曲线测得结开启电压为0.3V左右。Bi2Se3与n型Si之间形成肖特基结导致Si能带轻微向上弯曲,形成电子阻挡层,如图4所示。由于所用n型Si接近本征半导体,载流子浓度很低,导致肖特基结耗尽层厚度很大,因此反向电流几乎为零。以上实验表明Bi2Se3与高阻Si之间构成了理想的肖特基结。
本发明采用Bi2Se3拓扑绝缘体单晶薄膜为接触层的Si肖特基结,除具备了普通Si肖特基结基本的电学功能外,理论上该异质结还可实现载流子在拓扑绝缘体和半导体之间的自旋极化注入,可以作为自旋电子学乃至量子信息处理的基础构成元件;而Bi2Se3薄膜接触层同时具备有优异的光学和电学性能使得Bi2Se3/Si肖特基结能更好地应用于光电和光伏领域。本发明所采用氢钝化Si表面的方法一方面能使Si衬底适合作为Bi2Se3材料外延生长的模板,获得结构上更为陡峭的异质界面,同时,还能有效降低Si表面态密度,从而使肖特基结特性更为理想。另外,本发明采用的工艺能够直接在Si衬底上制备出单晶体形态的拓扑绝缘体肖特基接触层,无需生长中间缓冲层;同时本发明生长Bi2Se3单晶薄膜接触层所需温度较低(200-250°C),能更好地与现有超大规模Si集成电路工艺兼容,易于大规模生产,从而能以较低的成本实现Si电路与拓扑绝缘体材料集成的目的。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外,本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。
Claims (9)
1.一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:硅肖特基结包括Si基片(2),所述Si基片(2)的上部设有Bi2Se3肖特基接触层(1),Si基片(2)的底部设有欧姆接触背电极(3),所述Bi2Se3肖特基接触层(1)上设有欧姆接触电极(4),Bi2Se3肖特基接触层(1)与欧姆接触电极(4)之间设有粘接层,所述粘接层由Cr或Ti制成;
制备方法包括以下步骤:
(a)将晶体取向为(111)的Si基片采用RCA化学清洗法清洗后,采用化学钝化工艺处理使之成为氢原子终止面Si(111)-1×1表面;
(b)采用物理汽相输运沉积法将Bi2Se3单晶薄膜外延生长于步骤(a)所述的氢原子终止面Si(111)-1×1表面上;
(c)将步骤(b)所制备的Bi2Se3/Si异质结的Si基片的背面采用机械刮除Si表面氧化层,并直接涂覆Ga-In共熔合金制得欧姆接触背电极,或者采用原位真空离子溅射法先去除Si表面氧化层,再以真空共蒸发法生长Ga-In共熔合金电极形成欧姆接触背电极;
(d)在步骤(b)中的Bi2Se3单晶薄膜表面直接涂覆电极材料形成欧姆接触电极,或采用微加工工艺结合真空蒸镀或磁控溅射法在Bi2Se3单晶薄膜表面生长含有粘接层的欧姆接触电极。
2.根据权利要求1所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述Si基片(2)为(111)取向的单晶。
3.根据权利要求1所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述Si基片(2)为n型或p型或本征电导,且Si基片的电阻率为0.001~5000Ω·cm。
4.根据权利要求1所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述Bi2Se3肖特基接触层(1)为外延单晶结构。
5.根据权利要求1所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述Bi2Se3肖特基接触层(1)的厚度为5~50nm。
6.根据权利要求1所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述欧姆接触电极(4)由Al或Ag或Au制成,欧姆接触电极(4)的厚度为20~200nm。
7.根据权利要求1至6任一项所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述欧姆接触电极(4)为点结构或环形结构。
8.根据权利要求1所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述步骤(a)中通过化学钝化Si获得大气下稳定的Si(111)-1×1氢原子终止表面后,于5分钟内将其传入真空管式炉并抽真空至1Pa以下。
9.根据权利要求8所述的一种以Bi2Se3薄膜为接触层的硅肖特基结的制备方法,其特征在于:所述真空管式炉内的载气为Ar气,载气的流量为0.1~0.5升/分钟,真空管式炉的源区温度为550~600℃,Si基片所处生长区的温度为200~250℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310335909.8A CN103390640B (zh) | 2013-08-05 | 2013-08-05 | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310335909.8A CN103390640B (zh) | 2013-08-05 | 2013-08-05 | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103390640A CN103390640A (zh) | 2013-11-13 |
CN103390640B true CN103390640B (zh) | 2016-08-10 |
Family
ID=49534860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310335909.8A Active CN103390640B (zh) | 2013-08-05 | 2013-08-05 | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103390640B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103993287B (zh) * | 2014-05-30 | 2017-01-04 | 天津大学 | 一种金电极的制备方法 |
CN104152856B (zh) * | 2014-07-11 | 2017-05-31 | 西南交通大学 | 一种磁控溅射法制备Bi2Se3薄膜的方法 |
CN106206249B (zh) * | 2015-06-01 | 2019-12-06 | 中国科学院金属研究所 | 一种具有光伏特性的拓扑绝缘体薄膜及其制备方法 |
CN110098271A (zh) * | 2019-05-24 | 2019-08-06 | 电子科技大学 | 一种自滤光硅肖特基单色探测器 |
CN111020487B (zh) * | 2019-11-21 | 2021-02-26 | 华中科技大学 | 一种取向可控的准一维结构材料的薄膜制备方法 |
CN111239175B (zh) * | 2020-03-12 | 2021-04-27 | 福州大学 | 三维拓扑绝缘体Bi2Te3上下表面态光致反常霍尔电流区分方法 |
CN111811701B (zh) * | 2020-07-20 | 2021-10-29 | 中国科学院重庆绿色智能技术研究院 | 一种多级微结构栅薄膜晶体管柔性压力传感器及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100044676A1 (en) * | 2008-04-18 | 2010-02-25 | Invisage Technologies, Inc. | Photodetectors and Photovoltaics Based on Semiconductor Nanocrystals |
CN102263198A (zh) * | 2010-05-26 | 2011-11-30 | 苏州汉申温差电科技有限公司 | 低维结构热电材料的制备方法 |
-
2013
- 2013-08-05 CN CN201310335909.8A patent/CN103390640B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN103390640A (zh) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103390640B (zh) | 一种以Bi2Se3薄膜为接触层的硅肖特基结及制备方法 | |
WO2017166878A1 (zh) | 具有高光电响应率的黑磷晶体、二维黑磷pn结及其制备方法与应用 | |
US8288645B2 (en) | Single heterojunction back contact solar cell | |
CN101777601B (zh) | 一种制作InAs/GaSb超晶格红外光电探测器的方法 | |
JP5537525B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR102088629B1 (ko) | 금속-반도체-금속(msm) 이종접합 다이오드 | |
CN106981423B (zh) | 基于Si衬底外延SiC基GaN HEMT的工艺方法 | |
JPH04245683A (ja) | 太陽電池の製造方法 | |
CN110112269A (zh) | 发光二极管外延片及其制备方法 | |
US20120049150A1 (en) | Semiconductor device, manufacturing method therefor, and solar cell | |
CN103077963A (zh) | 一种欧姆接触电极、其制备方法及包含该欧姆接触电极的半导体元件 | |
Lee et al. | Schottky barrier heights of metal contacts to n-type gallium nitride with low-temperature-grown cap layer | |
CN109659363A (zh) | 一种氮化镓hemt结构低欧姆接触结构的制备方法 | |
CN109659362A (zh) | 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法 | |
CN105552149A (zh) | 基于自支撑GaN衬底的高In组分InGaN/GaN量子阱结构太阳能电池及其制法 | |
JP5669228B2 (ja) | 多接合太陽電池およびその製造方法 | |
KR20180135341A (ko) | 다중 부성 미분 저항 소자 및 그 제조 방법 | |
CN203026510U (zh) | 一种欧姆接触电极及包含该欧姆接触电极的半导体元件 | |
CN109004018A (zh) | 肖特基二极管及制备方法 | |
CN109585544A (zh) | 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法 | |
CN109979996A (zh) | 一种半金属/半导体肖特基结及其制备方法和肖特基二极管 | |
JP2002057368A (ja) | 光材料及びこれを用いた光素子 | |
JP2015532537A (ja) | プニクチド含有吸収層およびエミッタ層間に電気的に介在されるカルコゲニド薄膜を組み込む光起電力デバイス | |
CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
JP2015130451A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |