CN108110106B - 一种led芯片的制备方法及led芯片 - Google Patents

一种led芯片的制备方法及led芯片 Download PDF

Info

Publication number
CN108110106B
CN108110106B CN201711341781.0A CN201711341781A CN108110106B CN 108110106 B CN108110106 B CN 108110106B CN 201711341781 A CN201711341781 A CN 201711341781A CN 108110106 B CN108110106 B CN 108110106B
Authority
CN
China
Prior art keywords
layer
type
target
electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711341781.0A
Other languages
English (en)
Other versions
CN108110106A (zh
Inventor
贾钊
赵炆兼
张双翔
杨凯
陈凯轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201711341781.0A priority Critical patent/CN108110106B/zh
Publication of CN108110106A publication Critical patent/CN108110106A/zh
Application granted granted Critical
Publication of CN108110106B publication Critical patent/CN108110106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Abstract

本申请提供了一种LED芯片的制备方法及LED芯片，其中，该方法包括：分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。本申请实施例降低了LED芯片中外延层的晶格失配度。

Description

一种LED芯片的制备方法及LED芯片
技术领域
本申请涉及光电子技术领域，具体而言，涉及一种LED芯片的制备方法及LED芯片。
背景技术
LED芯片一般是由衬底、外延结构和电极组成的，外延结构又包括多个外延层，比如N型层、P型层和发光层，相邻的外延层之间晶格常数的失配度直接影响着LED芯片的质量。
目前LED外延片生长的基本原理是：在一块加热至适当温度的衬底基片(主要有砷化镓、蓝宝石、碳化硅和硅等)上，有控制的输送气态沉积物质到衬底表面，生长出特定单晶薄膜，即目前LED外延结构生长技术主要采用有机金属化学气相沉积方法。
在外延结构的生长过程中，首先选择与需要生长的第一层电极层的晶格匹配的衬底，生长第一层电极层，因为该第一层电极层与衬底的晶格匹配，所以第一层电极层与衬底之间的晶格失配度较低，但是以第一层电极层的晶格为基础，在该第一层电极层之上依次生长其他的外延层时，由于相邻的外延层之间的晶格并不是匹配的，从而会在相邻的外延层之间造成晶格失配，造成LED芯片由于外延结构的晶格失配度高而产生质量问题。
发明内容
有鉴于此，本申请的目的在于提供一种LED芯片的制备方法及装置，以降低LED芯片中外延层的晶格失配度。
第一方面，本申请实施例提供了一种LED芯片的制备方法，包括：
分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；
蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；
依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。
结合第一方面，本申请实施例提供了第一方面的第一种可能的实施方式，所述基底层包括衬底、反射层以及第一接触电极层，其中，所述衬底包括衬底第一接触层以及衬底第二接触层，所述反射层位于所述衬底第一接触层上，所述第一接触电极层位于所述衬底第二接触层上，所述第一接触电极层用于接入电源负极；
在所述P型层上形成与所述P型层电连接的电极层，所述电极层用于接入电源正极。
结合第一方面的第一种可能的实施方式，所述方法还包括：
切割所述衬底第一接触层形成V型接触面；
在所述V型接触面上形成V型反射层。
结合第一方面，本申请实施例提供了第一方面的第三种可能的实施方式，所述发光靶材包括相互独立的势井靶材层和势磊靶材层，形成所述发光层包括：
依次在所述N型层上更替溅射所述势井靶材层和所述势磊靶材层，以在所述N型层和所述P型层之间形成交错排列的势井层和势磊层。
结合第一方面的第一种可能的实施方式，本申请实施例提供了第一方面的第四种可能的实施方式，所述电极层包括形成于所述P型层上的P电极欧姆接触层和形成于所述P电极欧姆层之上的第二接触电极层，所述第二接触电极层用于接入电源正极。
结合第一方面的第四种可能的实施方式，本申请实施例提供了第一方面的第五种可能的实施方式，所述方法还包括：
对所述P电极欧姆接触层进行粗化。
结合第一方面至第一方面的第五种可能的实施方式，所述方法还包括：
在所述形成所述N型层之后，在所述N型层上形成第一电极层；
在形成所述发光层之后，在所述发光层上形成第二电极层，或者，在形成所述P型层之后，在所述P型层上形成第二电极层；
所述第一电极层和所述第二电极层组成电容。
结合第一方面的第六种可能的实施方式，本申请实施例提供了第一方面的第七种可能的实施方式，所述第一电极层包括第一介电层、所述第一导电层和第二介电层，所述形成第一电极层包括：
在所述N型层上形成所述第一介电层；
在所述第一介电层上形成所述第一导电层；
在所述第一导电层上形成所述第二介电层。
结合第一方面的第七种可能的实施方式，本申请实施例提供了第一方面的第八种可能的实施方式，所述第二电极层包括第三介电层、第二导电层和第四介电层，所述形成第二电极层包括：
在所述发光层上形成所述第三介电层；
在所述第三介电层上形成所述第二导电层；
在所述第二导电层上形成所述第四介电层；
所述第二导电层和所述第一导电层组成所述电容。
第二方面，本申请实施例提供一种LED芯片，包括：基底层，依次形成于所述基底层上的N型层、发光层和P型层；
形成所述N型层、发光层和P型层包括：
分别在与所述N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；
蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；
依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。
与现有技术中相比，本申请不是采用气相沉积法在基底层上逐层生长N型层、发光层和P型层，而是预先分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层，然后蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层，再依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。这样本申请实施例中因为N型层、P型层和发光层均是在匹配的蚀刻层上形成的，则形成的N型靶材层、所述发光靶材层和所述P型靶材层的晶格是可控的，最后通过溅射法将N型靶材层、所述发光靶材层和所述P型靶材层的单晶逐层打在基底层上，且在打击过程中对单晶的形态、大小和方向均可控，使得打在基底层上的N型层、发光层和P型层的晶体分别与接触面的晶体之间的晶格失配度较低，从而制备的LED芯片质量较好。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本申请实施例1所提供的一种LED芯片的制备流程示意图；
图2示出了本申请实施例1所提供的靶材层的制备过程图；
图3示出了本申请实施例1所提供的N型靶材层的制备过程图；
图4示出了本申请实施例1所提供的溅射N型靶材层的过程图；
图5示出了本申请实施例1所提供的一种LED芯片中电容的制备流程示意图；
图6示出了本申请实施例1所提供的一种形成第一电极层的过程图；
图7示出了本申请实施例1所提供的一种LED芯片的俯视图；
图8示出了本申请实施例1所提供的增加发光层后的LED芯片的结构示意图；
图9示出了本申请实施例1所提供的形成了第二电极层后的LED芯片结构示意图；
图10示出了本申请实施例1所提供的形成了P型层后的LED芯片结构示意图；
图11示出了本申请实施例1所提供的形成了电极层后的LED芯片结构示意图；
图12示出了本申请实施例1所提供的对P电极欧姆接触层进行粗化后的LED芯片结构示意图；
图13示出了本申请实施例1所提供形成V型基底的过程图；
图14示出了本申请实施例2所提供的一种LED芯片的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例1
本申请实施例1提供了一种LED芯片的制备方法，如图1所示为该方法流程示意图，具体步骤如下：
S100，分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层。
以砷化镓(GaAs)为蚀刻层进行附图说明，如图2所示，其中发光层靶材混合层包括相互独立的势井靶材混合层和势磊靶材混合层。
如图2所示，N型靶材混合层包括N型层201和GaAs衬底205，P型靶材混合层包括P型层202和GaAs衬底205，势井靶材混合层分别包括势井层203和GaAs衬底205，势磊靶材混合层势磊层204和GaAs衬底205。
较佳地，可以先在GaAs衬底之生长蚀刻截止层，然后在在蚀刻截止层上生长N型层，这里的蚀刻截止层在后期使用化学溶液蚀刻GaAs衬底时，该蚀刻截止层与化学溶液不反应，从而保护N型层不被蚀刻掉，P型靶材混合层和发光靶材混合层的制备过程类似。
S110，蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层。
下面以N型靶材层为例进行详细说明其制备过程，如图3所示，将N型靶材混合层贴在环形支架上将中间的GaAs衬底蚀刻掉，然后将蚀刻截止层去除后，得到N型靶材层，至于P型靶材层、势井靶材层和势磊靶材层的制备过程类似，在此不再赘述。
S120，依次将N型靶材层、发光靶材层和P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。
其中，基底层包括衬底、反射层以及第一接触电极层，其中，衬底包括衬底第一接触层以及衬底第二接触层，反射层位于衬底第一接触层上，第一接触电极层位于衬底第二接触层上，第一接触电极层用于接入电源负极。
在P型层上形成与P型层电连接的电极层，电极层用于接入电源正极。
如图4所示，是在基底层上溅射N型层201的过程，其中衬底为Si衬底400，该Si衬底包括衬底第一接触层401和衬底第二接触层402，反射层为反射镜面403位于衬底第一接触层401上，第一接触电极层404位于衬底第二接触层402上。
在溅射过程中，可控的在反射镜面上溅射，形成1um的N型层，较佳地，反射镜面可以选择金或银等导电性能良好的材料，这里的反射镜面选择分布式布拉格反射镜，其作用是增强光的反射。
之后按照相似的方法依次在N型层上溅射发光层、P型层和电极层即可。
较佳地，LED芯片的制备方法还包括如下步骤，流程图如图5所示：
S500，在形成N型层之后，在N型层上形成第一电极层。
S510，在形成发光层之后，在发光层上形成第二电极层，或者，在形成P型层之后，在P型层上形成第二电极层；第一电极层和所述第二电极层组成电容。
其中，第一电极层包括第一介电层、第一导电层和第二介电层，形成第一电极层包括以下三部：
(1)在N型层上形成所述第一介电层。
(2)在第一介电层上形成第一导电层。
(3)在第一导电层上形成第二介电层。
下面以具体例子进行阐述，如图6所示，第一介电层601和第二介电层603均选择绝缘材料二氧化硅SiO2，第一导电层602材料可以是金或者银等导电性能良好的材料。
如图6所示，首先在N型层上沉积第一介电层SiO2，进行光刻后，制作第一导电层，然后在第一导电层上再进行SiO2沉积，使得两层SiO2包覆第一导电层，防止该第一导电层与N型层或之上的导电层导通。
这里的第一电极层为环形电极层600，俯视图如图7所示，从上至下依次是SiO2，第一导电层、SiO2和N型层。
以下开始形成发光层，其中发光靶材层包括相互独立的势井靶材层和势磊靶材层，形成发光层包括：
依次在所述N型层上更替溅射势井靶材层和势磊靶材层，以在N型层和所述P型层之间形成交错排列的势井层和势磊层。
如图8所示，多层势井层和势磊层交替形成多量子阱结构层(MOW)，这样的结构做为发光层能够增强LED芯片的发光效率。
以下开始形成第二电极层，其中第二电极层包括第三介电层、第二导电层和第四介电层，形成第二电极层包括：
(1)在发光层上形成第三介电层。
(2)在第三介电层上形成第二导电层。
(3)在第二导电层上形成第四介电层，第二导电层和第一导电层组成电容。
其中第三介电层和第四介电层同样可以选择绝缘材料SiO2,在多量子阱发光层之上进行SiO2沉积，之后进行光刻，形成环形电容层，在进行SiO2沉积，同样使得两层SiO2包覆住第二导电层，当第一电极层为环形电极层600时，这里形成的第二电极层也为环形电极层700，环形电极层600和环形电极层700组成电容，如图9所示。
本申请实施例1中提到的电容有以下作用：
在LED芯片中，当第一接触电极层和第二接触电极层通电后，当电流突然激变时，可能将发光层击穿导致LED芯片损坏，而增加该电容后，可以在电流激变时，产生反向感应电流，防止发光层被击穿。
在形成环形电容后，之后在发光层上形成P型层800，形成如图10所示，在形成P型层800后，需要继续在P型层上形成电极层。
在本申请实施例1中，电极层包括形成于P型层800上的P电极欧姆接触层801和形成于P电极欧姆接触层801之上的第二接触电极层802，第二接触电极层802用于接入电源正极，如图11所示。
其中，由于P型层800掺杂浓度较低，P电极欧姆接触层可以增加P型层800与第二接触电极802的导电能力。
为了增加LED芯片中光的反射面积，可以对P电极欧姆接触层801进行粗化，形成如图12所示的LED芯片。
一种较佳的实施方式，在本申请实施例1提出的技术方案中，为了使得LED芯片的发光角度减少，可以切割衬底第一接触层形成V型接触面；在V型接触面上形成V型反射层。该流程图如图13所示：
之后制作LED芯片的过程与上述方法一致，均是依次将N型靶材层、发光靶材层和P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层，当然，因为该实施方式中，基底层有V型衬底和V型反射层组成，则溅射形成的N型层、发光层和P型层均为V型层，在此不再赘述。
实施例2
本申请实施例2提出了一种LED芯片，如图14所示，包括：基底层900，形成于基底层上的N型层901、发光层902和P型层903。
形成N型层、发光层和P型层包括：
(1)分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层。
(2)蚀刻掉与N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层。
(3)依次将N型靶材层、发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在基底层上形成所述N型层、发光层和P型层。
较佳地，基底层包括衬底、反射层以及第一接触电极层，其中，衬底包括衬底第一接触层以及衬底第二接触层，反射层位于衬底第一接触层上，第一接触电极层位于衬底第二接触层上，第一接触电极层用于接入电源负极。
P型层上形成有与P型层电连接的电极层，电极层用于接入电源正极。
较佳地，形成该衬底包括：
(1)切割衬底第一接触层形成V型接触面。
(2)在V型接触面上形成V型反射层。
较佳地，发光靶材层包括相互独立的势井靶材层和势磊靶材层，发光层包括：
依次在N型层上更替溅射势井靶材层和势磊靶材层，以在N型层和P型层之间形成交错排列的势井层和势磊层。
较佳地，电极层包括形成于P型层上的P电极欧姆接触层和形成于P电极欧姆接触层之上的第二接触电极层，第二接触电极层用于接入电源正极。
较佳地，在形成第二接触电极层后，对P电极欧姆接触层进行粗化。
较佳地，该LED芯片还包括电容，按照以下方式形成电容：
(1)在形成N型层之后，在N型层上形成第一电极层。
(2)在形成发光层之后，在发光层上形成第二电极层，或者，在形成P型层之后，在P型层上形成第二电极层，第一电极层和第二电极层组成电容。
其中，所述第一电极层包括第一介电层、第一导电层和第二介电层，按照以下方式形成第一电极层：
(1)在N型层上形成第一介电层。
(2)在第一介电层上形成第一导电层。
(3)在第一导电层上形成第二介电层。
第二电极层包括第三介电层、第二导电层和第四介电层，按照以下方式形成第二电极层：
(1)在发光层上形成第三介电层。
(2)在第三介电层上形成第二导电层。
(3)在第二导电层上形成第四介电层，第二导电层和第一导电层组成电容。
与现有技术中相比，本申请不是采用气相沉积法在基底层上逐层生长N型层、发光层和P型层，而是预先分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层，然后蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层，再依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。这样本申请实施例中因为N型层、P型层和发光层均是在匹配的蚀刻层上形成的，则形成的N型靶材层、所述发光靶材层和所述P型靶材层的晶格是可控的，最后通过溅射法将N型靶材层、所述发光靶材层和所述P型靶材层的单晶逐层打在基底层上，且在打击过程中对单晶的形态、大小和方向均可控，使得打在基底层上的N型层、发光层和P型层的晶体分别与接触面的晶体之间的晶格失配度较低，从而制备的LED芯片质量较好。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本申请的具体实施方式，用以说明本申请的技术方案，而非对其限制，本申请的保护范围并不局限于此，尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本申请实施例技术方案的精神和范围。都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种LED芯片的制备方法，其特征在于，包括：
分别在与N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；
蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；
依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成所述N型层、发光层和P型层。
2.根据权利要求1所述的方法，其特征在于，所述基底层包括衬底、反射层以及第一接触电极层，其中，所述衬底包括衬底第一接触层以及衬底第二接触层，所述反射层位于所述衬底第一接触层上，所述第一接触电极层位于所述衬底第二接触层上，所述第一接触电极层用于接入电源负极；
在所述P型层上形成与所述P型层电连接的电极层，所述电极层用于接入电源正极。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
切割所述衬底第一接触层形成V型接触面；
在所述V型接触面上形成V型反射层。
4.根据权利要求1所述的方法，其特征在于，所述发光靶材层包括相互独立的势井靶材层和势磊靶材层，形成所述发光层包括：
依次在所述N型层上更替溅射所述势井靶材层和所述势磊靶材层，以在所述N型层和所述P型层之间形成交错排列的势井层和势磊层。
5.根据权利要求2所述的方法，其特征在于，所述电极层包括形成于所述P型层上的P电极欧姆接触层和形成于所述P电极欧姆接触层之上的第二接触电极层，所述第二接触电极层用于接入电源正极。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
对所述P电极欧姆接触层进行粗化。
7.根据权利要求1至6任一项所述的方法，其特征在于，所述方法还包括：
在所述形成所述N型层之后，在所述N型层上形成第一电极层；
在形成所述发光层之后，在所述发光层上形成第二电极层，或者，在形成所述P型层之后，在所述P型层上形成第二电极层；
所述第一电极层和所述第二电极层组成电容。
8.根据权利要求7所述的方法，其特征在于，所述第一电极层包括第一介电层、第一导电层和第二介电层，所述形成第一电极层包括：
在所述N型层上形成所述第一介电层；
在所述第一介电层上形成所述第一导电层；
在所述第一导电层上形成所述第二介电层。
9.根据权利要求8所述的方法，其特征在于，所述第二电极层包括第三介电层、第二导电层和第四介电层，所述形成第二电极层包括：
在所述发光层上形成所述第三介电层；
在所述第三介电层上形成所述第二导电层；
在所述第二导电层上形成所述第四介电层；
所述第二导电层和所述第一导电层组成所述电容。
10.一种LED芯片，其特征在于，包括：基底层，所述基底层包括衬底、反射层以及第一接触电极层，其中，所述衬底包括衬底第一接触层以及衬底第二接触层，所述反射层位于所述衬底第一接触层上，所述第一接触电极层位于所述衬底第二接触层上，所述第一接触电极层用于接入电源负极；
依次形成于所述基底层上的N型层、发光层和P型层；
所述LED芯片还包括第一电极层和第二电极层，所述第一电极层沉积于所述N型层的上表面，所述第二电极层沉积于所述发光层的上表面或者沉积于所述P型层的上表面，所述第一电极层和所述第二电极层形成环形电容；
其中，形成所述N型层、发光层和P型层包括：
分别在与所述N型层、P型层和发光层各自匹配的蚀刻层上形成N型靶材混合层、P型靶材混合层和发光靶材混合层；
蚀刻掉与所述N型靶材混合层、P型靶材混合层和发光靶材混合层各自匹配的蚀刻层后，得到N型靶材层、P型靶材层和发光靶材层；
依次将所述N型靶材层、所述发光靶材层和所述P型靶材层溅射至预先制备的基底层上，在所述基底层上形成位于所述反射层上的所述N型层、位于所述N型层上的发光层和位于所述发光层上的P型层；
所述P型层还包括P电极欧姆接触层和第二接触电极层，所述第二接触电极层用于接入电源正极，所述P电极欧姆接触层表面形成有粗化面；
其中，所述衬底第一接触层、所述反射层、所述N型层、所述发光层、所述P型层和所述P电极欧姆接触层呈V型结构。
CN201711341781.0A 2017-12-14 2017-12-14 一种led芯片的制备方法及led芯片 Active CN108110106B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711341781.0A CN108110106B (zh) 2017-12-14 2017-12-14 一种led芯片的制备方法及led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711341781.0A CN108110106B (zh) 2017-12-14 2017-12-14 一种led芯片的制备方法及led芯片

Publications (2)

Publication Number Publication Date
CN108110106A CN108110106A (zh) 2018-06-01
CN108110106B true CN108110106B (zh) 2019-08-27

Family

ID=62216961

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711341781.0A Active CN108110106B (zh) 2017-12-14 2017-12-14 一种led芯片的制备方法及led芯片

Country Status (1)

Country Link
CN (1) CN108110106B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231967B (zh) * 2018-01-03 2019-06-04 京东方科技集团股份有限公司 发光二极管及其制备方法、照明装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101218687B (zh) * 2005-07-05 2012-07-04 昭和电工株式会社 发光二极管及其制造方法
JP2009097078A (ja) * 2007-09-25 2009-05-07 Canon Anelva Corp ターゲット構造とターゲット保持装置
KR101039939B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 이를 포함하는 조명시스템
CN103779458A (zh) * 2012-10-17 2014-05-07 江苏汉莱科技有限公司 一种蓝宝石复合衬底和其制备方法及其应用
CN204167346U (zh) * 2014-10-29 2015-02-18 西安中为光电科技有限公司 一种具有esd保护电路结构的led芯片
EP3998370A1 (en) * 2015-03-30 2022-05-18 Tosoh Corporation Gallium nitride-based film and method for manufacturing same
CN106129220B (zh) * 2016-07-22 2019-02-12 厦门三安光电有限公司 一种led芯片的制作方法及其制作设备
CN106282917B (zh) * 2016-08-31 2018-04-27 北京埃德万斯离子束技术研究所股份有限公司 氮化镓基发光二极管及制备方法
CN106848015B (zh) * 2017-03-08 2019-03-15 王星河 一种氮化物半导体发光二极管及其制作方法

Also Published As

Publication number Publication date
CN108110106A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
EP2261950B1 (en) LED having vertical structure and method for fabricating the same
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
CN102117870B (zh) 垂直发光二极管及其制造方法
CN108400206A (zh) Led芯片结构及其制备方法
CN102723417B (zh) 便于打线的led芯片及其制备方法
CN103000778A (zh) 发光二极管结构及其制造方法
CN109638131A (zh) 一种dbr倒装芯片的制作方法
CN106549087A (zh) 一种高亮度led芯片的制备方法
CN108110106B (zh) 一种led芯片的制备方法及led芯片
CN107863432B (zh) 一种提升led性能的led制备方法以及led芯片
CN109545816A (zh) 一种倒装GaN基LED微显示器件及其制作方法
CN107706277A (zh) 一种透明导电层的制作方法及其发光二极管
JP5449415B2 (ja) 半導体発光素子
JP5449414B2 (ja) 半導体発光素子
CN103733359A (zh) 半导体发光器件制造方法和以该方法制造的半导体发光器件
TW201405768A (zh) 半導體發光裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant