CN102308397A - 发光二极管和发光二极管灯 - Google Patents

发光二极管和发光二极管灯 Download PDF

Info

Publication number
CN102308397A
CN102308397A CN2010800070964A CN201080007096A CN102308397A CN 102308397 A CN102308397 A CN 102308397A CN 2010800070964 A CN2010800070964 A CN 2010800070964A CN 201080007096 A CN201080007096 A CN 201080007096A CN 102308397 A CN102308397 A CN 102308397A
Authority
CN
China
Prior art keywords
light
emitting diode
electrode
layer
transparency carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800070964A
Other languages
English (en)
Inventor
竹内良一
锅仓亘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN102308397A publication Critical patent/CN102308397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光二极管，是具有包含由组成式(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的发光层的发光部、并且将包含该发光部的化合物半导体层与透明基板接合的发光二极管。在发光二极管的主要的光取出面上具有第1电极和极性与第1电极不同的第2电极。第2电极夹着发光层而形成于与第1电极相反的一侧的化合物半导体层上。对于透明基板的侧面具有在接近发光层的一侧相对于发光层的发光面大致垂直的第1侧面、和在远离发光层的一侧相对于发光面倾斜的第2侧面的发光二极管，通过在透明基板背面形成第3电极，提供光取出效率高、安装工序的生产率高的高辉度发光二极管。

Description

发光二极管和发光二极管灯
技术领域
本发明涉及发光二极管和发光二极管灯。
背景技术
以往，作为发出红色、橙色、黄色或黄绿色的可见光的发光二极管(英文简称：LED)，已知具有由磷化铝镓铟(组成式(AlXGa1-X)YIn1-YP；0≤X≤1、0＜Y≤1)构成的发光层的化合物半导体LED。在这样的LED中，具有由(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的发光层的发光部，形成于一般相对于从发光层射出的发光在光学上不透明、并且在力学上没有多么高的强度的砷化镓(GaAs)等的基板材料上。
因此，为了得到更高辉度的可视LED，还进行了以进一步提高元件的机械强度为目的的研究。即，曾公开了除去GaAs之类的不透明的基板材料后，将能够透过发光并且比以往机械强度更优异的透明的材料形成的支持体层重新接合的、构成所谓的接合型LED的技术(例如参照专利文献1～5)。
另外，为了得到高辉度的可视LED，曾采用了利用元件形状来提高光取出效率的方法。作为其例子，曾公开了根据侧面形状来提高高辉度化的技术(例如，参照专利文献6～7)。
此外，曾公开了利用接合基板界面的高电阻层，提高静电抗性的技术(例如，参照专利文献8)。
现有技术文献
专利文献1：日本专利第3230638号公报
专利文献2：日本特开平6-302857号公报
专利文献3：日本特开2002-246640号公报
专利文献4：日本专利第2588849号公报
专利文献5：日本特开2001-57441号公报
专利文献6：日本特开2007-173551号公报
专利文献7：美国专利第6229160号公报
专利文献8：日本特开2007-19057号公报
发明内容
这样，通过透明基板接合型LED或芯片形状的最佳化等能够提供高辉度LED，但在制造技术上要求提高组装工艺中的生产率和辉度品质的稳定化等。并且，有提高静电抗性等的与组装工序相关联的要求。
然而，在发光二极管的表面和背面形成电极的结构的元件中，曾提出了很多的与组装技术相关联的方案。但是，在光取出面具有2个电极的结构的高辉度元件中，包括电特性在内结构复杂，关于静电耐电压的稳定化和组装技术的研究不充分。
例如，如专利文献6所公开的那样，为了高辉度化，公开了下述技术：利用在基板的侧面中的、在接近于发光层的侧相对于发光层的发光面大致垂直的第1侧面、和在远离发光层的侧相对于发光面倾斜的第2侧面来高辉度化。
然而，由于被形成为：与插件(组件；package)连接的基板的底面的面积小、发光面的面积大，因此在第1或第2电极上线接合线时存在芯片容易颠倒的问题。因此，为了在发光二极管元件与插件之间得到稳定的接合强度，存在芯片接合(片接合；die bond)剂的选定和连接条件的管理等的制约大的问题。
另一方面，专利文献8中记载的发光二极管，通过在发光部与导电性的基板之间设置高电阻层来谋求静电抗性的提高。然而，为了与插件电接触，必须使用银膏等的导电性膏。这些导电性膏，光的吸收大，因此透明基板连接型LED的场合，存在妨碍发光的问题。尤其是过量地使用作为导电性膏的银膏时，会覆盖透明基板的侧面，因此存在辉度显著地降低的问题。相反，导电性膏的使用量过少的场合，接合强度不够，存在LED芯片不稳定的问题。
本发明是鉴于上述状况而完成的，其目的在于提供一种发光二极管，该发光二极管在光取出面具有2个电极和倾斜侧面，其中，维持了高的光取出效率，并且，在提高组装工序的生产率的同时，在施加反向电压时没有反向电流流过发光层的情况。
即，本发明涉及以下的发明。
(1)一种发光二极管，是包含pn接合型的发光部的化合物半导体层与透明基板接合的发光二极管，其特征在于，具有：设置于发光二极管的主要的光取出面上的第1和第2电极、以及设置于上述透明基板的和与上述化合物半导体层的接合面相反的一侧的第3电极。
(2)根据前项(1)所述的发光二极管，其特征在于，上述第3电极是肖特基电极。
(3)根据前项(1)或(2)所述的发光二极管，其特征在于，上述第3电极具有对于上述光取出面的发光的反射率为90％以上的反射层。
(4)根据前项(3)所述的发光二极管，其特征在于，上述反射层是银、金、铝、铂或含有它们之中的一种以上的合金。
(5)根据前项(3)或(4)所述的发光二极管，其特征在于，上述第3电极在与上述透明基板接触的面和上述反射层之间具有氧化膜。
(6)根据前项(5)所述的发光二极管，其特征在于，上述氧化膜是透明导电膜。
(7)根据前项(6)所述的发光二极管，其特征在于，上述透明导电膜是由铟锡氧化物形成的透明导电膜(ITO)。
(8)根据前项(1)～(7)的任一项所述的发光二极管，其特征在于，上述第3电极在和与上述透明基板接触的面相反的一侧具有连接层。
(9)根据前项(8)所述的发光二极管，其特征在于，上述连接层是熔点低于400℃的共晶金属。
(10)根据前项(8)或(9)所述的发光二极管，其特征在于，上述第3电极在上述反射层和上述连接层之间具有熔点为2000℃以上的高熔点阻隔金属。
(11)根据前项(10)所述的发光二极管，其特征在于，上述高熔点阻隔金属包含选自钨、钼、钛、铂、铬、钽之中的至少任一种。
(12)根据前项(1)～(11)的任一项所述的发光二极管，其特征在于，上述发光部包含由组成式(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的发光层。
(13)根据前项(1)～(12)的任一项所述的发光二极管，其特征在于，上述第1和第2电极是欧姆电极。
(14)根据前项(1)～(13)的任一项所述的发光二极管，其特征在于，上述透明基板的材质是GaP。
(15)根据前项(1)～(14)的任一项所述的发光二极管，其特征在于，上述透明基板的侧面具有：在接近于上述化合物半导体层的侧相对于上述光取出面大致垂直的垂直面、和在远离上述化合物半导体层的侧相对于上述光取出面向内侧倾斜的倾斜面。
(16)根据前项(1)～(15)的任一项所述的发光二极管，其特征在于，在上述化合物半导体层和上述透明基板之间设置有具有比该透明基板高的电阻的高电阻层。
(17)一种发光二极管灯，其特征在于，具有前项(1)～(16)的任一项所述的发光二极管，上述发光二极管的设置于上述发光部的上方的上述第1或第2电极、与上述第3电极大致相同电位地连接。
根据本发明的发光二极管，成为下述构成：除了设置于主要的光取出面上的第1和第2电极外，还具有设置在和透明基板的与化合物半导体层的接合面相反的一侧的第3电极。该第3电极是可实现高辉度化、导通性、组装工序的稳定化的具有叠层结构的新功能电极。因此，能够提供一面维持高的光取出效率，一面在提高组装工序的生产率的同时在施加反向电压时没有反向电流流过发光层的情况的发光二极管。
根据本发明的发光二极管灯，具有上述发光二极管，该发光二极管的设置于发光部的上方的第1或第2电极、与第3电极大致相同电位地连接。因此，能够提供在施加反向电压时没有反向电流流过发光层的情况的发光二极管灯。
附图说明
图1是使用作为本发明的一种实施方式的发光二极管的发光二极管灯的俯视图。
图2是使用作为本发明的一种实施方式的发光二极管的发光二极管灯的沿着图1中所示的A-A′线的剖面模式图。
图3是作为本发明的一种实施方式的发光二极管的俯视图。
图4是作为本发明的一种实施方式的发光二极管的沿着图3中所示的B-B′线的剖面模式图。
图5是用于说明作为本发明的一种实施方式的发光二极管的第3电极的剖面模式图。
图6是在作为本发明的一种实施方式的发光二极管中使用的外延晶片的剖面模式图。
图7是在作为本发明的一种实施方式的发光二极管中使用的接合晶片的剖面模式图。
具体实施方式
以下，对作为应用了本发明的一种实施方式的发光二极管，与使用该发光二极管的发光二极管灯一起利用附图详细地进行说明。再者，以下的说明中使用的附图，为了容易理解特征，有时为方便起见而放大显示成为特征的部分，各构成要素的尺寸比率等不一定与实际相同。
图1和图2是用于说明使用作为使用本发明的一种实施方式的发光二极管的发光二极管灯的图，图1是俯视图，图2是沿着图1中表示的A-A′线的剖面图。
如图1和图2所示，使用本实施方式的发光二极管1的发光二极管灯41，在装配基板42的表面上安装有1个以上的发光二极管1。更具体地讲，在装配基本42的表面上设置有n电极端子43和p电极端子44。另外，使用金线45连接着作为发光二极管1的第1电极的n型欧姆电极4和装配基板42的n电极端子43(线接合)。另一方面，使用金线46连接着作为发光二极管1的第2电极的p型欧姆电极5和装配基板42的p电极端子44。而且，如图2所示，在发光二极管1的与设置了n型和p型欧姆电极4、5的面相反的一侧的面上设置有第3电极6，利用该第3电极6，发光二极管1被连接在n电极端子43上从而固定在装配基板42上。在此，n型欧姆电极4和第3电极6通过n极电极端子43以成为等电位或大致等电位的方式电连接。并且，装配基板42的安装了发光二极管的表面采用一般的环氧树脂47密封。
图3和图4是用于说明作为应用了本发明的一种实施方式的发光二极管的图，图3是俯视图，图4是沿着图3中表示的B-B′线的剖面图。如图3和图4所示，本实施方式的发光二极管1，是包含pn接合型的发光部7的化合物半导体层2与透明基板3接合的发光二极管。并且，发光二极管1具有：设置在主要的光取出面上的n型欧姆电极(第1电极)4和p型欧姆电极(第2电极)5、设置在透明基板3的和与化合物半导体层2的接合面相反的一侧的第3电极6，从而概略构成。再者，所谓本实施方式中的主要的光取出面，是在发光部7中，贴装了透明基板3的面的相反侧的面。
化合物半导体层2，只要是包含pn接合型的发光部7的层则没有特别的限定。发光部7是包含由(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的发光层10的化合物半导体叠层结构体。发光部7，具体地讲，例如，在掺杂了Mg的载流子浓度1×1018～8×1018cm-3、层厚5～15μm的p型GaP层8上，至少依次层叠p型的下部覆盖层9、发光层10、n型的上部覆盖层11而构成。
发光层10也可以由非掺杂、n型或p型的任一种的传导类型的(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成。优选：层厚为0.1～2μm、载流子浓度低于3×1017cm-3。该发光层10可以是双异质结构、单一(single)量子阱(英文简称：SQW)结构、或多(multi)量子阱(英文简称：MQW)结构中的任一种结构，但为了得到单色性优异的发光，优选为MQW结构。另外，构成形成量子阱(英文简称：QW)结构的势垒(barrier)层和阱(well)层的(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)的组成可以决定以使得归结所希望的发光波长的量子能级形成在阱层内。
发光部7，在获得高强度的发光上，优选成为：包含上述的发光层10、为了将带来放射再结合的载流子(载体；carrier)和发光「封入」到发光层10内而在发光层10的下侧和上侧对峙地配置的下部覆盖(clad)层9和上部覆盖层11的、所谓的双异质(英文简称：DH)结构。下部覆盖层9和上部覆盖层11，优选由禁带宽度比构成发光层10的(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)宽的半导体材料构成。
作为下部覆盖层9，例如，优选使用由掺杂了Mg的载流子浓度1×1017～1×1018cm-3、层厚0.5～2μm的p型的(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的半导体材料。另一方面，作为上部覆盖层11，例如，优选使用由掺杂了Si的载流子浓度2×1017～2×1018cm-3、层厚0.5～5μm的n型的(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的半导体材料。
另外，也可以在发光层10、与下部覆盖层9以及上部覆盖层11之间，设置用于使两层间的带(band)不连续性平缓地变化的中间层。该场合下，优选：中间层由具有发光层10与下部覆盖层9以及上部覆盖层11的中间的禁带宽度的半导体材料构成。同样地，作为发光层10也可以适用于例如使用AlxGa(1-x)As的场合。
另外，可以在发光部7的构成层的上方设置用于降低欧姆(Ohmic)电极的接触电阻的接触层、用于使元件驱动电流在整个发光部平面性地扩散的电流扩散层、用于限制元件驱动电流反向地流通的区域的电流阻止层和电流狭窄层等公知的层结构。
透明基板3，如图4所示，与化合物半导体层2的p型GaP层8侧接合。该透明基板3由为了机械性地支持发光部7而具有充分的强度，并且能够透过从发光部7射出的发光的禁带宽度宽，导电性的在光学上透明的材料构成。例如，可以由磷化镓(GaP)、砷化铝镓(AlGaAs)、氮化镓(GaN)等的III-V族化合物半导体结晶体、硫化锌(ZnS)和硒化锌(ZnSe)等的II-VI族化合物半导体结晶体、或者六方晶或立方晶的碳化硅(SiC)等的IV族半导体结晶体等构成。
透明基板3，为了以充分的强度机械性地支持发光部7，优选为例如约50μm以上的厚度。另外，为了在对化合物半导本层2接合后易实施对透明基板3的机械性的加工，优选为不超过约300μm的厚度。即，在具有由(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的发光层10的本实施方式的发光二极管1中，透明基板3由具有约50μm以上、约300μm以下的厚度的n型GaP基板构成是最适宜的。
另外，如图4所示，透明基板3的侧面，在接近于化合物半导体层2的一侧为相对于主要的光取出面大致垂直的垂直面3a，在远离化合物半导体层2的一侧为相对于主要的光取出面向内侧倾斜的倾斜面3b。由此，能够高效率地向外部取出由发光层10向透明基板3侧放出的光。另外，由发光层10向透明基板3侧放出的光中，一部分能够被垂直面3a反射，通过倾斜面3b取出。另一方面，被倾斜面3b反射的光能够通过垂直面3a取出。这样，通过垂直面3a与倾斜面3b的协同效应，能够提高光的取出效率。
另外，在本实施方式中，如图4所示，优选：使倾斜面3b与平行于发光面的面构成的角度α为55度～80度的范围内。通过为这样的范围，能够高效率地向外部取出由透明基板3的底部反射的光。
另外，优选使垂直面3a的宽度(厚度方向)为30μm～100μm的范围内。通过使垂直面3a的宽度在上述范围内，能够在垂直面3a上使由透明基板3的底部反射的光高效率地返回到发光面，而且，能够使其从主要的光取出面放出。由此，能够提高发光二极管1的发光效率。
另外，优选：透明基板3的倾斜面3b被粗糙化。通过倾斜面3b被粗糙化，能够得到提高在该倾斜面3b的光取出效率的效果。即，通过将倾斜面3b粗糙化，能够抑制在倾斜面3b的全反射，提高光取出效率。
有时化合物半导体层2与透明基板3的接合界面成为高电阻层。即，有时在化合物半导体层2与透明基板3之间设置有省略图示的高电阻层。该高电阻层显示比透明基板3高的电阻值，在设置了高电阻层的场合下，具有降低从化合物半导体层2的p型GaP层8侧向透明基板3侧的反向的电流的功能。另外，虽然构成了对于从透明基板3侧向p型GaP层8侧不小心地施加的反向的电压发挥耐电压性的接合结构，但优选构成为：其击穿电压为比pn接合型的发光部7的反向电压低的值。
n型欧姆电极4和p型欧姆电极5，是设置在发光二极管1的主要的光取出面上的低电阻的欧姆接触电极。在此，n型欧姆电极4设置在上部覆盖层11的上方，例如可以使用AaGe、Ni合金/Pt/An形成的合金。另一方面，p型欧姆电极5，如图4所示，在露出的p型GaP层8的表面可以使用AuBe/Au形成的合金。
在此，本实施方式的发光二极管1，优选：发光部7为包含p型GaP层8的构成，在p型GaP层8上形成作为第2电极的p型欧姆电极5。通过成为这样的构成，能够得到降低工作电压的效果。另外，通过在p型GaP层8上形成p型欧姆电极5，可得到良好的欧姆接触，因此能够降低工作电压。
再者，在本实施方式中，优选：第1电极的极性为n型、第2电极的极性为p型。通过成为这样的构成，能够实现发光二极管1的高辉度化。另一方面，当使第1电极为p型时，电流扩散变差，招致辉度降低。与此相对，通过使第1电极为n型，电流扩散变好，能够实现发光二极管1的高辉度化。
本实施方式的发光二极管1，如图3所示，优选以n型欧姆电极4与p型欧姆电极5成为对角的位置的方式进行配置。另外，最优选成为由化合物半导体层2包围p型欧姆电极5的周围的构成。通过成为这样的构成，能够得到降低工作电压的效果。另外，通过由n型欧姆电极4包围p型欧姆电极5的四方，电流容易向四方流动，其结果工作电压降低。
另外，本实施方式的发光二极管1，如图3所示，优选使n型欧姆电极4成为蜂窝、格子形状等网状，通过成为这样的构成，能够得到提高可靠性的结果。另外，通过成为格子状，能够向发光层10均匀地注入电流，其结果能够得到提高可靠性的效果。再者，本实施方式的发光二极管1，优选：由垫片(盘；pad)形状的电极(焊盘电极)和宽10μm以下的线状的电极(线状电极)构成n型欧姆电极4。通过成为这样的构成，能够谋求高辉度化。此外，通过使线状电极的宽度狭窄，能够提高光取出面的开口面积，能够实现高辉度化。
图5是用于说明本实施方式的发光二极管1的第3电极6的剖面图。如图4和图5所示，第3电极6形成于透明基板3的底面上，具有能够实现高辉度化、导通性、组装工序的稳定化的叠层结构。具体地讲，第3电极6从透明基板3的底面侧至少层叠反射层13、阻隔(阻挡)层14、连接层15而概略构成。另外，第3电极6可以是欧姆电极也可以是肖特基电极，但若在透明基板3的底面形成欧姆电极，则吸收来自发光层10的光，因此优选第3电极6是肖特基电极。第3电极6的厚度没有特别的限定，但优选为0.2～5μm的范围，更优选为1～3μm的范围，特别优选为1.5～2.5μm的范围。在此，当第3电极6的厚度小于0.2μm时需要高度的膜厚控制技术，因而不优选。另外，当第3电极6的厚度超过5μm时难以形成图案，成本高，因而不优选。另一方面，第3电极6的厚度为上述范围时，能够兼顾品质的稳定性和成本，因而优选。
反射层13，为了发光二极管1的高辉度化，即高效率地向外部取出从发光层10向透明基板3侧放出的光而设置。该反射层13优选相对于光取出面的发光的反射率为90％以上。另外，作为反射层13，可使用反射率高的金属。具体地，例如，可举出银、金、铝、铂和这些金属的合金。反射层13的厚度没有特别的限定，但优选0.02～2μm的范围，更优选0.05～1μm的范围，特别优选0.05～0.5μm的范围。在此，当反射层13的厚度小于0.02μm时，根据金属而存在进行透过、反射率降低的可能性，因而不优选。另外，反射层13的厚度超过2μm时，应力增加且成本高，因而不优选。另一方面，反射层13的厚度为上述范围时，为高反射率且低成本因而优选。
另外，如图5所示，第3电极6优选在透明基板3与反射层13接触的面插入有氧化膜16。氧化膜16为了防止构成反射层13的金属与构成透明基板3的半导体基板之间的扩散和反应而设置。通过在透明基板3与反射层13的接触的面插入该氧化膜16，能够抑制反射层13的反射率的降低。
作为氧化膜16，例如，可以使用氧化铟锡(ITO)、氧化铟锌(IZO)等的透明导电膜、氧化硅(SiO2)、氮化硅(SiN)等的绝缘膜、为确保电接触而制成为部分金属膜的膜等公知的材料以及它们的组合，但为了高效率地向外部取出从发光层10向透明基板3侧放出的光，优选使用透明导电膜，更优选使用ITO膜。氧化膜16的厚度没有特别的限定，但优选0.02～1μm的范围，更优选0.05～0.5μm的范围，特别优选0.1～0.2μm的范围。在此，氧化膜16的厚度小于0.02μm时，相互扩散的防止不充分，因而不优选。另外，氧化膜16的厚度超过1μm时，膜的应力增大，容易发生裂纹，因而不优选。另一方面，氧化膜16的厚度为上述范围时，成为稳定的品质的膜，因而优选。
阻隔层14，如图5所示，设置于反射层13与连接层15之间。该阻隔层14具有下述功能：抑制构成反射层13的金属与构成连接层15的金属相互扩散，防止反射层13的反射率降低。另外，阻隔层14由熔点2000℃以上的高熔点阻隔金属构成。作为该高熔点阻隔金属，例如，可以使用钨、钼、钛、铂、铬、钽等的高熔点金属，优选含有选自这些金属中的至少任一种。阻隔层14的厚度没有特别的限定，但优选0.05～0.5μm的范围，更优选0.08～0.2μm的范围，特别优选0.1～0.15μm的范围。在此，阻隔层14的厚度小于0.05μm时，阻挡功能不充分，因而不优选。另外，阻隔层14的厚度超过0.5μm时，应力增大和/或工艺温度变高，因而不优选。另一方面，阻隔层14的厚度为上述范围时，能够容易地形成稳定的品质，因而优选。
连接层15，如图5所示，设置于透明基板3与构成第3电极6的氧化膜16接触的面相反的一侧，即，装配基板42的与表面的n电极端子43对向的一侧。该连接层15具有在安装发光二极管1时熔融而进行与装配基板42的连接的功能。另外，连接层15采用由低熔点的金属形成的层(低熔点金属层)15b构成。作为该低熔点金属层15b，可以使用In、Sn金属和公知的软钎料材料，但优选使用熔点低的共晶金属。作为熔点低的共晶金属，例如，可举出AuSn、AuGe、AuSi等。尤其是Au系由于品质稳定而优选。另外，若在前后形成Au层，则熔融后组成改变、熔点变高，因此在组装工序中的耐热性提高，因此为特别优选的组合。
然而，以往的发光二极管，在与装配基板的组装中使用了银(Ag)膏。该银膏反射率高，因此在使用Ag膏在装配基板上组装发光二极管的场合具有能够得到高辉度的发光二极管灯的优点。然而，银膏接合强度小，因此存在为了切实地接合而使用量变多的问题。尤其是，如本实施方式的发光二极管1那样接合具有倾斜面3b的透明基板3的场合，为了得到稳定的连接，需要大量的银膏，由于该银膏覆盖了透明基板3的倾斜面3b，因此作为结果使发光二极管的辉度降低。
与此相对，本实施方式的发光二极管，在与装配基板的组装中可以使用构成第3电极6的连接层15。该连接层15，如上所述使用了共晶金属作为低熔点金属层15b，因此通过共晶金属的芯片接合(管芯焊接)，以少量就能够实现牢固的接合。因此，也不会被连接层15覆盖透明基板3的倾斜面3b，并且，构成第3电极6的反射层13分担高辉度化的功能，因此能够兼顾发光二极管1的高辉度化和接合强度的提高。
作为连接层15(低熔点金属层15b)的熔点，下限值优选为150℃以上，更优选为200℃以上，特别优选为250℃以上。另外，上限值优选为低于400℃，更优选为低于350℃，特别优选为低于300℃。在此，熔点低于150℃时，用于发光二极管1以外的部件的安装的软钎焊时会熔融，因而不优选。另外，熔点为400℃以上时，有时插件材料改质，因而不优选。
连接层15，如图5所示，也可以在阻隔层14与低熔点金属层15b之间设置由金(Au)构成的层15a。通过设置该由金构成的层(金层)15a，能够防止由低熔点金属层15b构成的层的氧化，因此能够提高在装配基板42上安装发光二极管1的芯片接合工序的稳定性。
连接层15的厚度没有特别的限定，优选0.2～3μm的范围，更优选0.5～2μm的范围，最优选0.8～1.5μm的范围。在此，连接层15的厚度小于0.2μm时，容易发生接合强度不足而不优选。而连接层15的厚度超过3μm时在成本方面不利因而不优选。另一方面，连接层15的厚度为上述范围时，能够得到稳定的接合强度因而优选。
接着，对本实施方式的光二极管1的制造方法，与使用该发光二极管1的发光二极管灯41的制造方法一起进行说明。
图6是用于本实施方式的发光二极管1中的外延晶片的剖面图。而图7是用于本实施方式的发光二极管1的接合晶片的剖面图。
(化合物半导体层的形成工序)
首先，如图6所示地制作化合物半导体层2。化合物半导体层2，例如在由GaAs单晶等构成的半导体基板17上，依次层叠掺杂了Si的n型的GaAs构成的缓冲层18、蚀刻停止层(etching stop layer)(省略图示)、掺杂了Si的n型的AlGaInP构成的接触层19、n型的上部覆盖层11、发光层10、p型的下部覆盖层9、掺杂了Mg的p型GaP层8来制作。在此，缓冲层(buffer)18为了缓和半导基板17与发光部7的构成层的晶格失配而设置。另外，蚀刻停止层为了用于选择蚀刻而设置。
具体地，构成上述的化合物半导体层2的各层，例如，可以采用使用三甲基铝((CH3)3Al)、三甲基镓((CH3)3Ga)和三甲基铟((CH3)3In)作为III族构成元素的原料的减压有机金属化学气相淀积法(MOCVD法)在GaAs基板17上进行外延生长来层叠。作为Mg的掺杂原料，例如可以使用双环戊二烯基镁(bis-(C5H5)2Mg)等。另外，作为Si的掺杂原料，例如可以使用乙硅烷(Si2H6)等。另外，作为V族构成元素的原料，可以使用膦(PH3)或胂(AsH3)等。另外，作为各层的生长温度，p型GaP层8可以使用750℃，其他的各层可以使用730℃。此外，各层的载流子浓度和层厚可适当选择。
(透明基板的接合工序)
接着，将化合物半导体层2与透明基板3接合。化合物半导体层2与透明基板3的接合，首先，研磨构成化合物半导体层2的p型GaP层8的表面，进行镜面加工。接着，准备贴装在该p型GaP层8的镜面研磨了的表面上的透明基板3。再者，该透明基板3的表面在与p型GaP层8接合以前研磨成镜面。
接着，将化合物半导体层2和透明基板3运到一般的半导体材料贴装装置中，在真空中使电子冲撞已镜面研磨了的双方的表面而照射中性化了的Ar束。然后，通过在维持真空的贴装装置内将双方的表面重合并施加载荷，能够在室温下进行接合(参照图7)。
(第1和第2电极的形成工序)
接着，形成作为第1电极的n型欧姆电极4和作为第2电极的p型欧姆电极5。n型欧姆电极4和p型欧姆电极5的形成，首先，使用氨系蚀刻剂从与透明基板3接合的化合物半导体层2选择性地除去由GaAs构成的半导体基板17以及缓冲层18。然后，在露出的接触层19的表面形成n型欧姆电极4。具体地，例如，采用真空蒸镀法层叠AuGe、Ni合金/Pt/Au使之变为任意的厚度后，利用一般的光刻方法进行图案化，形成n型欧姆电极4的形状。
接着，选择性地除去接触层19、上部覆盖层11、发光层10、下部覆盖层9使p型GaP层8露出，在该露出的p型GaP层8的表面形成p型欧姆电极5。具体地，例如，采用真空蒸镀法层叠AuBe/Au使之变为任意的厚度后，利用一般的光刻方法进行图案化，形成p型欧姆电极5的形状。然后，通过在例如450℃、10分钟的条件下进行热处理来合金化，可以形成低电阻的n型欧姆电极4和p型欧姆电极5。
(第3电极的形成工序)
接着，在透明基板3的和与化合物半导体层2的接合面相反的一侧形成第3电极6。
第3电极6的形成，具体地，例如采用溅射法在透明基板3的表面上成膜出0.1μm的作为透明导电膜的ITO膜来作为氧化膜16，然后，成膜出0.1μm的银合金膜而形成反射层13。然后，在该反射层13上成膜出0.1μm的例如钨来作为阻隔层14。接着，在该阻隔层14的上面依次成膜出0.5μm的Au、1μm的AuSn(共晶：熔点283℃)、0.1μm的Au从而形成连接层15。然后，采用通常的光刻法图案化成任意的形状，形成了第3电极6。再者，透明基板3与第3电极6为光吸收少的肖特基接触。
(透明基板的加工工序)
接着，加工透明基板3的形状。透明基板3的加工，首先，在未形成第3电极6的表面上进行V字状的槽加工。此时，V字状的槽的第3电极6侧的内侧面成为具有与平行于发光面的面构成的角度α的倾斜面3b。然后，从化合物半导体层2侧以规定的间隔进行芯片切割(dicing)来芯片化。再者，通过芯片化时的芯片切割，形成透明基板3垂直面3a。
倾斜面3b的形成方法没有特别的限定，可以将湿蚀刻、干蚀刻、划线法、激光加工等以往的方法组合使用，但最优选使用形状的控制性和生产率高的芯片切割法。通过使用芯片切割法能够提高制造成品率。
另外，垂直面3a的形成方法没有特别的限定，但优选采用划线-折断(scrib break)法或芯片切割法形成。通过采用划线-折断法，能够降低制造成本。即，在分离芯片时不需要设置切割留余量而能够制造很多的发光二极管，因此能够降低制造成本。另一方面，对于芯片切割法而言，来自垂直面3a的光取出效率提高，能够实现高辉度化。
最后，根据需要使用硫酸、过氧化氢混合液等蚀刻除去由芯片切割产生的破碎层和污物。这样地制造发光二极管1。
(发光二极管的安装工序)
接着，在装配基板42的表面安装规定数量的发光二极管1。发光二极管1的安装，首先，进行装配基板42与发光二极管1的对位，在装配基板42的表面的规定的位置配置发光二极管1。然后，将构成第3电极6的连接层15与设置于装配基板42表面上的n电极端子43进行共晶金属接合(共晶金属芯片接合)。由此，发光二极管1被固定在装配基板42的表面上。接着，使用金线45连接(线接合)发光二极管1的n型欧姆电极4和装配基板42的n电极端子43。然后，使用金线46连接发光二极管1的p型欧姆电极5和装配基板42的p型电极端子44。最后，使用一般的环氧树脂47封装装配基板42的安装有发光二极管1的表面。这样地，制造了使用了发光二极管1的发光二极管灯41。
对于具有如上所述的构成的发光二极管灯41，就对n电极端子43和p电极端子44施加电压的场合进行说明。
首先，就对发光二极管灯41施加正向电压的场合进行说明。
在施加了正向电压的场合，正向电流首先从连接于阳极上的p型电极端子44经过金线46流向p型欧姆电极5。接着，从p型欧姆电极5依次流向p型GaP层8、下部覆盖层9、发光层10、上部覆盖层11、n型欧姆电极4。然后，从n型欧姆电极4经过金线45流到连接于阴极上的n型电极端子43。再者，在发光二极管1中设置有高电阻层的场合，正向电流不从p型GaP层8流到由n型GaP基板构成的透明基板3。这样，在正向电流流动时，从发光层10发光。另外，从发光层10发出的光，从主要的光取出面放出。另一方面，从发光层10向透明基板3侧放出的光，根据透明基板3的形状和构成第3电极6的反射层13的功能而被反射，因此从主要的光取出面放出。因此，能够实现发光二极管灯41(发光二极管1)的高辉度化(参照图2和图3)。
接着，就对发光二极管灯41施加反向电压的场合进行说明。
在施加反向电压的场合，变成反向电流从n型电极端子43流向p型电极端子44。但是，不具有第3电极6的以往的发光二极管灯，不小心地施加反向电压时发生的反向电流，经由设置于发光部上方的n型欧姆电极流到pn接合部的反向电压高的发光部，存在发光二极管的发光部破坏掉的可能性。与此相对，根据具有本实施方式的发光二极管1的发光二极管灯41，具有下述构成：第3电极6与n型欧姆电极4大致等电位地连接，并且从透明基板3侧向p型GaP层8侧的击穿电压为比pn接合型的发光部7的反向电压低的值。由此，与其使在不小心地施加反向电压时发生的反向电流经由设置于发光部7的上方的n型欧姆电极流到pn接合部的反向电压高的发光部7，不如索性使其经由第3电极6在击穿电压低的透明基板3与p型GaP层8的接合区域流通，可以不经由发光部7而逃向p型欧姆电极5。因此，能够避免由不小心的反向过电流的流通引起的发光二极管1的发光部7的破坏。
实施例
以下，利用实施例具体地说明本发明的效果。再者，本发明不限定于这些实施例。
(实施例1)
本实施例具体地说明制作本发明涉及的发光二极管的例子。另外，本实施例制作的发光二极管，是具有AlGaInP发光部的红色发光二极管。再者，本实施例1中，以使设置于GaAs基板上的外延叠层结构体(化合物半导体层)与GaP基板接合而制作发光二极管的情况为例，具体地说明本发明。
实施例1的发光二极管，首先，使用具有在由掺杂了Si的n型的具有从(100)面倾斜15°的面的GaAs单晶构成的半导体基板上依次层叠了的半导体层的外延晶片进行制作。所谓层叠的半导体层，是：掺杂了Si的n型的GaAs构成的缓冲层、掺杂了Si的n型的(Al0.5Ga0.5)0.5In0.5P构成的接触层、掺杂了Si的n型的(Al0.7Ga0.3)0.5In0.5P构成的上部覆盖层、非掺杂的(Al0.2Ga0.8)0.5In0.5P/(Al0.7Ga0.3)0.5In0.5P的20对构成的发光层、以及掺杂了Mg的p型的(Al0.7Ga0.3)0.5In0.5P构成的下部覆盖层和薄膜(Al0.5Ga0.5)0.5In0.5P构成的中间层、掺杂了Mg的p型GaP层。
在本实施例中，上述的半导体层的各层，采用使用三甲基铝((CH3)3Al)、三甲基镓((CH3)3Ga)以及三甲基铟((CH3)3In)作为III族构成元素的原料的减压有机金属化学气相淀积法(MOCVD法)层叠在GaAs基板上而形成了外延晶片。Mg的掺杂原料使用了双环戊二烯基镁(bis-(C5H5)2Mg)。Si的掺杂原料使用了乙硅烷(Si2H6)。另外，作为V族构成元素的原料，使用了膦(PH3)或胂(AsH3)。GaP层在750℃下生长，其他的半导体层在730℃下生长。
GaAs缓冲层的载流子浓度为约2×1018cm-3，并且，厚度为约0.2μm。接触层由(Al0.5Ga0.5)0.5In0.5P构成，载流子浓度为约2×1018cm-3，层厚为约1.5μm。上部覆盖层的载流子浓度为约8×1017cm-3，并且，层厚为约1μm。发光层为非掺杂的0.8μm。下部覆盖层的载流子浓度为约2×1017cm-3，并且，层厚为1μm。p型GaP层的载流子浓度为约3×1018cm-3，层厚为9μm。
接着，p型GaP层研磨从表面到约1μm的深度的区域，进行镜面加工。
通过该镜面加工，使p型GaP层的表面的粗糙度为0.18nm。另一方面，准备贴装在上述的p型GaP层的镜面加工了的表面上的由n型GaP构成的透明基板。该贴装用的透明基板，使用了添加Si以使得载流子浓度为约2×1017cm-3，面取向为(111)的单晶。另外，透明基板的直径为50毫秒(mm)，厚度为250μm。该透明基板的表面在与p型GaP层接合以前研磨成镜面，按平方平均平方根值(rms)计加工成0.12nm。
接着，向一般的半导体材料贴装装置中运入上述的透明基板和外延晶片，将装置内排气成真空直到变为3×10-5Pa。
接着，使电子冲撞透明基板和p型GaP层的双方的表面而照射3分钟的中性化了的Ar束。然后，在维持成真空的贴装装置内，使透明基板与p型GaP层的表面重合，施加载荷使得各自的表面的压力变为50g/cm2，在室温下将双方接合。
接着，使用氨系蚀刻剂从上述接合晶片选择性地除去GaAs基板和GaAs缓冲层。然后，在接触层的表面，采用真空蒸镀法以AuGe、Ni合金：厚度0.5μm、Pt：厚度0.2μm、Au：厚度1μm的方式形成n型欧姆电极作为第1电极。然后，利用一般的光刻方法实施图案化，形成了n欧姆电极的形状。
接着，选择性地除去形成作为第2电极的p型欧姆电极的区域的外延层，使p型GaP层露出。在该露出的p型GaP层的表面，采用真空蒸镀法以AuBe：0.2μm、Au：1μm的方式形成了p型欧姆电极。然后，在450℃下进行10分钟热处理而合金化，形成了低电阻的p型以及n型欧姆电极。
接着，在透明基板的底面形成第3电极。关于第3电极，是采用溅射法形成0.1μm的ITO膜、0.1μm的银合金膜的反射层，在该反射层之上形成0.1μm的钨的阻挡层，然后，形成了0.5μm的Au、1μm的AuSn(共晶：熔点283℃)、0.1μm的Au的连接层。然后，采用通常的光刻法形成了200μm的正方形的图案。该第3电极和透明基板为光吸收少的肖特基接触。
接着，使用划片机(dicing saw)从透明基板的背面进行V字状的槽加工，使得未形成第3电极的区域倾斜面的角度α为70°并且垂直面的厚度为80μm。然后，从化合物半导体层侧使用划片机以350μm间隔切断而进行芯片化。使用硫酸-过氧化氢混合液蚀刻除去由芯片切割导致的破碎层和污物，制作了实施例1的发光二极管。
组装100个在装配基板上安装了如上述那样地制作的实施例1的发光二极管芯片的发光二极管灯。该发光二极管灯，装配通过共晶芯片接合来加热连接并支持(固定)，由金线将发光二极管的n型欧姆电极与设置于装配基板的表面上的n电极端子进行线接合，由金线将p型欧姆电极与p电极端子进行线接合后，使用一般的环氧树脂封装而制作。
通过设置于装配基板表面上的n电极端子和p电极端子而使电流在n型和p型欧姆电极间流过，结果射出了主波长为620nm的红色光。正向地流过20mA的电流时的正向电压(Vf)，反映构成化合物半导体层的p型GaP层与透明基板的接合界面的电阻的高低和各欧姆电极的良好的欧姆特性，为约1.95伏特(V)。另外，正向电流为20mA时的发光强度，反映向发光效率高的发光部的构成和具有反射层的第3电极的构成等外部的取出效率也提高，达到800mcd的高辉度。再者，组装100个发光二极管灯时，没有发光二极管的安装不良。
(实施例2)
实施例2的发光二极管，是在上述实施例1的发光二极管中只改变第3电极的构成的例子。
在此，实施例2的发光二极管中的第3电极，采用溅射法形成0.2μm厚度的铝膜构成的反射层，在该反射层上形成了0.2μm厚度的钛构成的阻隔层，然后，形成了由0.5μm的Au、1μm的AuSn(共晶：熔点283℃)、0.1μm的Au构成的连接层。然后，采用通常的光刻法形成了200μm的正方形的图案。
制作了100个组装了实施例2的发光二极管的发光二极管灯。
通过设置于装配基板的表面上的n电极端子和p电极端子使电流在n型和p型欧姆电极间流过，结果射出了主波长为620nm的红色光。另外，正向地流过20mA的电流时的正向电压(Vf)为约2.0伏特(V)。另外，正向电流为20mA时的发光强度为780mcd，再者，在组装了100个发光二极管灯时没有发光二极管的安装不良。
(比较例1)
比较例1的发光二极管，为在上述实施例1的发光二极管中不形成第3电极的构成。另外，在装配基板上安装比较例1的发光二极管时，在芯片接合中使用了Ag膏。再者，Ag膏的涂布量，涂布后的厚度为约0.5μm。
制作了100个组装了比较例1的发光二极管的发光二极管灯。
通过设置于装配基板的表面上的n电极端子和p电极端子使电流在n型和p型欧姆电极间流过，结果射出了主波长为620nm的红色光。另外，正向地流过20mA电流时的正向电压(Vf)为约2.0伏特(V)。另外，正向电流为20mA时的发光强度为680mcd。再者，在组装了100个发光二极管灯时发光二极管的安装不良，在100个中有2个。
(比较例2)
比较例2的发光二极管为与上述比较例1相同的构成。另外，在装配基板上安装比较例2的发光二极管时，在芯片接合中使用了Ag膏。再者，芯片接合的Ag膏的量，设为比较例1中使用的量的1.5倍，使发光二极管灯安装工序时的稳定性提高了。
制作了100个组装了比较例2的发光二极管的发光二极管灯。
通过设置于装配基板的表面上的n电极端子和p电极端子使电流在n型和p型欧姆电极间流过，结果射出了主波长为620nm的红色光、另外，正向地流过20mA电流时的正向电压(Vf)为约2.0伏特(V)。另外，正向电流为20mA时的发光强度为590mcd。再者，在组装了100个发光二极管灯时没有发光二极管的安装不良。
(比较例3)
比较例3的发光二极管为与比较例1相同的构成。另外，在装配基板上安装比较例3的发光二极管时，在芯片接合中使用Ag膏。再者，芯片接合的Ag膏的量设为比较例1中使用的量的一半，使发光二极管灯的辉度提高了。
制作了100个安装了比较例3的发光二极管的发光二极管灯。
通过设置于装置基板的表面上的n电极端子和p电极端子使电流在n型和p型欧姆电极间流过，结果射出了主波长为620nm的红色光。另外，正向地流过20毫安(mA)电流时的正向电压(Vf)为约2.0伏特(V)。另外，正向电流为20mA时的发光强度为730mcd。再者，在安装了100个发光二极管灯时发光二极管的安装不良在100个中有6个。
产业上的利用可能性
本发明的发光二极管，可以发出红色、橙色、黄色或黄录色等光，而且辉度高，因此能够作为各种的显示灯使用。
附图标记说明
1-发光二极管、2-化合物半导体层、3-透明基板、3a-垂直面、3b-倾斜面、4-n型欧姆电极(第1电极)、5-p型欧姆电极(第2电极)、6-第3电极、7-发光部、8-p型GaP层、9-下部覆盖层、10-发光层、11-上部覆盖层、13-反射层、14-阻隔层、15-连接层、15a-由金构成的层(金层)、15b-由低熔点的金属构成的层(低熔点金属层)、16-氧化膜、17-半导体基板、18-缓冲层、19-接触层、41-发光二极管灯、42-装配基板、43-n电极端子、44-p电极端子、45，46-金线、47-环氧树脂、α-倾斜面与平行于发光面的面构成的角度。

Claims (17)

1.一种发光二极管，是包含pn接合型的发光部的化合物半导体层与透明基板接合的发光二极管，其特征在于，具有：设置于发光二极管的主要的光取出面上的第1和第2电极、以及设置于所述透明基板的和与所述化合物半导体层的接合面相反的一侧的第3电极。
2.根据权利要求1所述的发光二极管，其特征在于，所述第3电极是肖特基电极。
3.根据权利要求1或2所述的发光二极管，其特征在于，所述第3电极具有对于所述光取出面的发光的反射率为90％以上的反射层。
4.根据权利要求3所述的发光二极管，其特征在于，所述反射层是银、金、铝、铂或含有它们之中的一种以上的合金。
5.根据权利要求3或4所述的发光二极管，其特征在于，所述第3电极在与所述透明基板接触的面和所述反射层之间具有氧化膜。
6.根据权利要求5所述的发光二极管，其特征在于，所述氧化膜是透明导电膜。
7.根据权利要求6所述的发光二极管，其特征在于，所述透明导电膜是由铟锡氧化物形成的透明导电膜(ITO)。
8.根据权利要求1～7的任一项所述的发光二极管，其特征在于，所述第3电极在和与所述透明基板接触的面相反的一侧具有连接层。
9.根据权利要求8所述的发光二极管，其特征在于，所述连接层是熔点低于400℃的共晶金属。
10.根据权利要求8或9所述的发光二极管，其特征在于，所述第3电极在所述反射层和所述连接层之间具有熔点为2000℃以上的高熔点阻隔金属。
11.根据权利要求10所述的发光二极管，其特征在于，所述高熔点阻隔金属包含选自钨、钼、钛、铂、铬、钽之中的至少任一种。
12.根据权利要求1～11的任一项所述的发光二极管，其特征在于，所述发光部包含由组成式(AlXGa1-X)YIn1-YP(0≤X≤1、0＜Y≤1)构成的发光层。
13.根据权利要求1～12的任一项所述的发光二极管，其特征在于，所述第1和第2电极是欧姆电极。
14.根据权利要求1～13的任一项所述的发光二极管，其特征在于，所述透明基板的材质是GaP。
15.根据权利要求1～14的任一项所述的发光二极管，其特征在于，所述透明基板的侧面具有：在接近所述化合物半导体层的一侧相对于所述光取出面大致垂直的垂直面、和在远离所述化合物半导体层的一侧相对于所述光取出面向内侧倾斜的倾斜面。
16.根据权利要求1～15的任一项所述的发光二极管，其特征在于，在所述化合物半导体层和所述透明基板之间设置有具有比该透明基板高的电阻的高电阻层。
17.一种发光二极管灯，其特征在于，具有权利要求1～16的任一项所述的发光二极管，所述发光二极管的设置于所述发光部的上方的所述第1或第2电极、与所述第3电极大致相同电位地连接。
CN2010800070964A 2009-02-10 2010-01-15 发光二极管和发光二极管灯 Pending CN102308397A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009028576A JP2010186808A (ja) 2009-02-10 2009-02-10 発光ダイオード及び発光ダイオードランプ
JP028576/2009 2009-02-10
PCT/JP2010/000193 WO2010092741A1 (ja) 2009-02-10 2010-01-15 発光ダイオード及び発光ダイオードランプ

Publications (1)

Publication Number Publication Date
CN102308397A true CN102308397A (zh) 2012-01-04

Family

ID=42561590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800070964A Pending CN102308397A (zh) 2009-02-10 2010-01-15 发光二极管和发光二极管灯

Country Status (6)

Country Link
US (1) US20110315955A1 (zh)
JP (1) JP2010186808A (zh)
KR (1) KR101318492B1 (zh)
CN (1) CN102308397A (zh)
TW (1) TWI433356B (zh)
WO (1) WO2010092741A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025017A (zh) * 2016-06-01 2016-10-12 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5671982B2 (ja) * 2010-11-30 2015-02-18 三菱化学株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
US20050017254A1 (en) * 2002-12-31 2005-01-27 United Epitaxy Co., Ltd. Light emitting diode and method of making the same
US20060145170A1 (en) * 2005-01-03 2006-07-06 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor light emitting device
WO2007073001A1 (en) * 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
CN101123291A (zh) * 2006-08-11 2008-02-13 夏普株式会社 氮化物半导体发光装置及其制造方法
CN101218687A (zh) * 2005-07-05 2008-07-09 昭和电工株式会社 发光二极管及其制造方法
JP2008282930A (ja) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置
JP2009021359A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3718380B2 (ja) * 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
JP2003142731A (ja) * 2001-10-31 2003-05-16 Toshiba Corp 発光ダイオード素子及び発光ダイオード装置
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
JP4617902B2 (ja) * 2005-01-31 2011-01-26 信越半導体株式会社 発光素子及び発光素子の製造方法
JP2006253298A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2006253361A (ja) * 2005-03-10 2006-09-21 Oki Data Corp 半導体装置、ｌｅｄヘッド及びそれを用いた画像形成装置
JP4890801B2 (ja) * 2005-07-05 2012-03-07 昭和電工株式会社 発光ダイオード
JP2007208221A (ja) * 2006-02-06 2007-08-16 Hitachi Cable Ltd 窒化物系半導体発光素子
JP2008300621A (ja) * 2007-05-31 2008-12-11 Nichia Corp 半導体発光素子及びその製造方法
JP2009021349A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体発光素子の製造方法及び半導体発光素子
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559817A (en) * 1994-11-23 1996-09-24 Lucent Technologies Inc. Complaint layer metallization
US20050017254A1 (en) * 2002-12-31 2005-01-27 United Epitaxy Co., Ltd. Light emitting diode and method of making the same
US20060145170A1 (en) * 2005-01-03 2006-07-06 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor light emitting device
CN101218687A (zh) * 2005-07-05 2008-07-09 昭和电工株式会社 发光二极管及其制造方法
US20080315176A1 (en) * 2005-07-05 2008-12-25 Ryouichi Takeuchi Light-Emitting Diode and Method For Fabrication Thereof
WO2007073001A1 (en) * 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
CN101123291A (zh) * 2006-08-11 2008-02-13 夏普株式会社 氮化物半导体发光装置及其制造方法
JP2008282930A (ja) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置
JP2009021359A (ja) * 2007-07-11 2009-01-29 Rohm Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025017A (zh) * 2016-06-01 2016-10-12 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法
WO2017206772A1 (zh) * 2016-06-01 2017-12-07 厦门三安光电有限公司 具有静电保护的发光二极管及其制作方法
CN106025017B (zh) * 2016-06-01 2019-01-15 天津三安光电有限公司 具有静电保护的发光二极管及其制作方法

Also Published As

Publication number Publication date
KR101318492B1 (ko) 2013-10-16
JP2010186808A (ja) 2010-08-26
KR20110104101A (ko) 2011-09-21
US20110315955A1 (en) 2011-12-29
TWI433356B (zh) 2014-04-01
WO2010092741A1 (ja) 2010-08-19
TW201112446A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
RU2491683C2 (ru) Контакт для полупроводникового светоизлучающего устройства
EP2565944B1 (en) Semiconductor light emitting device
US6319778B1 (en) Method of making light emitting diode
EP1382073B1 (en) Light emitting diodes including modifications for improving the light extraction and manufacturing methods therefor
US6838704B2 (en) Light emitting diode and method of making the same
JP5306589B2 (ja) 半導体発光素子及びその製造方法
KR102276207B1 (ko) 반도체 발광 소자 및 반도체 발광 장치
CN102822999B (zh) 发光二极管及其制造方法以及发光二极管灯
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
US11094865B2 (en) Semiconductor device and semiconductor device package
WO2010125792A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2002151739A (ja) フリップチップ型半導体発光素子とその製造方法及び発光ダイオードランプ並びに表示装置、フリップチップ型半導体発光素子用電極
JP5557649B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2011165799A (ja) フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
KR101479914B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
KR102056618B1 (ko) 반도체 발광소자
CN102308397A (zh) 发光二极管和发光二极管灯
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP5247417B2 (ja) 発光素子およびそれを具備する発光素子アレイ
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120104