JPS6059743B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6059743B2 JPS6059743B2 JP53115787A JP11578778A JPS6059743B2 JP S6059743 B2 JPS6059743 B2 JP S6059743B2 JP 53115787 A JP53115787 A JP 53115787A JP 11578778 A JP11578778 A JP 11578778A JP S6059743 B2 JPS6059743 B2 JP S6059743B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- semiconductor integrated
- connection
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体集積回路などの電気回路部品を基板上に
組立てた半導体集積回路装置に関するものである。
組立てた半導体集積回路装置に関するものである。
ＩＣチップのような電気部品の基板へのはんだ溶融接続
は、一般に次のようにして行なわれている。
は、一般に次のようにして行なわれている。
まず第１図に示すＩＣチップ１上に配置された電極２上
に、たとえばはんだのマスク蒸着を行なうことなどによ
つてはんだを盛つた後、該はんＡ ゆに：【：図）の断
面図に示すようにはんだバンプ３を形成する。
に、たとえばはんだのマスク蒸着を行なうことなどによ
つてはんだを盛つた後、該はんＡ ゆに：【：図）の断
面図に示すようにはんだバンプ３を形成する。
次に、第３図、第４図に示すように形成された厚膜印刷
基板４、即ち、導体５、誘導体７、迎えはんだ８および
第２図に示すチップ１の電極２の位置に対応して作られ
た電極６を有する厚膜印刷基板４に、第２図に示したＩ
Ｃチップ１をフェースダウンで位置合わせを行ない搭載
する。しかる後はんだを加熱溶融し、第５図に示すよう
に、ＩＣチップ１と基板４との電気的接続はんだ柱９に
よつてとるものである。なお、基板４上の電極６にも、
はんだ溶浸漬などによつてはんだバンプ８をつける場合
もある。第６図は第５図のはんだ柱９の拡大図である。
基板４、即ち、導体５、誘導体７、迎えはんだ８および
第２図に示すチップ１の電極２の位置に対応して作られ
た電極６を有する厚膜印刷基板４に、第２図に示したＩ
Ｃチップ１をフェースダウンで位置合わせを行ない搭載
する。しかる後はんだを加熱溶融し、第５図に示すよう
に、ＩＣチップ１と基板４との電気的接続はんだ柱９に
よつてとるものである。なお、基板４上の電極６にも、
はんだ溶浸漬などによつてはんだバンプ８をつける場合
もある。第６図は第５図のはんだ柱９の拡大図である。
なお、第６図においては基板４上の電極６は省略してい
る。さて、加熱され溶融し接続が完了したはんだ柱９は
、表面張力によつて第６図に示したように中央部がふく
らんだ形状になる。このふくらんだ形状のものに温度変
化などにより矢印の方向に変形が生ずると、はんだ柱９
の各点におけＪるひずみ量は異なり、最も細つたところ
に最も大きなひずみが発生することになる。この最大ひ
ずみは、はんだ柱９のふくらみ具合が大きい程大きくな
る。また、温度変動によりはんだ柱９に変形が繰り返し
加わると、はんだ柱９は疲労破壊ははｉんだ柱９の中の
最もひずみの大きい部分に発生し、ひずみが大きいほど
その寿命は短かくなる。なお、この種の半導体集積回路
装置に類似する公知例として特公昭４３−２８７３５号
が挙げられる。この発明は、はんだ溶融接続時にはんだ
の基板側電極へのねれ拡がりによりチップと基板間距離
（接続高さ）がなくなるのを防ぐために、能動電気接点
（接続用はんだ）とは別個に受動離隔子（制御用はんだ
）を設け、はんだ量の違うはんだバンプを用いて上記接
続高さを確保するものである。しかしながらこの公知例
には、上述した温度変化による接続用はんだの疲労破壊
を如何に防止するかについては何ら配慮されていなかつ
た。
る。さて、加熱され溶融し接続が完了したはんだ柱９は
、表面張力によつて第６図に示したように中央部がふく
らんだ形状になる。このふくらんだ形状のものに温度変
化などにより矢印の方向に変形が生ずると、はんだ柱９
の各点におけＪるひずみ量は異なり、最も細つたところ
に最も大きなひずみが発生することになる。この最大ひ
ずみは、はんだ柱９のふくらみ具合が大きい程大きくな
る。また、温度変動によりはんだ柱９に変形が繰り返し
加わると、はんだ柱９は疲労破壊ははｉんだ柱９の中の
最もひずみの大きい部分に発生し、ひずみが大きいほど
その寿命は短かくなる。なお、この種の半導体集積回路
装置に類似する公知例として特公昭４３−２８７３５号
が挙げられる。この発明は、はんだ溶融接続時にはんだ
の基板側電極へのねれ拡がりによりチップと基板間距離
（接続高さ）がなくなるのを防ぐために、能動電気接点
（接続用はんだ）とは別個に受動離隔子（制御用はんだ
）を設け、はんだ量の違うはんだバンプを用いて上記接
続高さを確保するものである。しかしながらこの公知例
には、上述した温度変化による接続用はんだの疲労破壊
を如何に防止するかについては何ら配慮されていなかつ
た。
〔発明の目的〕本発明の目的は、上記した従来技術の欠
点をなくし、寿命の長い半導体集積回路装置を堤供する
にある。
点をなくし、寿命の長い半導体集積回路装置を堤供する
にある。
本発明は、チップ及び基板に設けられた複数個の電極同
志を接続用はんだて接続するとともに、上記チップ基板
間に制御用はんだを介在せしめるようになした半導体集
積回路装置において、上記制御用はんだは上記チップの
各辺に対して少なくとも２個設け、かつ、上記接続用は
んだの電極は上記制御用はんたの電極より小さく形成す
るとと−もに接続用はんだの体積は制御用はんだの体積
よりも小さくなし、上記両はんだの加熱溶融に基づく制
御用はんだのふくらみをもつて上記接続用はんだを柱状
に引延はして構成し、接続用はんだを疲労破壊寿命の長
い形状になしたことを特徴とす！る。
志を接続用はんだて接続するとともに、上記チップ基板
間に制御用はんだを介在せしめるようになした半導体集
積回路装置において、上記制御用はんだは上記チップの
各辺に対して少なくとも２個設け、かつ、上記接続用は
んだの電極は上記制御用はんたの電極より小さく形成す
るとと−もに接続用はんだの体積は制御用はんだの体積
よりも小さくなし、上記両はんだの加熱溶融に基づく制
御用はんだのふくらみをもつて上記接続用はんだを柱状
に引延はして構成し、接続用はんだを疲労破壊寿命の長
い形状になしたことを特徴とす！る。
以下本発明を図面に示した一実施例によつて詳細に説明
する。
する。
第７図は本発明による半導体チップの平面図てある。Ｉ
Ｃチップ１上に電極２のほ！かに電極２より大きな制御
用電極１１が設けられ、これらの上にはんだ蒸着するこ
とや、はんだボールを置くことなどによつてバンプを形
成する。その時、蒸着用のマスクの形状や寸法を変える
ことにより、また、はんだボールの大きさを変えること
により、電極２部および制御用電極１１部にそれぞれ所
望のバンプ体積を実現することが出来る。これら電極２
、制御用電極１１に対応した配置でペデスタルが形成さ
れている基板にフェイスダウンで位置決めを行ない、加
熱溶融することによつて接続を完了させる。接続を完了
した後の接続用はんだの形状は、第８図に示すようには
んだ柱９は制御用はんだ柱１０のため接続間隔が″引伸
ばされたままとなり、第６図のようなふくらんだ形状と
ならず、疲労破壊寿命の長い第９図のはんだ柱９の形状
となる。〔発明の効果〕 以上述べた如く本発明によつて、はんだ溶融方式によつ
てＩＣチップと基板とを接続している接続用はんだに加
わる熱応力などによる疲労破壊の寿命を飛躍的に伸長す
ることが出来る。
Ｃチップ１上に電極２のほ！かに電極２より大きな制御
用電極１１が設けられ、これらの上にはんだ蒸着するこ
とや、はんだボールを置くことなどによつてバンプを形
成する。その時、蒸着用のマスクの形状や寸法を変える
ことにより、また、はんだボールの大きさを変えること
により、電極２部および制御用電極１１部にそれぞれ所
望のバンプ体積を実現することが出来る。これら電極２
、制御用電極１１に対応した配置でペデスタルが形成さ
れている基板にフェイスダウンで位置決めを行ない、加
熱溶融することによつて接続を完了させる。接続を完了
した後の接続用はんだの形状は、第８図に示すようには
んだ柱９は制御用はんだ柱１０のため接続間隔が″引伸
ばされたままとなり、第６図のようなふくらんだ形状と
ならず、疲労破壊寿命の長い第９図のはんだ柱９の形状
となる。〔発明の効果〕 以上述べた如く本発明によつて、はんだ溶融方式によつ
てＩＣチップと基板とを接続している接続用はんだに加
わる熱応力などによる疲労破壊の寿命を飛躍的に伸長す
ることが出来る。
なお本発明では、制御用はんだチップの各辺に対して少
なくとも２個（実施例では合計４個）設けているため、
チップの基板に対する平行度が充分に確保される効果が
ある。
なくとも２個（実施例では合計４個）設けているため、
チップの基板に対する平行度が充分に確保される効果が
ある。
第１図は従来のはんだ溶融接続方式のＩＣチップ平面図
、第２図は第１図のＡ−Ａ線断面図、第３図は従来の厚
膜印刷配線基板を示す平面図、第４図は第３図のＢ−Ｂ
線断面図、第５図は従来のはんだ溶融接続法によつて電
気的接続がなされている電気回路装置の接続部の断面図
、第６図は従来のはんだ溶融接続法によつて実現される
はんだ接続部の形状、第７図は本発明によるはんだ溶融
方式のＩＣチップ、第８図は本発明によつて組立てられ
た半導体集積回路装置の側面図、第９図は本発明のはん
だ接続部の形状てある。 １・・・・・・Ｉｅチップ、２・・・・・・電極、３・
・・・・・はんだバンプ、４・・・・・・厚膜印刷基板
、５・・・・・・導体、６・・・・・・電極、７・・・
・・・誘導体、８・・・・・・迎えはんだ、９・・・・
・・接続用はんだ柱、１０・・・・・・制御用はんだ柱
、１１・・・・・・制御用電極。
、第２図は第１図のＡ−Ａ線断面図、第３図は従来の厚
膜印刷配線基板を示す平面図、第４図は第３図のＢ−Ｂ
線断面図、第５図は従来のはんだ溶融接続法によつて電
気的接続がなされている電気回路装置の接続部の断面図
、第６図は従来のはんだ溶融接続法によつて実現される
はんだ接続部の形状、第７図は本発明によるはんだ溶融
方式のＩＣチップ、第８図は本発明によつて組立てられ
た半導体集積回路装置の側面図、第９図は本発明のはん
だ接続部の形状てある。 １・・・・・・Ｉｅチップ、２・・・・・・電極、３・
・・・・・はんだバンプ、４・・・・・・厚膜印刷基板
、５・・・・・・導体、６・・・・・・電極、７・・・
・・・誘導体、８・・・・・・迎えはんだ、９・・・・
・・接続用はんだ柱、１０・・・・・・制御用はんだ柱
、１１・・・・・・制御用電極。
Claims (1)
- １ チップ及び基板に設けられた複数個の電極同志を接
続用はんだで接続するとともに、上記チップ・基板間に
制御用はんだを介在せしめるようになした半導体集積回
路装置において、上記制御用はんだ上記チップの各辺に
対して少なくとも２個設け、かつ、上記接続用はんだの
電極は上記制御用はんだの電極より小さく形成するとと
もに接続用はんだの体積は制御用はんだだの体積より小
さくなし、上記両はんだの加熱溶融に基づく制御用はん
だのふくらみをもつて上記接続用はんだを柱状に引延ば
して構成されたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53115787A JPS6059743B2 (ja) | 1978-09-22 | 1978-09-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53115787A JPS6059743B2 (ja) | 1978-09-22 | 1978-09-22 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5543811A JPS5543811A (en) | 1980-03-27 |
| JPS6059743B2 true JPS6059743B2 (ja) | 1985-12-26 |
Family
ID=14671050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53115787A Expired JPS6059743B2 (ja) | 1978-09-22 | 1978-09-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059743B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08298264A (ja) * | 1995-04-27 | 1996-11-12 | Hitachi Ltd | 電子回路装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726861A (en) * | 1995-01-03 | 1998-03-10 | Ostrem; Fred E. | Surface mount component height control |
| JP6555247B2 (ja) * | 2016-12-28 | 2019-08-07 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
-
1978
- 1978-09-22 JP JP53115787A patent/JPS6059743B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08298264A (ja) * | 1995-04-27 | 1996-11-12 | Hitachi Ltd | 電子回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5543811A (en) | 1980-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2716336B2 (ja) | 集積回路装置 | |
| US3871015A (en) | Flip chip module with non-uniform connector joints | |
| KR100247716B1 (ko) | 구조가강화된볼그리드어레이반도체패키지및시스템 | |
| US5956606A (en) | Method for bumping and packaging semiconductor die | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| JPH0263301B2 (ja) | ||
| KR20120116373A (ko) | 반도체 장치의 제조 방법 | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| US3256589A (en) | Method of forming an electrical circuit assembly | |
| JPS6059743B2 (ja) | 半導体集積回路装置 | |
| TWI634823B (zh) | 電子裝置 | |
| JP2001094227A (ja) | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 | |
| JPS58134454A (ja) | リ−ドボンデイング構造 | |
| JP2915186B2 (ja) | 半導体素子の実装構造及びその実装方法 | |
| US10957650B2 (en) | Bridge support structure | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH02114595A (ja) | チップ部品の実装方法 | |
| JPH04356935A (ja) | 半導体装置のバンプ電極形成方法 | |
| JP2003324125A (ja) | 半導体装置 | |
| JP2771301B2 (ja) | Ｔａｂリード型半導体装置 |