CN111341739B - 一种封装构件及其制备方法 - Google Patents

一种封装构件及其制备方法 Download PDF

Info

Publication number
CN111341739B
CN111341739B CN202010141451.2A CN202010141451A CN111341739B CN 111341739 B CN111341739 B CN 111341739B CN 202010141451 A CN202010141451 A CN 202010141451A CN 111341739 B CN111341739 B CN 111341739B
Authority
CN
China
Prior art keywords
heat dissipation
holes
metal conductive
forming
dissipation substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010141451.2A
Other languages
English (en)
Other versions
CN111341739A (zh
Inventor
张正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhinuo Microelectronics Co ltd
Original Assignee
Shenzhen Faben Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Faben Electronics Co ltd filed Critical Shenzhen Faben Electronics Co ltd
Priority to CN202010141451.2A priority Critical patent/CN111341739B/zh
Publication of CN111341739A publication Critical patent/CN111341739A/zh
Application granted granted Critical
Publication of CN111341739B publication Critical patent/CN111341739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种封装构件及其制备方法,该方法包括以下步骤:提供一散热基板,对所述散热基板的所述第二表面进行刻蚀以形成多个凹孔;接着在所述散热基板的所述第一表面上形成绝缘层和电路布线层;在所述电路布线层上安装多个半导体元件和多个导电引脚;形成封装胶体;在所述封装胶体的四周形成多个间隔设置的穿孔,所述穿孔贯穿所述封装胶体;提供多个金属导电柱,接着在每个所述金属导电柱的侧面均形成多个贯穿所述金属导电柱的通孔,将多个所述金属导电柱分别嵌入到相应的所述穿孔中,接着对所述封装胶体进行热压合工艺,以使得部分的封装胶体嵌入到所述金属导电柱的所述通孔中。

Description

一种封装构件及其制备方法
技术领域
本发明涉及半导体封装技术领域,特别是涉及一种封装构件及其制备方法。
背景技术
常规的半导体封装构件的制造过程中,半导体元件通过焊接材料电连接到封装基板。半导体元件放置在封装基板上并对准放置位点,使得焊球对准基板上的接垫。然后利用回流焊工艺以固定连接半导体元件与封装基板。对于半导体封装构件,有电气性能和散热控制两大挑战。特别是在散热控制的方面,则要求半导体封装构件能有效消散由半导体元件产生的热。通常会利用导热胶将散热器黏贴在基板和芯片上。但是常规的半导体封装构件的散热能力有限,因此,有必要在该技术领域中提供一种具有更好散热效能的半导体封装构件。
发明内容
本发明的目的是克服上述现有技术的不足,提供一种封装构件及其制备方法。
为实现上述目的,本发明提出的一种封装构件的制备方法,包括以下步骤:
1)提供一散热基板,所述散热基板具有相对的第一表面和第二表面;
2)对所述散热基板的所述第二表面进行刻蚀以形成多个凹孔;
3)接着在所述散热基板的所述第一表面上形成绝缘层;
4)接着在所述绝缘层上形成电路布线层;
5)在所述电路布线层上安装多个半导体元件和多个导电引脚;
6)将安装有所述半导体元件和所述导电引脚的散热基板置于模具中,所述散热基板的所述第二表面紧贴所述模具的模具腔的底面,接着向所述模具腔注入封装树脂材料以形成封装胶体;
7)接着在所述封装胶体的四周形成多个间隔设置的穿孔,所述穿孔贯穿所述封装胶体;
8)提供多个金属导电柱,接着在每个所述金属导电柱的侧面均形成多个贯穿所述金属导电柱的通孔;
9)接着将步骤8)得到的多个所述金属导电柱分别嵌入到相应的所述穿孔中,接着对所述封装胶体进行热压合工艺,以使得部分的封装胶体嵌入到所述金属导电柱的所述通孔中。
作为优选,在所述步骤1)中,所述散热基板为金属基板或陶瓷基板。
作为优选,在所述步骤2)中,多个所述凹孔呈阵列排布,所述凹孔的直径为100-400微米。
作为优选,在所述步骤3)中,所述绝缘层为氧化铝、氧化硅、氮化硅、碳化硅、氮化铝、有机复合材料中的一种或多种。
作为优选,在所述步骤4)中,在所述绝缘层上形成电路布线层的具体工艺为:在所述绝缘层上沉积导电金属层,然后通过光刻工艺形成所述电路布线层。
作为优选,在所述步骤7)中,通过切割工艺或激光烧蚀工艺形成所述穿孔。
作为优选,在所述步骤8)中,所述金属导电柱的材料为铜、铝或不锈钢。
作为优选,在所述步骤9)中,所述热压合工艺具体为:以升温速率为20-30℃/min的条件下升温至90-120℃,同时以600-900g/min的速度逐渐增加压合重量至1000-2000g,保持5-10分钟;接着以升温速率为10-20℃/min的条件下升温至130-150℃,同时以500-800g/min的速度逐渐增加压合重量至2500-4000g,保持10-15分钟;接着以升温速率为25-35℃/min的条件下升温至180-200℃,同时以300-500g/min的速度逐渐减少压合重量至1800-2400g,保持20-25分钟,接着以600-800g/min的速度逐渐减少压合重量至0,保持温度为180-200℃,保持30-50分钟,最后冷却至室温。
本发明还提出一种封装构件,其采用上述方法制备形成的。
与现有技术相比,本发明的有益效果在于:
本发明的封装构件中,通过在封装胶体的四周形成多个间隔设置的穿孔,并提供侧面具有贯穿通孔的金属导电柱,将多个所述金属导电柱分别嵌入到相应的所述穿孔中,接着对所述封装胶体进行热压合工艺,以使得部分的封装胶体嵌入到所述金属导电柱的所述通孔中,通过优化热压合工艺,使得其具有优异的散热性能,同时可以有效防止金属导电柱剥离脱落。
附图说明
图1为本发明的封装构件的结构示意图。
图2为本发明的封装构件的俯视图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提出的一种封装构件的制备方法,包括以下步骤:
1)提供一散热基板,所述散热基板具有相对的第一表面和第二表面,所述散热基板为金属基板或陶瓷基板,具体可以为金属铜基板、金属铝基板、碳化硅陶瓷基板、氮化铝陶瓷基板或氧化铝陶瓷基板,所述散热基板的厚度为500-800微米,具体的可以为500微米、600微米、700微米或800微米。
2)对所述散热基板的所述第二表面进行刻蚀以形成多个凹孔,多个所述凹孔呈阵列排布,所述凹孔的直径为100-400微米,通过湿法刻蚀或干法刻蚀形成所述凹孔,上述凹孔的存在有效增加了散热基板的散热面积。
3)接着在所述散热基板的所述第一表面上形成绝缘层,所述绝缘层为氧化铝、氧化硅、氮化硅、碳化硅、氮化铝、有机复合材料中的一种或多种,所述绝缘层是通过ALD、PECVD、喷涂或旋涂的方法形成的,所述绝缘层的厚度为50-200微米,具体的可以为50微米、80微米、100微米、120微米、150微米、180微米或200微米。
4)接着在所述绝缘层上形成电路布线层,具体的,在所述绝缘层上形成电路布线层的具体工艺为:在所述绝缘层上沉积导电金属层,然后通过光刻工艺形成所述电路布线层,所述导电金属层的材料为铜或铝,所述导电金属的厚度可以为300-600纳米,具体的,所述导电金属层的厚度可以为300纳米、400纳米、500纳米或600纳米,然后在所述导电金属层上形成光刻胶,通过曝光显影,形成布线结构的掩膜,然后利用湿法刻蚀工艺或干法刻蚀工艺蚀刻所述导电金属层,以形成所述电路布线层。
5)在所述电路布线层上安装多个半导体元件和多个导电引脚,在具体的工艺中,所述半导体芯片可以通过粘结层粘结固定在所述电路布线层上,然后利用金属引线将所述半导体芯片与所述电路布线层电连接,或者在所述电路布线层上设置焊球,通过所述焊球将所述半导体芯片倒装安装在所述布线结构上,且所述电性引脚可以通过切割或模压工艺形成,所述导电引脚通过焊料与所述布线结构电连接。
6)将安装有所述半导体元件和所述导电引脚的散热基板置于模具中,所述散热基板的所述第二表面紧贴所述模具的模具腔的底面,接着向所述模具腔注入封装树脂材料以形成封装胶体,所述封装胶体包括环氧树脂,所述封装胶体中还具有导热填料,所述导热填料为氧化铝、氮化铝、碳化硅、石墨烯或碳纳米管。
7)接着在所述封装胶体的四周形成多个间隔设置的穿孔,所述穿孔贯穿所述封装胶体,通过切割工艺或激光烧蚀工艺形成所述穿孔。
8)提供多个金属导电柱,接着在每个所述金属导电柱的侧面均形成多个贯穿所述金属导电柱的通孔,所述金属导电柱的材料为铜、铝或不锈钢。
9)接着将步骤8)得到的多个所述金属导电柱分别嵌入到相应的所述穿孔中,接着对所述封装胶体进行热压合工艺,以使得部分的封装胶体嵌入到所述金属导电柱的所述通孔中。所述热压合工艺具体为:以升温速率为20-30℃/min的条件下升温至90-120℃,同时以600-900g/min的速度逐渐增加压合重量至1000-2000g,保持5-10分钟;接着以升温速率为10-20℃/min的条件下升温至130-150℃,同时以500-800g/min的速度逐渐增加压合重量至2500-4000g,保持10-15分钟;接着以升温速率为25-35℃/min的条件下升温至180-200℃,同时以300-500g/min的速度逐渐减少压合重量至1800-2400g,保持20-25分钟,接着以600-800g/min的速度逐渐减少压合重量至0,保持温度为180-200℃,保持30-50分钟,最后冷却至室温。在具体的实施例中,以升温速率为25℃/min的条件下升温至110℃,同时以750g/min的速度逐渐增加压合重量至1500g,保持7分钟;接着以升温速率为15℃/min的条件下升温至140℃,同时以650g/min的速度逐渐增加压合重量至3200g,保持12分钟;接着以升温速率为30℃/min的条件下升温至190℃,同时以400g/min的速度逐渐减少压合重量至2000g,保持23分钟,接着以700g/min的速度逐渐减少压合重量至0,保持温度为190℃,保持40分钟,最后冷却至室温。通过优化热压合工艺,可以使得金属导电柱与封装胶体紧密结合,在确保封装构件的良好散热的同时,保证了封装构件的密封性和稳定性。
本发明还提出一种封装构件,其采用上述方法制备形成的。如图1所示,所述封装构件包括散热基板1,所述散热基板的底面具有凹孔11,在所述散热基板1的第一表面上形成绝缘层2,在所述绝缘层2上形成电路布线层3,在所述电路布线层3上安装多个半导体元件4和多个导电引脚5;封装胶体6包裹所述散热基板1和所述半导体元件4,所述导电引脚5从所述封装胶体中伸出,多个金属导电柱7嵌设在所述封装胶体的四周边缘。本发明的封装构件中,通过在封装胶体的四周形成多个间隔设置的穿孔,并提供侧面具有贯穿通孔的金属导电柱,将多个所述金属导电柱分别嵌入到相应的所述穿孔中,接着对所述封装胶体进行热压合工艺,以使得部分的封装胶体嵌入到所述金属导电柱的所述通孔中,通过优化热压合工艺,使得其具有优异的散热性能,同时可以有效防止金属导电柱剥离脱落。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种封装构件的制备方法,其特征在于:包括以下步骤:
(1)提供一散热基板,所述散热基板具有相对的第一表面和第二表面;
(2)对所述散热基板的所述第二表面进行刻蚀以形成多个凹孔;
(3)接着在所述散热基板的所述第一表面上形成绝缘层;
(4)接着在所述绝缘层上形成电路布线层;
(5)在所述电路布线层上安装多个半导体元件和多个导电引脚;
(6)将安装有所述半导体元件和所述导电引脚的散热基板置于模具中,所述散热基板的所述第二表面紧贴所述模具的模具腔的底面,接着向所述模具腔注入封装树脂材料以形成封装胶体;
(7)接着在所述封装胶体的四周形成多个间隔设置的穿孔,所述穿孔贯穿所述封装胶体;
(8)提供多个金属导电柱,接着在每个所述金属导电柱的侧面均形成多个贯穿所述金属导电柱的通孔;
(9)接着将步骤(8)得到的多个所述金属导电柱分别嵌入到相应的所述穿孔中,接着对所述封装胶体进行热压合工艺,以使得部分的封装胶体嵌入到所述金属导电柱的所述通孔中;
其中,在所述步骤(9)中,所述热压合工艺具体为:以升温速率为20-30℃/min的条件下升温至90-120℃,同时以600-900g/min的速度逐渐增加压合重量至1000-2000g,保持5-10分钟;接着以升温速率为10-20℃/min的条件下升温至130-150℃,同时以500-800g/min的速度逐渐增加压合重量至2500-4000g,保持10-15分钟;接着以升温速率为25-35℃/min的条件下升温至180-200℃,同时以300-500g/min的速度逐渐减少压合重量至1800-2400g,保持20-25分钟,接着以600-800g/min的速度逐渐减少压合重量至0,保持温度为180-200℃,保持30-50分钟,最后冷却至室温。
2.根据权利要求1所述的封装构件的制备方法,其特征在于:在所述步骤(1)中,所述散热基板为金属基板或陶瓷基板。
3.根据权利要求1所述的封装构件的制备方法,其特征在于:在所述步骤(2)中,多个所述凹孔呈阵列排布,所述凹孔的直径为100-400微米。
4.根据权利要求1所述的封装构件的制备方法,其特征在于:在所述步骤(3)中,所述绝缘层为氧化铝、氧化硅、氮化硅、碳化硅、氮化铝、有机复合材料中的一种或多种。
5.根据权利要求1所述的封装构件的制备方法,其特征在于:在所述步骤(4)中,在所述绝缘层上形成电路布线层的具体工艺为:在所述绝缘层上沉积导电金属层,然后通过光刻工艺形成所述电路布线层。
6.根据权利要求1所述的封装构件的制备方法,其特征在于:在所述步骤(7)中,通过切割工艺或激光烧蚀工艺形成所述穿孔。
7.根据权利要求1所述的封装构件的制备方法,其特征在于:在所述步骤(8)中,所述金属导电柱的材料为铜、铝或不锈钢。
8.一种封装构件,其特征在于,采用权利要求1-7任一项所述的方法制备形成的。
CN202010141451.2A 2020-03-03 2020-03-03 一种封装构件及其制备方法 Active CN111341739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010141451.2A CN111341739B (zh) 2020-03-03 2020-03-03 一种封装构件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010141451.2A CN111341739B (zh) 2020-03-03 2020-03-03 一种封装构件及其制备方法

Publications (2)

Publication Number Publication Date
CN111341739A CN111341739A (zh) 2020-06-26
CN111341739B true CN111341739B (zh) 2021-09-28

Family

ID=71187163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010141451.2A Active CN111341739B (zh) 2020-03-03 2020-03-03 一种封装构件及其制备方法

Country Status (1)

Country Link
CN (1) CN111341739B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236025B (zh) * 2020-12-09 2021-03-16 武汉大学 高温电路器件的加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633053A (zh) * 2012-08-27 2014-03-12 美的集团股份有限公司 一种智能功率模块及其制造方法
CN104064530A (zh) * 2013-03-21 2014-09-24 矽品精密工业股份有限公司 半导体封装件及其制法
CN204680661U (zh) * 2015-07-01 2015-09-30 四川广义微电子股份有限公司 Igbt芯片散热包围模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633053A (zh) * 2012-08-27 2014-03-12 美的集团股份有限公司 一种智能功率模块及其制造方法
CN104064530A (zh) * 2013-03-21 2014-09-24 矽品精密工业股份有限公司 半导体封装件及其制法
CN204680661U (zh) * 2015-07-01 2015-09-30 四川广义微电子股份有限公司 Igbt芯片散热包围模块

Also Published As

Publication number Publication date
CN111341739A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
JP4343296B2 (ja) 半導体デバイスの製造方法
US8357999B2 (en) Assembly having stacked die mounted on substrate
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US10121736B2 (en) Method of fabricating packaging layer of fan-out chip package
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US20090127702A1 (en) Package, subassembly and methods of manufacturing thereof
TW200428627A (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
KR20060110604A (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
TWI659509B (zh) 電子封裝件及其製法
US7361995B2 (en) Molded high density electronic packaging structure for high performance applications
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
CN111341739B (zh) 一种封装构件及其制备方法
TW200818423A (en) Thermally enhanced BGA packages and methods
CN111883506B (zh) 电子封装件及其承载基板与制法
CN111341676B (zh) 一种半导体封装及其制备方法
TWI802726B (zh) 電子封裝件及其承載基板與製法
US20080032454A1 (en) Thermally Enhanced BGA Package Substrate Structure and Methods
TW202115852A (zh) 半導體裝置及製造方法
CN109935557B (zh) 电子封装件及其制法
CN113078149B (zh) 半导体封装结构、方法、器件和电子产品
WO2022134789A1 (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210910

Address after: A1902, building 1, Shenzhen software industry base, No. 81, 83 and 85, Gaoxin South 10th Road, Binhai community, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000

Applicant after: Shenzhen faben Electronics Co.,Ltd.

Address before: 230000 group 1, Jiming village, Baishan Town, Lujiang County, Hefei City, Anhui Province

Applicant before: Zhang Zheng

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518061 a1902, building 1, Shenzhen software industry base, No. 81, 83 and 85, Gaoxin South 10th Road, Binhai community, Yuehai street, Nanshan District, Shenzhen, Guangdong

Patentee after: Shenzhen faben Electronics Co.,Ltd.

Address before: A1902, building 1, Shenzhen software industry base, No. 81, 83 and 85, Gaoxin South 10th Road, Binhai community, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000

Patentee before: Shenzhen faben Electronics Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221209

Address after: C1321, Innovation Plaza, No. 2007, Pingshan Avenue, Liulian Community, Pingshan Street, Pingshan District, Shenzhen, Guangdong 518117

Patentee after: Shenzhen zhinuo Microelectronics Co.,Ltd.

Address before: 518061 a1902, building 1, Shenzhen software industry base, No. 81, 83 and 85, Gaoxin South 10th Road, Binhai community, Yuehai street, Nanshan District, Shenzhen, Guangdong

Patentee before: Shenzhen faben Electronics Co.,Ltd.