CN115602666A - 芯片组件 - Google Patents
芯片组件 Download PDFInfo
- Publication number
- CN115602666A CN115602666A CN202110719546.2A CN202110719546A CN115602666A CN 115602666 A CN115602666 A CN 115602666A CN 202110719546 A CN202110719546 A CN 202110719546A CN 115602666 A CN115602666 A CN 115602666A
- Authority
- CN
- China
- Prior art keywords
- layer
- packaging
- substrate
- chip
- reference layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000004806 packaging method and process Methods 0.000 claims abstract description 50
- 229910000679 solder Inorganic materials 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000007769 metal material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本公开提供一种芯片组件，所述芯片组件包括封装结构和至少一个芯片，其中，所述封装结构包括封装基板、设置在所述封装基板上的电连接封装层和屏蔽盖板；所述封装基板包括至少一层绝缘基板和至少一层参考层，所述绝缘基板和所述参考层沿所述封装基板的厚度方向交替设置，且所述封装基板的顶面为所述参考层，不同层的参考层通过第一过孔电连接；所述电连接封装层设置在所述封装基板顶层的参考层上，所述电连接封装层中形成有芯片容纳腔；所述芯片设置在位于所述封装基板顶层的参考层上，且位于所述芯片容纳腔内；所述屏蔽盖板设置在所述电连接封装层背离所述封装基板的一侧，且所述屏蔽盖板通过第二过孔与所述封装基板顶层的参考层电连接。
Description
技术领域
本公开涉及通信设备领域，具体地，涉及一种芯片组件。
背景技术
对芯片进行封装时，常用的做法是使用塑封体对芯片进行封装。为了实现电磁屏蔽，在相关技术中常用的工艺是在封装芯片的塑封体周围溅射一层导体，并使之与塑封体内部的接地层相连。
但是，针对塑封体进行溅射的溅射技术对设备、以及工艺的要求比较高，从而提高了芯片封装工艺的成本。此外，塑封体散热性能较差，采用塑封体对芯片进行封装也会影响到芯片的散热性能。
发明内容
本公开提供一种芯片组件，所述芯片组件包括封装结构和至少一个芯片，其中，所述封装结构包括封装基板、设置在所述封装基板上的电连接封装层和屏蔽盖板；
所述封装基板包括至少一层绝缘基板和至少一层参考层，所述绝缘基板和所述参考层沿所述封装基板的厚度方向交替设置，且所述封装基板的顶面为所述参考层，不同层的参考层通过第一过孔电连接；
所述电连接封装层设置在所述封装基板顶层的参考层上，所述电连接封装层中形成有芯片容纳腔；
所述芯片设置在位于所述封装基板顶层的参考层上，且位于所述芯片容纳腔内；
所述屏蔽盖板设置在所述电连接封装层背离所述封装基板的一侧，且所述屏蔽盖板通过第二过孔与所述封装基板顶层的参考层电连接。
可选地，所述电连接封装层包括基板本体和贯穿所述基板本体的多个第二过孔，所述封装结构还包括阻焊层，所述阻焊层设置在所述电连接封装层与所述屏蔽盖板之间，所述阻焊层环绕所述芯片容纳腔设置，所述阻焊层上设置有多个通孔，多个所述通孔与多个所述第二过孔一一对应，且所述通孔将与该通孔对应的第二过孔的端部露出。
可选地，所述封装基板的底层为绝缘基板，所述封装结构还包括金属焊球层，所述金属焊球层包括多个金属焊球，所述金属焊球层设置在底层的绝缘基板背离所述参考层的表面上，多个所述金属焊球中的至少一个与所述参考层电连接。
可选地，多个所述金属焊球排列为多行多列，最外围的所述金属焊球通过第三过孔与所述参考层电连接。
可选地，所述芯片通过填充胶固定设置在所述封装基板顶层的参考层上，且所述芯片的金属凸点与所述封装基板顶层的参考层电连接。
可选地，所述屏蔽盖板通过导电胶与所述电连接封装层连接。
可选地，所述屏蔽盖板通过绝缘导热胶与所述芯片固定连接。
附图说明
图1是本公开所提供的芯片组件的一种实施方式的结构示意图；
图2是阻焊层的示意图。
具体实施方式
为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的芯片组件进行详细描述。
在下文中将参考附图更充分地描述示例实施例，但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。
如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。
本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。
除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。
本公开提供一种芯片组件，其中，如图1所示，所述芯片组件包括封装结构和至少一个芯片200，其中，封装结构包括封装基板、设置在封装基板上的电连接封装层120和屏蔽盖板130。
封装基板包括至少一层绝缘基板111和至少一层参考层112，绝缘基板111和参考层112沿封装基板的厚度方向交替设置，且封装基板的顶面为参考层112，不同层的参考层112通过第一过孔112a电连接。
电连接封装层120设置在封装基板顶层的参考层112上，电连接封装层120中形成有芯片容纳腔。
芯片200设置在位于封装基板顶层的参考层112上，且位于所述芯片容纳腔内。
屏蔽盖板130设置在电连接封装层120背离封装基板的一侧，且屏蔽盖板130通过第二过孔121与封装基板顶层的参考层112电连接。
在本公开中，参考层112由金属材料制成、屏蔽盖板130也由金属材料制成，参考层112可以用作接地层。在本公开中，屏蔽盖板130为金属层，可以通过电镀的方式形成屏蔽盖板130，也可以通过预先制备的方式形成屏蔽盖板130，因此，屏蔽盖板130的整体制造成本较低。此外，封装基板包括绝缘基板111和散热性能良好的参考层112，使得所述封装结构具有良好的导热性能。
在本公开中，对绝缘基板111的材料不做特殊的限定。例如，绝缘基板可以为硅基板、玻璃基板、陶瓷基板、有机基板中的任意一者。
在本公开中，对制成参考层112、以及屏蔽盖板130的金属材料也不做特殊的限定。例如，可以利用铜、铝等金属或合金制成参考层112和屏蔽盖板130。
在本公开中，对电连接封装层120的具体结构不做特殊的限定，例如，电连接封装层120可以包括基板本体122和贯穿该基板本体122的多个第二过孔121，封装结构还包括阻焊层140，该阻焊层140设置在电连接封装层120与屏蔽盖板130之间，阻焊层140环绕所述芯片容纳腔设置。如图2所示，阻焊层140上设置有多个通孔141，多个通孔141与多个第二过孔121一一对应，且通孔141将与该通孔对应的第二过孔121的端部露出。
在阻焊层140上设置通孔141有利于第二过孔121散热，以进一步提高封装结构的散热性能。
在本公开中，对通孔141的形状不做特殊的限定，例如，通孔141可以为圆形通孔，也可以为矩形通孔。
在本公开中，封装基板的底层可以为绝缘基板111，相应地，封装结构还可以包括金属焊球层，该金属焊球层包括多个金属焊球150，所述金属焊球层设置在底层的绝缘基板111背离参考层112的表面上，多个金属焊球150中的至少一个与参考层112电连接。
设置金属焊球层可以对整个芯片组件进行保护、避免封装基板收到刮擦、磨损等外界伤害。
在本公开中，对如何将金属焊球150设置在底层的绝缘基板111上不做特殊的限定。例如，可以在底层的绝缘基板111上设置焊盘、然后将金属焊球焊接在焊盘上。相应地，可以通过第三过孔151将参考层112与金属焊球150电连接。
作为一种可选实施方式，多个金属焊球150排列为多行多列，最外围的金属焊球150通过第三过孔151与参考层112电连接。
在本公开中，对如何将芯片200固定在参考层上不做特殊的限定，例如，芯片200可以通过填充胶固定设置在封装基板顶层的参考层112上，且芯片200的金属凸点与封装基板顶层的参考层112电连接。
在本公开中，对如何将屏蔽盖板130与电连接封装层120连接不做特殊的限定，为了便于加工和实现，可选地，屏蔽盖板130可以通过导电胶170与电连接封装层120连接，以实现屏蔽盖板130与第二过孔121的电连接。
作为一种可选实施方式，屏蔽盖板130可以通过绝缘导热胶160与芯片200固定连接。
本公开所提供的封装结构的芯片容纳腔中可以设置一个芯片，也可以设置多个芯片。
在本公开中，对封装结构中绝缘基板111和参考层112的具体数量不做特殊的限定，可以根据芯片的散热需求、以及具体的电学性能需求来设置绝缘基板111、以及参考层112的层数。在图1中所示的实施方式中，设置了四层绝缘基板111和4层参考层112。
本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其它实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。
Claims (7)
1.一种芯片组件，所述芯片组件包括封装结构和至少一个芯片，其特征在于，所述封装结构包括封装基板、设置在所述封装基板上的电连接封装层和屏蔽盖板；
所述封装基板包括至少一层绝缘基板和至少一层参考层，所述绝缘基板和所述参考层沿所述封装基板的厚度方向交替设置，且所述封装基板的顶面为所述参考层，不同层的参考层通过第一过孔电连接；
所述电连接封装层设置在所述封装基板顶层的参考层上，所述电连接封装层中形成有芯片容纳腔；
所述芯片设置在位于所述封装基板顶层的参考层上，且位于所述芯片容纳腔内；
所述屏蔽盖板设置在所述电连接封装层背离所述封装基板的一侧，且所述屏蔽盖板通过第二过孔与所述封装基板顶层的参考层电连接。
2.根据权利要求1所述的芯片组件，其特征在于，所述电连接封装层包括基板本体和贯穿所述基板本体的多个第二过孔，所述封装结构还包括阻焊层，所述阻焊层设置在所述电连接封装层与所述屏蔽盖板之间，所述阻焊层环绕所述芯片容纳腔设置，所述阻焊层上设置有多个通孔，多个所述通孔与多个所述第二过孔一一对应，且所述通孔将与该通孔对应的第二过孔的端部露出。
3.根据权利要求1所述的芯片组件，其特征在于，所述封装基板的底层为绝缘基板，所述封装结构还包括金属焊球层，所述金属焊球层包括多个金属焊球，所述金属焊球层设置在底层的绝缘基板背离所述参考层的表面上，多个所述金属焊球中的至少一个与所述参考层电连接。
4.根据权利要求3所述的芯片组件，其特征在于，多个所述金属焊球排列为多行多列，最外围的所述金属焊球通过第三过孔与所述参考层电连接。
5.根据权利要求1至4中任意一项所述的芯片组件，其特征在于，所述芯片通过填充胶固定设置在所述封装基板顶层的参考层上，且所述芯片的金属凸点与所述封装基板顶层的参考层电连接。
6.根据权利要求1至4中任意一项所述的芯片组件，其特征在于，所述屏蔽盖板通过导电胶与所述电连接封装层连接。
7.根据权利要求1至4中任意一项所述的芯片组件，其特征在于，所述屏蔽盖板通过绝缘导热胶与所述芯片固定连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110719546.2A CN115602666A (zh) | 2021-06-28 | 2021-06-28 | 芯片组件 |
| PCT/CN2022/081929 WO2023273425A1 (zh) | 2021-06-28 | 2022-03-21 | 芯片组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110719546.2A CN115602666A (zh) | 2021-06-28 | 2021-06-28 | 芯片组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115602666A true CN115602666A (zh) | 2023-01-13 |
Family
ID=84691134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110719546.2A Pending CN115602666A (zh) | 2021-06-28 | 2021-06-28 | 芯片组件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115602666A (zh) |
| WO (1) | WO2023273425A1 (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI328423B (en) * | 2007-09-14 | 2010-08-01 | Unimicron Technology Corp | Circuit board structure having heat-dissipating structure |
| US9768145B2 (en) * | 2015-08-31 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming multi-die package structures including redistribution layers |
| CN112349693B (zh) * | 2020-09-28 | 2022-06-28 | 中国电子科技集团公司第二十九研究所 | 一种采用bga接口的宽带射频系统级封装结构 |
-
2021
- 2021-06-28 CN CN202110719546.2A patent/CN115602666A/zh active Pending
-
2022
- 2022-03-21 WO PCT/CN2022/081929 patent/WO2023273425A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023273425A1 (zh) | 2023-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211190B2 (en) | Semiconductor packages having reduced stress | |
| US7145225B2 (en) | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods | |
| US8946886B1 (en) | Shielded electronic component package and method | |
| US6816385B1 (en) | Compliant laminate connector | |
| EP2899755A1 (en) | Semiconductor package | |
| KR20080031119A (ko) | 반도체 장치 | |
| WO2008040200A1 (en) | Stacked multi-chip package with emi shielding | |
| KR20040069962A (ko) | 전자 소자 캐리어를 위한 최적화된 덮개의 장착 | |
| US9837378B2 (en) | Fan-out 3D IC integration structure without substrate and method of making the same | |
| US9337137B1 (en) | Method and system for solder shielding of ball grid arrays | |
| US9780047B1 (en) | Semiconductor package | |
| US8377749B1 (en) | Integrated circuit transmission line | |
| US11776919B2 (en) | Semiconductor package | |
| US20110174526A1 (en) | Circuit module | |
| JP2006228897A (ja) | 半導体装置 | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| KR20180023488A (ko) | 반도체 패키지 및 반도체 패키지 제조방법 | |
| US11640925B2 (en) | System and method for a device package | |
| CN115602666A (zh) | 芯片组件 | |
| US6747352B1 (en) | Integrated circuit having multiple power/ground connections to a single external terminal | |
| US7190056B2 (en) | Thermally enhanced component interposer: finger and net structures | |
| KR20170092014A (ko) | 반도체 장치 및 이의 제조 방법 | |
| TWI781863B (zh) | 平面式多晶片裝置 | |
| JP7302784B2 (ja) | インターポーザ及びこれを含むパッケージ構造物 | |
| EP3055880B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055 Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 518055, 2nd Floor, ZTE Industrial Park, No. 2 Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province, China Applicant after: SANECHIPS TECHNOLOGY Co.,Ltd. Address before: 2nd Floor, 2nd Floor, ZTE Industrial Park, No. 2 Xili Chuangyan Road, Xili Community, Xili Street, Nanshan District, Shenzhen City, Guangdong Province 518055 Applicant before: SANECHIPS TECHNOLOGY Co.,Ltd. Country or region before: China |