CN111211116A - 发光二极管封装及其制作方法 - Google Patents

发光二极管封装及其制作方法 Download PDF

Info

Publication number
CN111211116A
CN111211116A CN201811389146.4A CN201811389146A CN111211116A CN 111211116 A CN111211116 A CN 111211116A CN 201811389146 A CN201811389146 A CN 201811389146A CN 111211116 A CN111211116 A CN 111211116A
Authority
CN
China
Prior art keywords
layer
substrate
emitting diode
conductive
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811389146.4A
Other languages
English (en)
Other versions
CN111211116B (zh
Inventor
林奕承
陈裕华
简俊贤
陈建州
吴政惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201811389146.4A priority Critical patent/CN111211116B/zh
Publication of CN111211116A publication Critical patent/CN111211116A/zh
Application granted granted Critical
Publication of CN111211116B publication Critical patent/CN111211116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种发光二极管封装及其制造方法，发光二极管封装包括载板结构、图案化导电层、至少一芯片、介电层、至少一第一导电通孔、增层线路结构以及至少一发光二极管。图案化导电层配置于载板结构上。芯片配置于载板结构上。介电层配置于载板结构上，且包覆芯片与图案化导电层。第一导电通孔贯穿介电层，且与图案化导电层电性连接。增层线路结构配置于介电层上，且与第一导电通孔电性连接。发光二极管配置于增层线路结构上。

Description

发光二极管封装及其制作方法
技术领域
本发明涉及一种发光二极管封装及其制作方法，尤其涉及一种具有内埋式芯片的发光二极管封装及其制作方法。
背景技术
目前，在微型发光二极管(micro LED)的封装过程中，是先在印刷电路板上制作重布线路层以及焊接点，再将微型发光二极管巨量转移至印刷电路板上的焊接点。但由于印刷电路板的多层结构的翘曲度较大，使得微型发光二极管在巨量转移时不易与芯片对接，进而造成良率大幅下降。此外，现今驱动IC的封装技术使显示面板的边缘有接缝点，除了让有效面积的利用率会下降，也会形成看板为有边的屏幕。也就是说，在电视墙或看板上会有明显的接缝或黑边，进而影响视觉上的解析度不佳。
发明内容
本发明提供一种发光二极管封装，可具有较佳的良率。
本发明提供一种发光二极管封装的制作方法，可改善印刷电路板的翘曲度较大的问题。
本发明的发光二极管封装包括载板结构、图案化导电层、至少一芯片、介电层、至少一第一导电通孔、增层线路结构以及至少一发光二极管。图案化导电层配置于载板结构上。芯片配置于载板结构上。介电层配置于载板结构上，且包覆芯片与图案化导电层。第一导电通孔贯穿介电层，且与图案化导电层电性连接。增层线路结构配置于介电层上，且与第一导电通孔电性连接。发光二极管配置于增层线路结构上。
在本发明的一实施例中，上述的增层线路结构与载板结构分别位于芯片的相对两侧。发光二极管与芯片分别位于增层线路结构的相对两侧。
在本发明的一实施例中，上述的增层线路结构包括至少一线路层、至少一第一介电层以及至少一第一导电孔。线路层与第一介电层依序叠置于介电层上。第一导电孔贯穿第一介电层且电性连接线路层。
在本发明的一实施例中，上述的发光二极管封装还包括防焊层、接垫、粘着层以及透光基板。防焊层配置于增层线路结构上。接垫配置于防焊层的至少一开口中，且暴露于防焊层外。粘着层配置于防焊层上，且包覆发光二极管。透光基板配置于粘着层上。透光基板与防焊层分别位于粘着层的相对两侧。发光二极管对应于接垫设置。发光二极管通过对应的接垫与增层线路结构电性连接。
在本发明的一实施例中，上述的发光二极管通过增层线路结构与芯片电性连接。
在本发明的一实施例中，上述的芯片的主动表面朝向载板结构。载板结构包括基板、第一导电层、第二介电层、多个焊球、胶层、第二导电层、至少一第二导电通孔以及至少一电子元件。基板具有彼此相对的第一表面与第二表面。第一导电层配置于基板的第一表面上。第二介电层配置于基板的第一表面上，以包覆第一导电层。焊球配置于第二介电层的多个开口中，且暴露于第二介电层外。胶层配置于第二介电层上，且包覆焊球。第二导电层配置于基板的第二表面上。第二导电通孔贯穿基板，且电性连接第一导电层与第二导电层。电子元件配置于基板的第二表面上，且与第二导电层电性连接。焊球暴露于胶层外，以与对应的图案化导电层电性连接。
在本发明的一实施例中，上述的芯片配置于图案化导电层上，且芯片的主动表面直接接触图案化导电层。
在本发明的一实施例中，上述的基板包括可挠式基板或玻璃基板。
在本发明的一实施例中，上述的芯片的主动表面朝向增层线路结构，且发光二极管封装还包括第二导电孔。第二导电孔配置于芯片的主动表面上，且与增层线路结构电性连接。
在本发明的一实施例中，上述的载板结构包括可挠式基板或玻璃基板。
本发明的发光二极管封装的制作方法包括以下步骤。提供临时基板。形成图案化导电层于临时基板上。配置至少一芯片于临时基板上。压合介电层于临时基板上，以使介电层包覆芯片与图案化导电层。形成至少一第一导电通孔。第一导电通孔贯穿介电层，且与图案化导电层电性连接。形成增层线路结构于介电层上，以使增层线路结构与第一导电通孔电性连接。配置至少一发光二极管于增层线路结构上。移除临时基板。接合图案化导电层与载板结构。
在本发明的一实施例中，上述的临时基板包括刚性基板以及配置于刚性基板上的掀离层。图案化导电层与刚性基板分别位于掀离层的相对两侧。
在本发明的一实施例中，上述的发光二极管封装的制作方法还包括以下步骤。在配置发光二极管于增层线路结构上之前，形成防焊层于增层线路结构上，形成接垫于防焊层的至少一开口中，且暴露于防焊层外。在移除临时基板之前，压合粘着层于防焊层上并包覆发光二极管，且配置透光基板于粘着层上。透光基板与防焊层分别位于粘着层的相对两侧。发光二极管对应于接垫设置。发光二极管通过对应的接垫与增层线路结构电性连接。
在本发明的一实施例中，上述的芯片的主动表面朝向载板结构，且形成载板结构的步骤包括以下步骤。首先，提供基板。基板具有彼此相对的第一表面与第二表面。形成至少一第二导电通孔于基板中，并使第二导电通孔贯穿基板。接着，形成第一导电层于基板的第一表面上。形成第二导电层于基板的第二表面上。然后，形成第二介电层于基板的第一表面上，以包覆第一导电层。形成多个焊球于第二介电层的多个开口中，且暴露于第二介电层外。形成胶层于第二介电层上，以包覆焊球。然后，配置至少一电子元件于第二导电层上。其中，第二导电通孔电性连接第一导电层与第二导电层。焊球暴露于胶层外，以与对应的图案化导电层电性连接。
在本发明的一实施例中，上述的芯片的主动表面朝向增层线路结构，且发光二极管封装的制作方法还包括以下步骤。在形成增层线路结构于介电层上之前，形成第二导电孔于芯片的主动表面上，且与增层线路结构电性连接。
基于上述，在本实施例发光二极管封装及其制作方法中，发光二极管封装包括载板结构、图案化导电层、至少一芯片、介电层、至少一第一导电通孔、增层线路结构以及至少一发光二极管。其中，图案化导电层、芯片以及介电层皆配置于载板结构上，且介电层包覆芯片与图案化导电层。第一导电通孔贯穿介电层，且与图案化导电层电性连接。增层线路结构配置于介电层上，且与第一导电通孔电性连接。发光二极管配置于增层线路结构上。藉此设计，使得本实施例的发光二极管封装及其制作方法可改善印刷电路板的翘曲度较大的问题，并可具有较佳的良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1G示出为本发明一实施例的一种发光二极管封装的制作方法的剖面示意图。
图2示出为本发明另一实施例的一种发光二极管封装的剖面示意图。
图3示出为本发明另一实施例的一种发光二极管封装的剖面示意图。
【符号说明】
100、100a、100b：发光二极管封装
110：临时基板
112：刚性基板
114：掀离层
120：图案化导电层
122：晶种层
124：导电材料层
130、130a：芯片
132、132a：主动表面
140：介电层
142：开口
144：第一导电通孔
146：第二导电孔
150：增层线路结构
152：线路层
154：第一介电层
156：第一导电孔
160：防焊层
162：开口
164：接垫
170：发光二极管
180：粘着层
182：透光基板
190、190a：载板结构
191：基板
191a：第一表面
191b：第二表面
191c：开口
192：第一导电层
193：第二介电层
193a：开口
194：焊球
195：胶层
196：第二导电层
197：第二导电通孔
198：电子元件
具体实施方式
图1A至图1G示出为本发明一实施例的一种发光二极管封装的制作方法的剖面示意图。
请参照图1A，在本实施例中，先提供临时基板110。其中，临时基板110包括刚性基板112以及配置于刚性基板上的掀离层114。此处，刚性基板112的材料包括低热膨胀系数材料(Coefficient of thermal expansion，CTE)，例如是玻璃、陶瓷等，但不限于此。掀离层114可由聚合物系材料形成，所述聚合物系材料可与刚性基板112一起在后续步骤中被移除。在一些实施例中，掀离层114是会在受热时失去其粘着特性的环氧树脂系热释放材料，例如光热转换(light-to-heat-conversion，LTHC)释放涂层。在其他实施例中，掀离层114可为会在被暴露至紫外光时失去其粘着特性的紫外光(ultra-violet，UV)胶。
请参照图1B，在本实施例中，形成图案化导电层120于临时基板110的掀离层114上。在本实施例中，形成图案化导电层120的方式例如是包括以下步骤，但不以此为限。先在掀离层114之上形成晶种层122。在一些实施例中，晶种层122为金属层，所述金属层可为单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层122包括钛层及位于所述钛层之上的铜层。可使用例如物理气相沉积(physical vapor deposition，PVD)等方法来形成晶种层122。接着，在晶种层122上形成光阻(未示出)并将所述光阻图案化。可通过旋转涂布(spin coating)等方法来形成光阻并可将所述光阻暴露至光以进行图案化。然后，可通过例如是电镀(plating)等镀覆制造，在光阻的开口中及暴露出的晶种层122上形成导电材料层124。导电材料层124可为金属或金属合金，例如铜、钛、钨、铝等或其组合。接着，移除光阻以及移除光阻后所暴露出的部分晶种层122。此时，晶种层122的其余部分及导电材料层124则会形成图案化导电层120。其中，图案化导电层120与刚性基板112分别位于掀离层114的相对两侧。
接着，配置至少一芯片130于临时基板110上。在本实施例中，可将芯片130配置于图案化导电层120上，以使芯片130的主动表面132直接接触图案化导电层120，且使芯片130的主动表面132朝向掀离层114，但不以此为限。在其他实施例中，也可将芯片130配置于掀离层114上，使芯片130不接触图案化导电层120，且使芯片130的主动表面132背向掀离层114。
请参照图1C，在本实施例中，压合一介电层140于临时基板110的掀离层114上，以使介电层140包覆芯片130与图案化导电层120。此处，介电层140可由聚合物形成，所述聚合物可例如是聚苯并恶唑(polybenzoxazole，PBO)、聚酰亚胺(polyimide)、苯并环丁烯(benzocyclobutene，BCB)等可使用光罩(lithography mask)进行图案化的感光性材料。
接着，对介电层140进行图案化，以形成可暴露出部分图案化导电层120的开口142。然后，可通过例如是电镀等镀覆制造，以形成至少一第一导电通孔144。其中，第一导电通孔144贯穿介电层140，且与图案化导电层120电性连接。
请参照图1D，在本实施例中，形成增层线路结构150于介电层140上，以使增层线路结构150与第一导电通孔144电性连接。其中，增层线路结构150包括至少一线路层152(图1D中示意地示出为3层)、至少一第一介电层154(图1D中示意地示出为2层)以及至少一第一导电孔156(图1D中示意地示出为12个)。在本实施例中，形成增层线路结构150于介电层140上的方式例如是包括以下步骤，但不以此为限。首先，以上述形成图案化导电层120的方式，在介电层140上形成增层线路结构150中的线路层152，并使线路层152电性连接至第一导电通孔144。再以上述形成介电层140的方式形成增层线路结构150中的第一介电层154。然后，在第一介电层154内形成增层线路结构150中的第一导电孔156，以使第一导电孔156贯穿第一介电层154并电性连接至线路层152。接着，再形成其他的线路层152、第一介电层154以及第一导电孔156，使增层线路结构150中的线路层152与第一介电层154依序叠置于介电层140上。
请参照图1E，在本实施例中，在配置发光二极管170于增层线路结构150上之前，形成防焊层160于增层线路结构150上。接着，形成接垫164于防焊层160的至少一开口162中。详细来说，先在增层线路结构150上形成防焊层160，再对防焊层160例如是利用蚀刻的方式形成开口162。其中，开口162暴露出增层线路结构150中最外层的线路层152的一部分。接着，在开口162中填入焊接材料，以形成接垫164。其中，焊接材料例如是锡，但不以此为限。在一些实施例中，接垫164暴露于防焊层160外。在一些实施例中，接垫164与防焊层160齐平。
虽然在本实施例中，是将防焊层160配置在增层线路结构150上，并将接垫164配置在防焊层160的开口162中，但不以此为限。在其他实施例中，也可以将介电层配置在增层线路结构上，并将接垫配置在介电层的开口中。
请参照图1F，在本实施例中，配置至少一发光二极管170于增层线路结构150上。其中，发光二极管170与芯片130分别位于增层线路结构150的相对两侧。详细来说，将发光二极管170对应于接垫164设置，以使发光二极管170直接接触接垫164。此时，发光二极管170可通过对应的接垫164与增层线路结构150电性连接，进而与芯片130电性连接。此处，发光二极管170可包括不同尺寸大小的发光二极管，例如是微型发光二极管、次毫米发光二极管(Mini LED)等，但不以此为限。发光二极管170也可包括不同颜色的发光二极管，例如是红色、绿色、蓝色等，但不以此为限。
然后，在移除临时基板110之前，压合一粘着层180于防焊层160上。粘着层180可包覆发光二极管170。粘着层180的材料包括可透光材料，以使发光二极管170发出的光可穿透粘着层180。接着，配置透光基板182于粘着层180上，以使透光基板182与防焊层160分别位于粘着层180的相对两侧。此处，透光基板182可包括玻璃或透明树脂，但不以此为限。
请参照图1G，在本实施例中，先移除临时基板110，接着，接合图案化导电层120与载板结构190。详细来说，在移除临时基板110之前，先形成一载板结构190。在本实施例中，形成载板结构190的方式例如是包括以下步骤，但不以此为限。
首先，提供基板191。基板191可包括可挠式基板或玻璃基板。基板191具有彼此相对的第一表面191a与第二表面191b。接着，在基板191中形成开口191c，并使开口191c连接第一表面191a与第二表面191b。可再通过例如是电镀(plating)等镀覆制造，以形成贯穿基板191的至少一第二导电通孔197。然后，形成第一导电层192于基板191的第一表面191a上，并暴露出部分基板191的第一表面191a。形成第二导电层196于基板191的第二表面191b上，并暴露出部分基板191的第二表面191b。其中，第二导电通孔197电性连接第一导电层192与第二导电层196。然后，形成第二介电层193于基板191的第一表面191a上，以包覆第一导电层192并覆盖第一导电层192暴露出的部分基板191。在第二介电层193中形成多个开口193a，并使开口193a暴露出部分的第一导电层192。然后，形成多个焊球194于第二介电层193的开口193a中。其中，焊球194可电性连接至第一导电层192，且暴露于第二介电层193外。然后，形成胶层195于第二介电层193上，以包覆焊球194。然后，配置至少一电子元件198于第二导电层196上。电子元件198可包括主动元件或被动元件，例如是驱动IC、电容等。此时，制作完成载板结构190。
接着，移除临时基板110，并使图案化导电层120与载板结构190进行接合。详细来说，由于载板结构190的焊球194暴露于胶层195外，因此，在接合图案化导电层120与载板结构190时，可将图案化导电层120与载板结构190上对应的焊球194直接接触且电性连接。于是，增层线路结构150与载板结构190分别位于芯片130的相对两侧，且芯片130的主动表面132朝向载板结构190。此时，已制作完成发光二极管封装100。
简言之，本实施例的发光二极管封装100包括载板结构190、图案化导电层120、至少一芯片130、介电层140、至少一第一导电通孔144、增层线路结构150以及至少一发光二极管170。其中，图案化导电层120配置于载板结构190上。芯片130配置于载板结构190上。介电层140配置于载板结构190上，且包覆芯片130与图案化导电层120。第一导电通孔144贯穿介电层140，且与图案化导电层120电性连接。增层线路结构150配置于介电层140上，且与第一导电通孔144电性连接。发光二极管170配置于增层线路结构150上。藉此设计，使得本实施例的发光二极管封装100及其制作方法可改善印刷电路板的翘曲度较大的问题，并可具有较佳的良率。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2示出为本发明另一实施例的一种发光二极管封装的剖面示意图。请同时参考图1G与图2，本实施例的发光二极管封装100a与图1G中的发光二极管封装100相似，惟二者主要差异之处在于：在本实施例的发光二极管封装100a中，芯片130a的主动表面132a朝向增层线路结构150，且发光二极管封装100a还包括第二导电孔146。其中，第二导电孔146配置于芯片130a的主动表面132a上，且与增层线路结构150电性连接。在一些实施例中，芯片130a直接配置在载板结构190的胶层195上。在一些实施例中，芯片130a与载板结构190之间不具有图案化导电层120。
图3示出为本发明另一实施例的一种发光二极管封装的剖面示意图。请同时参考图2与图3，本实施例的发光二极管封装100b与图2中的发光二极管封装100a相似，惟二者主要差异之处在于：在本实施例的发光二极管封装100b中，载板结构190a不包括第一导电层、第二介电层、焊球、胶层、第二导电层、第二导电通孔以及电子元件。也就是说，本实施例的芯片130a直接配置在载板结构190a上，且载板结构190a为可挠式基板或玻璃基板。
综上所述，在本实施例发光二极管封装及其制作方法中，发光二极管封装包括载板结构、图案化导电层、至少一芯片、介电层、至少一第一导电通孔、增层线路结构以及至少一发光二极管。其中，图案化导电层、芯片以及介电层皆配置于载板结构上，且介电层包覆芯片与图案化导电层。第一导电通孔贯穿介电层，且与图案化导电层电性连接。增层线路结构配置于介电层上，且与第一导电通孔电性连接。发光二极管配置于增层线路结构上。藉此设计，使得本实施例的发光二极管封装及其制作方法可改善印刷电路板的翘曲度较大的问题，并可具有较佳的良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (20)

1.一种发光二极管封装，包括：
载板结构；
图案化导电层，配置于所述载板结构上；
至少一芯片，配置于所述载板结构上；
介电层，配置于所述载板结构上，且包覆所述芯片与所述图案化导电层；
至少一第一导电通孔，贯穿所述介电层，且与所述图案化导电层电性连接；
增层线路结构，配置于所述介电层上，且与所述第一导电通孔电性连接；以及
至少一发光二极管，配置于所述增层线路结构上。
2.根据权利要求1所述的发光二极管封装，其中所述增层线路结构与所述载板结构分别位于所述芯片的相对两侧，且所述发光二极管与所述芯片分别位于所述增层线路结构的相对两侧。
3.根据权利要求1所述的发光二极管封装，其中所述增层线路结构包括至少一线路层、至少一第一介电层以及至少一第一导电孔，其中所述线路层与所述第一介电层依序叠置于所述介电层上，所述第一导电孔贯穿所述第一介电层且电性连接所述线路层。
4.根据权利要求1所述的发光二极管封装，还包括：
防焊层，配置于所述增层线路结构上；
接垫，配置于所述防焊层的至少一开口中，且暴露于所述防焊层外；
粘着层，配置于所述防焊层上，且包覆所述发光二极管；以及
透光基板，配置于所述粘着层上，其中所述透光基板与所述防焊层分别位于所述粘着层的相对两侧，所述发光二极管对应于所述接垫设置，且所述发光二极管通过对应的所述接垫与所述增层线路结构电性连接。
5.根据权利要求1所述的发光二极管封装，其中所述发光二极管通过所述增层线路结构与所述芯片电性连接。
6.根据权利要求1所述的发光二极管封装，其中所述芯片的主动表面朝向所述载板结构，且所述载板结构包括：
基板，具有彼此相对的第一表面与第二表面；
第一导电层，配置于所述基板的第一表面上；
第二介电层，配置于所述基板的第一表面上，且包覆所述第一导电层；
多个焊球，配置于所述第二介电层的多个开口中，且暴露于所述第二介电层外；
胶层，配置于所述第二介电层上，且包覆所述多个焊球；
第二导电层，配置于所述基板的第二表面上；
至少一第二导电通孔，贯穿所述基板，且电性连接所述第一导电层与所述第二导电层；以及
至少一电子元件，配置于所述基板的第二表面上，且与所述第二导电层电性连接，其中所述多个焊球暴露于所述胶层外，以与对应的所述图案化导电层电性连接。
7.根据权利要求6所述的发光二极管封装，其中所述芯片配置于所述图案化导电层上，且所述芯片的所述主动表面直接接触所述图案化导电层。
8.根据权利要求6所述的发光二极管封装，其中所述基板包括可挠式基板或玻璃基板。
9.根据权利要求1所述的发光二极管封装，其中所述芯片的主动表面朝向所述增层线路结构，且所述发光二极管封装还包括：
第二导电孔，配置于所述芯片的所述主动表面上，且与所述增层线路结构电性连接。
10.根据权利要求9所述的发光二极管封装，其中所述载板结构为可挠式基板或玻璃基板。
11.一种发光二极管封装的制作方法，包括：
提供临时基板；
形成图案化导电层于所述临时基板上；
配置至少一芯片于所述临时基板上；
压合介电层于所述临时基板上，以使所述介电层包覆所述芯片与所述图案化导电层；
形成至少一第一导电通孔，所述第一导电通孔贯穿所述介电层，且与所述图案化导电层电性连接；
形成增层线路结构于所述介电层上，以使所述增层线路结构与所述第一导电通孔电性连接；
配置至少一发光二极管于所述增层线路结构上；
移除所述临时基板；以及
接合所述图案化导电层与载板结构。
12.根据权利要求11所述的发光二极管封装的制作方法，其中所述临时基板包括刚性基板以及配置于所述刚性基板上的掀离层，且所述图案化导电层与所述刚性基板分别位于所述掀离层的相对两侧。
13.根据权利要求11所述的发光二极管封装的制作方法，其中所述增层线路结构与所述临时基板分别位于所述芯片的相对两侧，且所述发光二极管与所述芯片分别位于所述增层线路结构的相对两侧。
14.根据权利要求11所述的发光二极管封装的制作方法，其中所述增层线路结构包括至少一线路层、至少一第一介电层以及至少一第一导电孔，其中所述线路层与所述第一介电层依序叠置于所述介电层上，所述第一导电孔贯穿所述第一介电层且电性连接所述线路层。
15.根据权利要求11所述的发光二极管封装的制作方法，还包括：
在配置所述发光二极管于所述增层线路结构上之前，形成防焊层于所述增层线路结构上，形成接垫于所述防焊层的至少一开口中，且暴露于所述防焊层外；以及
在移除所述临时基板之前，压合粘着层于所述防焊层上并包覆所述发光二极管，且配置透光基板于所述粘着层上，其中所述透光基板与所述防焊层分别位于所述粘着层的相对两侧，所述发光二极管对应于所述接垫设置，且所述发光二极管通过对应的所述接垫与所述增层线路结构电性连接。
16.根据权利要求11所述的发光二极管封装的制作方法，其中所述发光二极管通过所述增层线路结构与所述芯片电性连接。
17.根据权利要求11所述的发光二极管封装的制作方法，其中所述芯片的主动表面朝向所述载板结构，且形成所述载板结构的步骤包括：
提供基板，所述基板具有彼此相对的第一表面与第二表面；
形成至少一第二导电通孔于所述基板中，并使所述第二导电通孔贯穿所述基板；
形成第一导电层于所述基板的第一表面上；
形成第二导电层于所述基板的第二表面上；
形成第二介电层于所述基板的第一表面上，以包覆所述第一导电层；
形成多个焊球于所述第二介电层的多个开口中，且暴露于所述第二介电层外；
形成胶层于所述第二介电层上，以包覆所述多个焊球；以及
配置至少一电子元件于所述第二导电层上，其中所述第二导电通孔电性连接所述第一导电层与所述第二导电层，所述多个焊球暴露于所述胶层外，以与对应的所述图案化导电层电性连接。
18.根据权利要求17所述的发光二极管封装的制作方法，其中所述芯片配置于所述图案化导电层上，且所述芯片的所述主动表面直接接触所述图案化导电层。
19.根据权利要求17所述的发光二极管封装的制作方法，其中所述基板包括可挠式基板或玻璃基板。
20.根据权利要求11所述的发光二极管封装的制作方法，其中所述芯片的主动表面朝向所述增层线路结构，且所述发光二极管封装的制作方法还包括：
在形成所述增层线路结构于所述介电层上之前，形成第二导电孔于所述芯片的所述主动表面上，且与所述增层线路结构电性连接。
CN201811389146.4A 2018-11-21 2018-11-21 发光二极管封装及其制作方法 Active CN111211116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811389146.4A CN111211116B (zh) 2018-11-21 2018-11-21 发光二极管封装及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811389146.4A CN111211116B (zh) 2018-11-21 2018-11-21 发光二极管封装及其制作方法

Publications (2)

Publication Number Publication Date
CN111211116A true CN111211116A (zh) 2020-05-29
CN111211116B CN111211116B (zh) 2022-03-01

Family

ID=70789195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811389146.4A Active CN111211116B (zh) 2018-11-21 2018-11-21 发光二极管封装及其制作方法

Country Status (1)

Country Link
CN (1) CN111211116B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115903300A (zh) * 2021-08-18 2023-04-04 庆鼎精密电子（淮安）有限公司 背光板及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
CN101241901A (zh) * 2008-03-17 2008-08-13 日月光半导体制造股份有限公司 内埋式芯片封装结构及其制作方法
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
US20110227190A1 (en) * 2010-03-17 2011-09-22 Industrial Technology Research Institute Electronic device package structure and method for fabricating the same
CN103915413A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 层叠封装接合结构
CN107301957A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 以裸片接合到形成的重布线的三维集成电路形成方法
CN108630658A (zh) * 2017-03-21 2018-10-09 艾马克科技公司 半导体装置及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
CN101515574A (zh) * 2008-02-18 2009-08-26 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN101241901A (zh) * 2008-03-17 2008-08-13 日月光半导体制造股份有限公司 内埋式芯片封装结构及其制作方法
US20110227190A1 (en) * 2010-03-17 2011-09-22 Industrial Technology Research Institute Electronic device package structure and method for fabricating the same
CN103915413A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 层叠封装接合结构
CN107301957A (zh) * 2016-04-15 2017-10-27 台湾积体电路制造股份有限公司 以裸片接合到形成的重布线的三维集成电路形成方法
CN108630658A (zh) * 2017-03-21 2018-10-09 艾马克科技公司 半导体装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
田民波: "《电子封装工程》", 30 September 2003, 清华大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115903300A (zh) * 2021-08-18 2023-04-04 庆鼎精密电子（淮安）有限公司 背光板及其制作方法
CN115903300B (zh) * 2021-08-18 2024-06-07 庆鼎精密电子（淮安）有限公司 背光板及其制作方法

Also Published As

Publication number Publication date
CN111211116B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI703685B (zh) 發光二極體封裝及其製作方法
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US7435680B2 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
CN101969053B (zh) 半导体装置及其制造方法
US10886264B2 (en) Manufacturing method of light-emitting diode package structure
KR101572600B1 (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US8373276B2 (en) Printed wiring board and method for manufacturing the same
JP6797521B2 (ja) ダイパッケージ及びダイパッケージを作製する方法
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
US20120279630A1 (en) Manufacturing method of circuit substrate
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
JP5017872B2 (ja) 半導体装置及びその製造方法
TWI643532B (zh) 電路板結構及其製造方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
US10937723B2 (en) Package carrier structure having integrated circuit design and manufacturing method thereof
CN111211116B (zh) 发光二极管封装及其制作方法
JP2008270443A (ja) 積層配線基板及びその製造方法
CN110911541B (zh) 发光二极管封装结构及其制造方法
US20120073867A1 (en) Circuit structure
US8399969B2 (en) Chip package and fabricating method thereof
TWI450371B (zh) 半導體裝置及其製造方法
TWI759095B (zh) 封裝結構及其製作方法
TWI704854B (zh) 線路板結構及其製作方法、具有線路板結構之顯示裝置及其製作方法
TW202320276A (zh) 半導體基板結構及其製造方法
CN117293094A (zh) 电子装置以及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant