JP2020013988A - 改善された歩留まりを示す被覆された印刷された電子デバイス - Google Patents

改善された歩留まりを示す被覆された印刷された電子デバイス Download PDF

Info

Publication number
JP2020013988A
JP2020013988A JP2019115148A JP2019115148A JP2020013988A JP 2020013988 A JP2020013988 A JP 2020013988A JP 2019115148 A JP2019115148 A JP 2019115148A JP 2019115148 A JP2019115148 A JP 2019115148A JP 2020013988 A JP2020013988 A JP 2020013988A
Authority
JP
Japan
Prior art keywords
electrode traces
electrode
traces
protective layer
contact pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019115148A
Other languages
English (en)
Other versions
JP7229862B2 (ja
JP2020013988A5 (ja
Inventor
ジョナサン・エイチ・ヘルコ
Helko Jonathan
マイケル・エス・レトカー
Michael S Roetker
カイル・ビー・トールマン
B Tallman Kyle
エリック・ロバート・ドゥデク
Robert Dudek Eric
エイミー・キャサリン・ポーター
Catherine Porter Amy
デイビッド・エム・スキナー
M Skinner David
リン・マー
Marr Lynn
マーカス・アール・シルベストリ
R Silvestri Markus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2020013988A publication Critical patent/JP2020013988A/ja
Publication of JP2020013988A5 publication Critical patent/JP2020013988A5/ja
Application granted granted Critical
Publication of JP7229862B2 publication Critical patent/JP7229862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Printing Methods (AREA)

Abstract

【課題】被覆された印刷電子デバイス、製造方法を改善する。【解決手段】被覆された印刷された電子デバイス１００は、複数のコンタクトパッド１０４ａ〜１０４ｊと、、一組の下部電極トレース及び一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する複数の電極トレース１０６ａ〜１０６ｊと、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層及び下部電極層と上部電極層との間の強誘電体層を含む複数のメモリセル１０８と、複数の電極トレースを覆い、かつ、各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層１１６と、を有する。【選択図】図１Ａ

Description

メモリセルをベースとしたプリンテッドエレクトロニクスは、ラベル、タグおよびセンサーを含む多種多様な用途に使用されている。メモリセルは、キャパシタ様構造であり、各構造は、一対の電極層の間に挟まれたメモリ材料の層を含む。メモリセルは、電極を、メモリセルの周囲にまたは別のモジュール内に、例えば読み取り／書き込みユニット内に位置し得る電子ドライバおよび検出回路に接続する導電トレースを介してアクセスされることがある。用途に応じて、印刷された電子デバイスは、数個または最大で数百万個のメモリセルを含み得る。印刷された電子デバイスの特定の構成に関係なく、デバイスの歩留まりは、デバイスが意図したとおりに動作するために（例えば、個々のメモリセルの正確で効率的な読み取りおよび書き込みを可能にするために）一般に最大化される。残念なことに、印刷された電子デバイスを製造するために使用される様々な印刷方法（例えば、インクジェット印刷、スクリーン印刷、グラビア印刷など）の利点にもかかわらず、製造プロセスにおける多くの要因がデバイスの歩留まり低下に寄与し得る。
改善された歩留まりを示す被覆された印刷された電子デバイス、ならびにそのようなデバイスを製造および使用する方法を提供する。
実施形態では、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備える被覆された印刷された電子デバイスを提供する。
実施形態では、基板上に複数の下部電極トレースを印刷することと、複数の下部電極トレース上に強誘電体材料の層を印刷することと、強誘電体材料の層上に複数の上部電極トレースを印刷することであって、複数の下部電極トレースおよび複数の上部電極トレースは、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、複数の電極トレース上に複数のコンタクトパッドを印刷することであって、複数のコンタクトパッドは、別のパターンで配置され、複数の電極トレースの各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、複数の電極トレースおよび複数のコンタクトパッド上に硬化性組成物を印刷することと、硬化性組成物を硬化させて保護層を形成することと、を含む、被覆された印刷された電子デバイスを製造する方法を提供する。保護層は、複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供し、緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する。
実施形態では、被覆された印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含み、デバイスは、あるパターンで配置された前記複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備える、被覆された印刷された電子デバイスを使用する方法を提供する。
例示的な実施形態に係る印刷された被覆された電子デバイスの上面図を示す。 図１Ａの被覆された印刷された電子デバイスの部分Ａの拡大図を示す。 図１Ａの被覆された印刷された電子デバイスのメモリセルの断面図を示す。 は、比較用の被覆された印刷された電子デバイスの上面図を示す。 例示的な実施形態に係る印刷された被覆された電子デバイスの上面図を示す。 図１Ａの被覆された印刷された電子デバイスの上面図を示すが、保護層がその横方向の寸法をより鮮明に示すために暗くされている。 図３の被覆された印刷された電子デバイスの上面図を示すが、保護層がその横方向の寸法をより鮮明に示すために暗くされている。
改善された歩留まりを示す被覆された印刷された電子デバイス、ならびにそのようなデバイスを製造および使用する方法を提供する。
被覆された印刷された電子デバイスは、パッシブアレイまたはパッシブマトリックスとして知られるメモリセルのアレイまたはマトリックスに基づいている。デバイスは、積層された層を含む多層構造であり、各層が、層の機能に応じて、異なる材料からなるおよび／または異なるパターンで構成されている。デバイスは、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、複数のメモリセルと、複数の電極トレースを覆う保護層と、を備える。各メモリセルは、下部電極層、上部電極層、および上部電極層と下部電極層との間の強誘電体層を含む。メモリセルの上部電極層および下部電極層は、それぞれ上部電極トレースおよび下部電極トレースの領域に対応する。デバイスの下部から上部へ移動すると、下部電極トレースの組は、多層構造の層の１つであり、強誘電体層は、下部電極トレースの組の上に重なる層であり、上部電極トレースの組は、強誘電体層の上に重なる層であり、複数のコンタクトパッドは、上部電極トレースの組の上に重なる層であり、保護層は、複数のコンタクトパッドの上に重なる層である。保護層は、デバイス内の最上層であってもよい。
保護層は、被覆された印刷された電子デバイスの下層を、デバイスを損傷する可能性がある様々な外力、例えば、引っ掻き傷、磨耗、化学物質などから保護する。従来、下層の材料層上の保護層の被覆は、それらの下層の材料層の保護レベルを最大にするために最大化されている。本開示は、部分的には、従来の被覆された印刷された電子デバイスと比較して被覆率が低い保護層を使用すると、被覆された印刷された電子デバイスの歩留まりが改善される（すなわち、増加する）という発見に基づいている。このことは、保護層自体は、印刷された電子デバイスの電気的に能動的な構成要素ではないので歩留まりに対する影響が最小限であることを考えると、驚くべきことである。歩留まりの改善については、被覆された印刷された電子デバイスの例示的な実施形態に関して以下でさらに説明される（図１Ａおよび図３を参照）。保護層の被覆量を減らすことは、使用される材料が少なくなるのでコストを下げるという利点もある。
本被覆された印刷された電子デバイスでは、保護層は、下層の複数の電極トレースを覆っている。デバイスの上面図（例えば、図１Ａおよび図３を参照）から、これは、保護層の横方向（すなわち、平面内）の寸法が、保護層の下にある複数の電極トレースの各電極トレースの横方向の寸法と少なくとも一致することを意味する。しかしながら、保護層はまた、複数の電極トレースの各電極トレースの縁部を越えた領域を覆っている、すなわち、横方向に延在している。この延在した領域は、各電極トレースを完全に囲み、本明細書では「緩衝帯」と称する。緩衝層は、被覆された電極トレースの縁部から保護層の縁部までの距離に対応する幅を特徴とし、その幅は、電極トレースの長手方向軸に垂直な軸に沿って測定される。電極トレースの端部において、緩衝帯は、電極トレースの各角から緩衝帯幅に等しい距離だけ放射状に延在することができる。したがって、緩衝帯は、複数の電極トレースの各電極トレースの周囲を効果的にトレースし、これにより各電極トレースを取り囲む。緩衝帯幅、すなわち、各電極トレースの縁部を越えた横方向の延伸の量は、少なくとも２＊√２＊（線位置合わせ能力）である。「線位置合わせ能力」とは、保護層を印刷するために使用される印刷装置に関連付けられた位置合わせ誤差値を意味する。印刷装置の位置合わせ誤差値は、印刷装置の製造業者によって提供されてもよく、またはすべての印刷層が位置合わせされる固定基準に対して印刷された位置合わせマークを監視することによって決定されてもよい。少なくともいくつかの横方向位置（すなわち、保護層の平面内の位置）では、緩衝帯幅は、２＊√２＊（線位置合わせ能力）よりも大きい。
保護層は、複数の電極トレースの各電極トレースの縁部を越えて横方向に延びており、各電極トレースが、関連付けられたコンタクトパッドと直接接触しているので、複数のコンタクトパッドの各コンタクトパッドの一部もまた接触している。すなわち、保護層は、各コンタクトパッド上に重なっている。保護層によって覆われたコンタクトパッドの領域は、本明細書では重なり領域と称することがある。しかしながら、このような重なり領域では、緩衝帯幅は、２＊√２＊（線位置合わせ能力）以下である。すなわち、緩衝帯幅は、保護層内のいくつかの横方向位置において２＊√２＊（線位置合わせ能力）より大きくてもよいが、重なり領域においては、緩衝帯幅は、２＊√２＊（線位置合わせ能力）以下である。実施形態では、緩衝帯幅は、重なり領域において２＊√２＊（線位置合わせ能力）である。実施形態では、重なり領域の緩衝帯幅は、０より大きく５００μｍ以下、０より大きく４００μｍ以下、または０より大きく３００μｍ以下である。実施形態では、重なり領域の緩衝帯幅は、２００μｍ超〜２＊√２＊（線位置合わせ能力）の範囲内にある。実施形態では、重なり領域の緩衝帯幅は、２００μｍ超〜５００μｍの範囲内にある。これは、２５０μｍ、２７５μｍ、３００μｍ、３２５μｍ、および３５０μｍの緩衝帯幅を含む。設計段階では、ＣＡＤソフトウェアを使用して距離を計算してもよい。製造後、これらの距離をビデオ測定システムで測定してもよい。
保護層は、複数のコンタクトパッドのうちの各コンタクトパッドの一部と重なるが、各コンタクトパッドは、覆われていない部分、すなわち、保護層が重ならない一部も有する。実施形態では、各コンタクトパッドは、重なり領域で保護層によって覆われ、覆われていない残りの部分を有する、すなわち、コンタクトパッドの残りの部分は、保護層によって覆われていない。これは、保護層の材料のコンタクトパッドの材料への吸い上げを最小限に抑えるのに有用である。
複数のコンタクトパッドの各コンタクトパッドは、保護層によって覆われていない少なくとも１つの縁部、すなわち、保護層が接触せずに重ならない少なくとも１つの縁部を有してもよい。実施形態では、緩衝帯／重なり領域のために覆われたものを除いて、各コンタクトパッドの縁部のすべては、保護層によって覆われていない。実施形態では、保護層はさらに、保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成されている。間隙は、保護層の縁部とコンタクトパッドの隣接する対向縁部との間の距離に対応する、縁部に垂直な軸に沿って測定された幅を特徴としてもよい。実施形態では、間隙幅は、少なくとも２＊（線位置合わせ能力）である。実施形態では、間隙幅は、少なくとも８０μｍ、少なくとも１００μｍ、少なくとも３００μｍ、または８０〜１００μｍ、２００〜５００μｍ、または１００〜６００μｍの範囲にある。これは、保護層の材料のコンタクトパッドの材料への吸い上げをさらに最小限に抑えるのに有用である。
複数の電極トレースおよび複数のコンタクトパッドに対する保護層の横方向の延伸について説明した上記のガイドラインとは別に、他の領域における保護層の横方向の延伸は、他の方法では異なり得る。これは、図１Ａ（２つの開口を画定する保護層）および図３（ほぼ矩形の形状を有する連続的な保護層）に示されている。
保護層は、単層または多層（例えば２つ）の副層として設けてもよい。複数の副層は、異なる機能を達成するために異なる材料を使用する方法を提供し、例えば、第１の副層は、引っ掻き傷および磨耗などの外力に対して増大した機械的な抵抗を提供できる材料（例えば、ハードコート）から構成されてもよく、第１の副層の下にある第２の副層は、第１の副層によって加えられる横方向の寸法変化を吸収することができるより弾性の高い材料から構成されてもよい。以下に、例示的な材料についてさらに説明する。
例示的な被覆された印刷された電子デバイス１００の上面図を図１Ａに示す。デバイス１００の各層の横方向の寸法を規定するプロセス方向およびクロスプロセス方向が、図１Ａにおいてラベル付けされている。デバイス１００の層がその上に示されている基板１０２の縁部を示す外形図。しかしながら、多くの被覆された印刷された電子デバイスをその上に印刷することができるように、基板１０２はもっと大きくてもよい。デバイス１００は、あるパターンで配置された複数のコンタクトパッド１０４ａ〜１０４ｊと、別のパターンで配置された複数の電極トレース１０６ａ〜１０６ｊとを含む。複数のコンタクトパッド１０４ａ〜１０４ｊのパターンは、互いに平行にかつクロスプロセス方向に平行に延在する２つの直線状アレイ１０５ａ、１０５ｂのパターンである。直線状アレイ１０５ａ、１０５ｂは、プロセス方向に間隔を空けてそれらの間に空間を画定する。本実施形態では、各コンタクトパッド１０４ａ〜１０４ｊは、矩形の形状を有する。本開示において、用語「矩形」は、図１Ａに示されるもののように、角が丸い矩形代だけでなく、角が鋭い矩形も含む。しかしながら、他の形状をコンタクトパッド１０４ａ〜１０４ｊに使用してもよい。さらに、各コンタクトパッドは、同じ形状を有する必要はない。
複数の電極トレース１０６ａ〜１０６ｊは、直線状アレイ１０５ａ、１０５ｂによって画定された空間内に位置付けられている。トレース１０６ａ〜１０６ｊの各電極トレースは、パッド１０４ａ〜１０４ｊの関連付けられたコンタクトパッドと電気的に連絡しており、例えば、電極トレース１０６ａとコンタクトパッド１０４ｆとは、関連付けられた対である。複数の電極トレース１０６ａ〜１０６ｊは、上部電極トレース１０６ａ〜１０６ｅと下部電極トレース１０６ｆ〜１０６ｊの両方を含む。（上部電極トレース１０６ａ〜１０６ｅおよび下部電極トレース１０６ｆ〜１０６ｊの間に形成された強誘電体層は示されていないので、両方とも可視である。）上部電極トレース１０６ａ〜１０６ｅおよび下部電極トレース１０６ｆ〜１０６ｊの両方の部分は、ストライプとして構成され、上部電極トレース１０６ａ〜１０６ｅのストライプ部分は、互いに平行に配向され、下部電極トレース１０６ｆ〜１０６ｊのストライプ部分は、互いに平行にかつ上部電極トレース１０６ａ〜１０６ｅに対して直交するように配向されており、これらによって格子パターンを形成する。上部電極トレース１０６ａ〜１０６ｅおよび下部電極トレース１０６ｆ〜１０６ｊの残りの部分は、それらに関連付けられたコンタクトパッドまで直線状に延在する。この実施形態では、格子パターンは、プロセス方向およびクロスプロセス方向に対して４５°で配向されている。他の配向を使用してもよいが、４５°の配向は、デバイスの位置合わせにおける直線的なプロセスまたはクロスプロセスのずれによるビットの物理的位置および関連する電気的応答におけるいかなるずれも最小にするので有用である。印刷方向と直交するようにマトリックスが配置されているデバイスと比較すると、４５°に配置されているマトリックスは、任意の位置合わせ誤差の結果として生じるオフセットを１／ｓｑｒｔ（２）倍で最小にする。
上述のように、複数のメモリセルの各メモリセルは、複数の電極トレース１０６ａ〜１０６ｊの一対の電極トレースの交差部に形成される。このような交差部およびメモリセルの１つには、１０８がラベル付けされている。図１Ａには示されていないが、印刷された電子デバイス１００は、上部電極トレース１０６ａ〜１０６ｅと下部電極トレース１０６ｆ〜１０６ｊとの間に強誘電体層を含む。メモリセル１０８の断面図を図１Ｃに示し、図１Ｃは、上部電極層１１０、下部電極層１１２、および上部電極層１１０と下部電極層１１２との間の強誘電体層１１４を示す。上部電極層１１０は、上部電極トレース１０６ｃの領域に対応する。下部電極層１１２は、交差部における下部電極トレース１０６ｈの領域に対応する。保護層１１６の一部が上部電極層１１０を覆っている。図１Ａに戻ると、デバイス１００は、２５個のメモリセルを含む。複数の電極トレース１０６ａ〜１０６ｊの構成（すなわち、格子パターン）により、複数のメモリセルは、５×５マトリックスのメモリセルとして配置される。
図１Ａに示すように、被覆された印刷された電子デバイス１００はさらに保護層１１６を含む。本実施形態では、保護層１１６は、デバイス１００の最上部の材料層である。保護層１１６は、複数の電極トレース１０６ａ〜１０６ｊの各電極トレースを覆って各電極トレースの各縁部を越えた領域まで延在し、それによって各電極トレースを囲む緩衝帯を提供する。その結果、複数のコンタクトパッド１０４ａ〜１０４ｊの各コンタクトパッドの一部もまた、重なり領域において保護層１１６によって覆われる。上述したように、この重なり領域では、緩衝帯の幅は、２＊√２＊（線位置合わせ能力）以下である。図４は、図１Ａの被覆された印刷された電子デバイスの上面図を示すが、保護層１１６は、その横方向の寸法をより鮮明に示すために暗くされている。
図１Ａの部分Ａの拡大図である図１Ｂを参照すると、白い実線の矢印が、コンタクトパッド１０４ａとコンタクトパッド１０４ｂとの重なり領域における緩衝帯幅を示すために使用されている。黒い実線の矢印で示されるように、他の領域、特にコンタクトパッド１０４ａ〜１０４ｊの上ではないがそれらの近くにある領域では、緩衝帯幅も同様の大きさを有する。しかしながら、部分的な黒い破線の矢印で示されるように、さらに他の領域、特にメモリセルに近い領域では、緩衝帯幅はかなり大きい。
図１Ａの実施形態では、保護層１１６は、２つの開口１１８ａ、１１８ｂを画定し、各開口は、直線状アレイ１０５ａ、１０５ｂのそれぞれの上に位置付けられ、それによってコンタクトパッド１０４ａ〜１０４ｊの各コンタクトパッドは、緩衝帯／重なり領域のために覆われている部分を除いて、保護層１１６によって全体が覆われていない。さらに、緩衝帯／重なり領域のために覆われたものを除いて、コンタクトパッド１０４ａ〜１０４ｊの各コンタクトパッドの縁部のすべても保護層１１６によって覆われていない。さらに、隣接するコンタクトパッド間の領域も、緩衝帯のために覆われているものを除いて、保護層１１６によって覆われていない。これは、図１Ｂに最もよく示されており、同図では、隣接するコンタクトパッド１０４ａ、１０４ｂ間の覆われていない領域１１７を示している。最後に、保護層１１６はさらに、その縁部（この実施形態では、開口１１８ａ、１１８ｂを画定する内側縁部）と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成されている。これは、図１Ｂに最もよく示されており、同図では、保護層１１６の内側縁部１２０とコンタクトパッド１０４ｂの隣接する対向縁部１２２とにラベルが付けられ、間隔を空けて間隙（太い平行線の組で示す）を画定している。図１Ａに戻ると、開口１１８ａ、１１８ｂはそれぞれ、直線状アレイ１０５ａ、１０５ｂが矩形の形状であるために、矩形の形状を有する。しかしながら、特にコンタクトパッド１０４ａ〜１０４ｊの他の配置を使用する場合、他の形状を使用してもよい。
他の例示的な被覆された印刷された電子デバイス３００の上面図を図３に示す。デバイス３００は、代替的に構成された保護層３１６を有することを除いて、図１Ａのデバイス１００と同じに構成されている。図５は、図３の被覆された印刷された電子デバイスの上面図を示すが、保護層３１６は、その横方向寸法をより鮮明に示すために暗くされている。図３の実施形態では、保護層３１６の横方向の寸法をさらに縮小して、複数の電極トレース上に位置付けられた連続的なほぼ矩形の領域として層３１６を設ける。「ほぼ」という用語が使用されるのは、各電極トレースを囲み、各コンタクトパッドと重なる緩衝帯は、保護層３１６の周囲が直線の辺を有する矩形の周囲から外れることを意味するからである。デバイス３００の他のすべての領域は、保護層３１６によって覆われていない。図３の実施形態は、図１Ａの実施形態と比較してさらに少ない材料を使用し、さらなるコスト削減を提供する。図３の実施形態は、保護層３１６が下層の複数の電極トレースにわたって追加の応力を加えることがあるので、硬質で非可撓性の基板に特に有用である。
デバイス３００の実施形態として構成された被覆された印刷された電子デバイスのロールを、以下に説明される方法に従って製造した。具体的には、（複数の電極トレース用に）銀をグラビア印刷するように構成された印刷装置と、（強誘電体層用に）強誘電体材料を押出しコーティングするように構成された印刷装置と、（複数のコンタクトパッド用に）カーボンを回転スクリーン印刷するように構成された印刷装置と、（保護層用に）硬化性組成物を回転スクリーン印刷するように構成された印刷装置と、を使用した。同じ印刷システムおよび同じ方法を使用して比較用の印刷された電子デバイスのロールを製造したが、保護層の被覆率は、図２のデバイス２００に示すように最大にした。図２において、比較用の印刷された電子デバイス２００は、比較用の保護層２１６を除いて、図３のデバイス３００と同一に構成されている。比較用の保護層２１６は、各コンタクトパッドの内側領域を除いて、印刷された電子デバイス全体を覆っている。比較用のデバイス２００では、保護層２１６は、各コンタクトパッドの各縁部と２００μｍだけ重なっている。
ロールの歩留まりは以下のように評価した。２つのロールを最初に同じ製造キャンペーンで印刷し、保護層の適用前に評価した。次いで、比較用の保護層２１６または保護層３１６を使用してこれらのロールを完成させた。次いで、各ロールからのサンプルセット（約５００，０００個のデバイス）を、保護層を塗布する前に測定されたチップ歩留まりからデバイス全体で測定されたチップ歩留まりを差し引くことによって評価した。比較用の保護層２１６を使用した場合、全デバイス歩留まりは、２．６０％減少した。それに対して、保護層３１６を使用した場合、全デバイス歩留まりは、１．２７％しか低下しなかった。２倍の歩留まりの改善は、商業的に極めて重要である。デバイス１００の実施形態（保護層１１６）として構成された被覆された印刷された電子デバイスのロールについても歩留まりを評価した。結果は、デバイス３００の実施形態として構成された被覆された印刷された電子デバイスのロールと同様であった。
上述のように、直線状アレイ状に配置されたコンタクトパッドと、メモリセルのマトリックスを形成するために格子状に配置された電極トレースとを使用してもよい。しかしながら、他の配置およびパターンを使用してもよい。例えば、コンタクトパッドは、円形またはマトリックスパターンで配置されてもよく、電極トレースおよびメモリセルに関して、下にある基板上の様々な横方向位置を取り得る。さらに、電極トレースの適切な構成によって、例えば単一の（１）共通下部電極および下部電極に直交して配向されたＮ個の平行上部電極（すなわち、１×Ｎ線形アレイ）を用いて、メモリセルを、直線状アレイを形成するように配置することができる。図１Ａおよび図３に示されたマトリックスアレイは、Ｎ個の上部電極トレースおよびＮ個の下部電極トレースを有する、例示的なＮ×Ｎマトリックスアレイである。しかしながら、Ｍ×Ｎマトリックスアレイを形成するためのＭ個の下部電極トレースとＮ個の上部電極トレースのように、等しくない数の上部電極トレースと下部電極トレースを使用してもよい。さらに、上述のように、複数のコンタクトパッドに対する複数の電極トレースのパターンの配向は異なってもよい。さらに、メモリセルからそれらに関連付けられたコンタクトパッドまで延在する電極トレースの部分は、様々な経路をとることができる。
被覆された印刷された電子デバイスの様々な層に使用される材料は、デバイスの用途および各層の特定の機能に依存する。基板のための例示的な材料として、シリコン、ガラス、ポリマー、紙などが挙げられ、電極トレース／電極層のための例示的な材料として、金属、例えば銀、または導電性ポリマー、例えばポリエチレンジオキシチオフェンが挙げられる。強誘電体層のための例示的な材料として、強誘電性ポリマー、例えば、ポリフッ化ビニリデンとトリフルオロエチレンとのコポリマーが挙げられる。保護層の副層（例えば、最上部の副層）のための例示的な材料としては、ＵＶ硬化性ポリマー組成物（例えば、ポリエステル、ポリエーテル）が挙げられる。保護層の副層（例えば、下層の副層）のための例示的な材料として、ポリプロピレングリコール（ＰＰＧ）、シリコンゴム、天然ゴム、ポリ酢酸ビニルおよびアクリレート系樹脂が挙げられる。他の層を被覆された印刷された電子デバイス内に含めてもよく、例えば、基板と下部電極トレースとの間に、絶縁ポリマー、例えばアクリル系ポリマーからなる絶縁層を含めてもよく、これらは平坦化を改善し、接着を促進する。他の例示的な材料としては、米国特許第９，４１２，７０５号および国際特許公開ＷＯ２００６／１３５２４６およびＷＯ２００６／１３５２４７に記載されているものが挙げられ、これらの各々は、その全体が参照により本明細書に組み入れられる。
上述した緩衝帯幅および間隙幅に関する要件とは別に、被覆された印刷された電子デバイスの特徴の他の寸法、材料層の厚さ、ならびにデバイスの全体寸法を、材料層の機能、デバイスの用途、およびメモリセルの数に応じて選択してもよい。
被覆された印刷された電子デバイスは、プリントカートリッジ、イベントチケット、クレジットカードなどの製品認証アプリケーションを含む様々なアプリケーションで使用されてもよい。
開示された被覆された印刷された電子デバイスを製造する方法も提供する。方法は、例えば、インクジェット印刷、スクリーン印刷、フレキソ印刷、オフセット印刷、電子写真印刷、グラビア印刷、押出しコーティングなどの薄膜印刷技術を用いて材料層を印刷するように構成された１つ以上の印刷装置を含む印刷システムで実施される。異なる材料の層は、異なる技術を使用して印刷し得るので、印刷システムは、多数の異なるタイプの印刷装置を含むことができる。印刷システムで使用される印刷装置は、線位置合わせ能力を特徴としてもよい。線位置合わせ能力は、少なくとも５０μｍ、少なくとも７５μｍ、少なくとも１００μｍ、少なくとも１５０μｍ、少なくとも２００μｍ、少なくとも２５０μｍ、または５０〜３００μｍの範囲内としてもよい。この方法は、所望の印刷された電子デバイスの材料層をボトムアップ方式で層ごとに順次印刷することを含む。
実施形態では、被覆された印刷された電子デバイスを製造する方法は、基板上に複数の下部電極トレースを印刷することと、複数の下部電極トレース上に強誘電体材料の層を印刷することと、強誘電体材料の層上に複数の上部電極トレースを印刷することであって、複数の下部電極トレースおよび複数の上部電極トレースは、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、複数の電極トレース上に複数のコンタクトパッドを印刷することであって、複数のコンタクトパッドは、別のパターンで配置され、複数の電極トレースの各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、複数の電極トレースおよび複数のコンタクトパッド上に硬化性組成物を印刷することと、硬化性組成物を硬化させて保護層を形成することと、を含む。この方法では、印刷される複数の電極トレース、複数のコンタクトパッド、および複数のメモリセルは、上述の対応するパターンのうちのいずれかで配置されてもよい。この方法では、保護層は上述のように構成されている。
硬化は、硬化性組成物の成分間のフリーラジカル重合反応を誘導する条件下で硬化性組成物を放射線に露光することによって実施してもよい。硬化条件として、例えば、放射線の波長、硬化温度、硬化時間（例えば、放射線源が印刷された硬化性組成物上を走査されるときの硬化速度によって調整され得る）、および硬化雰囲気が挙げられる。様々な波長が使用し得る。実施形態では、波長は、２００ｎｍ〜８００ｎｍ、２５０ｎｍ〜約７５０ｎｍ、または３００ｎｍ〜７００ｎｍの範囲にある。これらの範囲内の波長を提供する任意の光源、例えば水銀アーク灯が使用し得る。実施形態では、硬化温度は、室温、すなわち約２０℃〜約２５℃である。実施形態では、硬化時間は、１秒〜１０分、１秒〜１分、または約１秒の範囲にある。硬化は、周囲雰囲気（すなわち、大気圧の空気）中で実施されてもよい。
被覆された印刷された電子デバイスを使用する方法もまた提供する。実施形態では、このような方法は、被覆された印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含む。この接触により、電圧波形を印加して複数のメモリセルの読み取り／書き込みを制御し、読み取り中のメモリセルの状態を検知することが可能になる。本明細書に開示された任意の被覆された印刷された電子デバイスを使用してもよい。読み取り／書き込みユニットの構成は、複数のピンが印刷された電子デバイスの複数のコンタクトパッドのパターンに対応するパターンで配置されている限り、特に限定されない。市販の読み取り／書き込みユニットを使用してもよい。

Claims (20)

  1. あるパターンで配置された複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層、を含む、複数のメモリセルと、
    前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備える被覆された印刷された電子デバイス。
  2. 前記緩衝帯は、前記重なり領域において２＊√２＊（線位置合わせ能力）以下である緩衝帯幅を特徴とする、請求項１に記載のデバイス。
  3. 前記緩衝帯幅は、前記重なり領域において２００μｍより大きく、２＊√２＊（線位置合わせ能力）以下である、請求項２に記載のデバイス。
  4. 前記緩衝帯幅は、０より大きく５００μｍ以下である、請求項１に記載のデバイス。
  5. 前記緩衝帯幅は、２００μｍより大きく５００μｍ以下である、請求項１に記載のデバイス。
  6. 前記重なり領域以外の領域において、前記緩衝帯幅は、少なくとも２＊√２＊（線位置合わせ能力）である、請求項２に記載のデバイス。
  7. 前記重なり領域内の縁部の部分を除いて、各コンタクトパッドのすべての縁部は覆われていない、請求項１に記載のデバイス。
  8. 前記保護層は、前記保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成されている、請求項１に記載のデバイス。
  9. 前記間隙は、少なくとも２＊（線位置合わせ能力）である間隙幅を特徴とする、請求項８に記載のデバイス。
  10. 前記間隙は、少なくとも８０μｍである間隙幅を特徴とする、請求項８に記載のデバイス。
  11. 前記保護層は、前記複数のコンタクトパッド上に付けられた開口を画定するように構成されている、請求項１に記載のデバイス。
  12. 前記複数のコンタクトパッドは、互いに平行に延在する２つのアレイに配置され、それらの間に空間を画定すること、さらに前記保護層は、２つの開口を画定するように構成され、各開口が、前記２つのアレイのそれぞれの一方の上に位置付けられ、さらに前記複数の電極トレースが、前記空間内に位置付けられた格子パターンで配置されている、請求項１に記載のデバイス。
  13. 前記緩衝帯幅は、０より大きく５００μｍ以下であり、さらに前記保護層は、前記保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成され、前記間隙が、少なくとも８０μｍの間隙幅を特徴とする、請求項１１に記載のデバイス。
  14. 前記緩衝帯幅は、０より大きく５００μｍ以下であり、さらに前記保護層は、前記保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成され、前記間隙は、少なくとも８０μｍの間隙幅を特徴とする、請求項１２に記載のデバイス。
  15. 前記保護層は、前記複数の電極トレース上に位置付けられた連続的なほぼ矩形の形状の領域として構成されている、請求項１に記載のデバイス。
  16. 前記緩衝帯幅は、０より大きく５００μｍ以下である、請求項１５に記載のデバイス。
  17. 前記複数のコンタクトパッドは、互いに平行に延在し、それらの間に空間を画定する２つのアレイに配置され、さらに前記複数の電極トレースは、前記空間内に位置付けられた格子パターンで配置されている、請求項１６に記載のデバイス。
  18. 基板と、前記基板上の複数の被覆された印刷された電子デバイスとを含む複数の被覆された印刷された電子デバイスであって、各デバイスが、請求項１に記載のデバイスに従って構成されている、複数の被覆された印刷された電子デバイス。
  19. 被覆された印刷された電子デバイスの製造方法であって、
    基板上に複数の下部電極トレースを印刷することと、
    前記複数の下部電極トレース上に強誘電体材料の層を印刷することと、
    前記強誘電体材料の前記層上に複数の上部電極トレースを印刷することであって、前記複数の下部電極トレースおよび前記複数の上部電極トレースが、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、
    前記複数の電極トレース上に複数のコンタクトパッドを印刷することであって、前記複数のコンタクトパッドが、別のパターンで配置され、前記複数の電極トレースの各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、
    前記複数の電極トレースおよび前記複数のコンタクトパッド上に硬化性組成物を印刷することと、
    前記硬化性組成物を硬化させて保護層を形成することと、を含み、
    前記保護層は、前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供し、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、方法。
  20. 被覆された印刷された電子デバイスを使用する方法であって、被覆された印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含み、前記デバイスは、
    あるパターンで配置された前記複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、
    前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備える、方法。
JP2019115148A 2018-07-18 2019-06-21 改善された歩留まりを示す被覆された印刷された電子デバイス Active JP7229862B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/038,427 2018-07-18
US16/038,427 US10249625B1 (en) 2018-07-18 2018-07-18 Coated printed electronic devices exhibiting improved yield

Publications (3)

Publication Number Publication Date
JP2020013988A true JP2020013988A (ja) 2020-01-23
JP2020013988A5 JP2020013988A5 (ja) 2022-06-29
JP7229862B2 JP7229862B2 (ja) 2023-02-28

Family

ID=65898657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019115148A Active JP7229862B2 (ja) 2018-07-18 2019-06-21 改善された歩留まりを示す被覆された印刷された電子デバイス

Country Status (4)

Country Link
US (1) US10249625B1 (ja)
JP (1) JP7229862B2 (ja)
CA (1) CA3049673C (ja)
DE (1) DE102019118880A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396124B2 (en) 2017-07-05 2019-08-27 Xerox Corporation Memory cells and devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720862A (en) * 1971-01-18 1973-03-13 Owens Illinois Inc Capacitor with high k dielectric materials
US4713157A (en) * 1976-02-17 1987-12-15 Ramtron Corporation Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same
US5214300A (en) * 1970-09-28 1993-05-25 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device
US20070138520A1 (en) * 2005-12-20 2007-06-21 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof
US7374954B2 (en) * 2003-05-30 2008-05-20 Hynix Semiconductor Inc. Ferroelectric register, and method for manufacturing capacitor of the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO324539B1 (no) 2005-06-14 2007-11-19 Thin Film Electronics Asa Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning
NO20052904L (no) 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7767498B2 (en) 2005-08-25 2010-08-03 Vitex Systems, Inc. Encapsulated devices and method of making
US9412705B2 (en) 2011-06-27 2016-08-09 Thin Film Electronics Asa Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214300A (en) * 1970-09-28 1993-05-25 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device
US3720862A (en) * 1971-01-18 1973-03-13 Owens Illinois Inc Capacitor with high k dielectric materials
US4713157A (en) * 1976-02-17 1987-12-15 Ramtron Corporation Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same
US7374954B2 (en) * 2003-05-30 2008-05-20 Hynix Semiconductor Inc. Ferroelectric register, and method for manufacturing capacitor of the same
US20070138520A1 (en) * 2005-12-20 2007-06-21 Agfa-Gevaert Ferroelectric passive memory cell, device and method of manufacture thereof

Also Published As

Publication number Publication date
JP7229862B2 (ja) 2023-02-28
CA3049673A1 (en) 2020-01-18
US10249625B1 (en) 2019-04-02
DE102019118880A1 (de) 2020-01-23
CA3049673C (en) 2021-07-27

Similar Documents

Publication Publication Date Title
US11599153B2 (en) Flexible display device including touch sensor
US10048821B2 (en) Touch window and touch device including the same
KR102428226B1 (ko) 벤딩 센서를 포함하는 표시 장치
US20230376144A1 (en) Display device including touch sensor and driving method thereof
KR102397874B1 (ko) 지문센서 어레이 및 그를 구비한 표시장치
US11245088B2 (en) Display device and method of manufacturing the same
US9830031B2 (en) Touch screen panel and manufacturing method thereof
KR20010106471A (ko) 소자의 캡슐화
US10734469B2 (en) Display device
US9600105B2 (en) Touch panel device and method for manufacturing the same
KR20180027722A (ko) 표시 장치
JP7229862B2 (ja) 改善された歩留まりを示す被覆された印刷された電子デバイス
CN112786623B (zh) 显示装置及其制作方法
KR102047726B1 (ko) 인셀 터치 방식 액정표시장치 및 그 제작 방법
US20170262129A1 (en) Electrical device
JP7218251B2 (ja) 改善された歩留まりを示す印刷された電子デバイス
TW202020415A (zh) 壓力感測器及壓力感測器之製造方法
CN111721815B (zh) 触控装置与其固化率检测方法
KR20220015159A (ko) 금속 메쉬 구조체와, 이를 포함하는 안테나 소자 및 터치 센서
KR20220020597A (ko) 금속 메쉬 구조체와, 이를 포함하는 안테나 소자 및 터치 센서
CN116013153A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190709

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190924

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220621

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230215

R150 Certificate of patent or registration of utility model

Ref document number: 7229862

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150