JP7218251B2 - 改善された歩留まりを示す印刷された電子デバイス - Google Patents
改善された歩留まりを示す印刷された電子デバイス Download PDFInfo
- Publication number
- JP7218251B2 JP7218251B2 JP2019115165A JP2019115165A JP7218251B2 JP 7218251 B2 JP7218251 B2 JP 7218251B2 JP 2019115165 A JP2019115165 A JP 2019115165A JP 2019115165 A JP2019115165 A JP 2019115165A JP 7218251 B2 JP7218251 B2 JP 7218251B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode traces
- electrode
- contact pad
- contact pads
- traces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001747 exhibiting effect Effects 0.000 title description 4
- 230000015654 memory Effects 0.000 claims description 65
- 238000007639 printing Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 14
- 230000001788 irregular Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000003491 array Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 51
- 239000000463 material Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007646 gravure printing Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001451 polypropylene glycol Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- -1 silver Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 244000043261 Hevea brasiliensis Species 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000007765 extrusion coating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920003052 natural elastomer Polymers 0.000 description 1
- 229920001194 natural rubber Polymers 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 229920002689 polyvinyl acetate Polymers 0.000 description 1
- 239000011118 polyvinyl acetate Substances 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2259—Cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
メモリセルをベースとしたプリンテッドエレクトロニクスは、ラベル、タグおよびセンサーを含む多種多様な用途に使用されている。メモリセルは、キャパシタ様構造であり、各構造は、一対の電極層の間に挟まれたメモリ材料の層を含む。メモリセルは、電極を、メモリセルの周囲にまたは別のモジュール内に、例えば読み取り／書き込みユニット内に位置し得る電子ドライバおよび検出回路に接続する導電トレースを介してアクセスされることがある。用途に応じて、印刷された電子デバイスは、数個または最大で数百万個のメモリセルを含み得る。印刷された電子デバイスの特定の構成に関係なく、デバイスの歩留まりは、デバイスが意図したとおりに動作するために（例えば、個々のメモリセルの正確で効率的な読み取りおよび書き込みを可能にするために）一般に最大化される。残念なことに、印刷された電子デバイスを製造するために使用される様々な印刷方法（例えば、インクジェット印刷、スクリーン印刷、グラビア印刷など）の利点にもかかわらず、製造プロセスにおける多くの要因がデバイスの歩留まり低下に寄与し得る。
改善された歩留まりを示す印刷された電子デバイス、ならびにそのようなデバイスを製造および使用する方法を提供する。
実施形態では、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備えた印刷された電子デバイスを提供する。複数のコンタクトパッドは、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含む。
実施形態では、印刷された電子デバイスを製造する方法であって、基板上に複数の下部電極トレースを印刷することと、複数の下部電極トレース上に強誘電体材料の層を印刷することと、強誘電体材料の層上に複数の上部電極トレースを印刷することであって、複数の下部電極トレースおよび複数の上部電極トレースは、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、複数の電極トレース上に複数のコンタクトパッドを印刷することであって、複数のコンタクトパッドは、別のパターンで配置され、複数の電極トレースの各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、を含む方法を提供する。複数のコンタクトパッドは、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含む。
実施形態では、印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることであって、電子デバイスは、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置し、下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および下部電極層と上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備えた、接触させること、を含む印刷された電子デバイスを使用する方法を提供する。複数のコンタクトパッドは、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含む。
改善された歩留まりを示す印刷された電子デバイス、ならびにそのようなデバイスを製造および使用する方法を提供する。
印刷された電子デバイスは、パッシブアレイまたはパッシブマトリックスとして知られるメモリセルのアレイまたはマトリックスに基づいている。デバイスは、積層された層を含む多層構造であり、各層が、層の機能に応じて、異なる材料からなるおよび／または異なるパターンで構成されている。デバイスは、あるパターンで配置された複数のコンタクトパッドと、別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、複数のメモリセルであって、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、複数のメモリセルと、を備える。各メモリセルは、下部電極層、上部電極層、および上部電極層と下部電極層との間の強誘電体層を含む。メモリセルの上部電極層および下部電極層は、それぞれ上部電極トレースおよび下部電極トレースの領域に対応する。デバイスの下部から上部へ移動すると、下部電極トレースの組は、多層構造の層の１つであり、強誘電体層は、下部電極トレースの組の上に重なる層であり、上部電極トレースの組は、強誘電体層の上に重なる層であり、複数のコンタクトパッドは、上部電極トレースの組の上に重なる層である。
複数のコンタクトパッドのうちのコンタクトパッドは、複数のメモリセルの読み取り／書き込みを制御するためのかつ読み取り中にメモリセルの状態を感知するための電圧波形を生成するように構成された読み取り／書き込みユニットのピンとの電気接点を提供する。従来、各コンタクトパッドの表面積は、印刷された電子デバイスと読み取り／書き込みユニットとが接触したときに、コンタクトパッド／ピンの位置ずれの問題を軽減するために最大化されていた。さらに、製造を容易にするために、コンタクトパッドは、均一なサイズおよび形状で作られてきた（すなわち、同じ印刷された電子デバイス上のすべてのコンタクトパッドは、同じサイズおよび形状を有する）。
本開示は、部分的には、同じ印刷された電子デバイス上のいくつかのコンタクトパッドのサイズおよび／または形状を修正することによって印刷された電子デバイスの歩留まりを改善する（すなわち、増加させる）ことができるという知見に基づいている。修正（サイズおよび／または形状にかかわらず）は、（印刷された電子デバイス内の他の未修正コンタクトパッドと比較して）修正コンタクトパッドの表面積の減少をもたらす。したがって、本印刷された電子デバイスでは、複数のコンタクトパッドは、複数のコンタクトパッド内の１つ以上の他のコンタクトパッドと比べて表面積が小さい１つ以上のコンタクトパッドを含む。表面積が小さくおよび修正されたサイズおよび／または形状を有するコンタクトパッドは、本明細書では「修正コンタクトパッド」と称することがある。印刷された電子デバイス内の他のコンタクトパッドは、本明細書では「未修正コンタクトパッド」と称することがある。修正および未修正の両方のコンタクトパッドを有する印刷された電子デバイスを、未修正コンタクトパッドのみを有する比較例の印刷された電子デバイスと同じ印刷システム上で印刷した際、修正および未修正の両方のコンタクトパッドを有する印刷された電子デバイスの歩留まりが著しく高いことがわかった。これについては、印刷された電子デバイスの例示的な実施形態に関して以下に説明される（図１Ａおよび図２Ａを参照）。
形状またはサイズ、あるいはそれらの両方が、印刷された電子デバイスにおけるより大きな表面積の未修正コンタクトパッドと異なる場合、様々な形状およびサイズを修正コンタクトパッドに適用してもよい。例示的な形状としては、非長方形の多角形の形状、例えば、三角形、五角形、六角形などが含まれる。非長方形の多角形の形状は、すべての辺が等しい長さを有するとは限らず、かつすべての角度が等しいとは限らないことを意味する不規則であってもよい。未修正コンタクトパッドがより大きい表面積、および非長方形の形状またはより大きい長方形の形状のいずれかを有する場合、修正コンタクトパッドに長方形の形状を使用してもよい。
修正コンタクトパッドは、概して、縁部を有し、その縁部は、縁部と最も近くに隣接する電極トレースとの間のクリアランスが少なくとも２＊√２＊（線位置合わせ能力）となるように構成されている。「最も近くに隣接する電極トレース」とは、修正コンタクトパッド以外のコンタクトパッドと関連付けられ（すなわち、電気的に連絡する）、かつ修正コンタクトパッドに最も近い、複数の電極トレースのうちの電極トレースを意味する。これは、例えば、修正コンタクトパッドに隣接するコンタクトパッドに関連付けられた電極トレースとすることができるが、隣接していないコンタクトパッドに関連付けられた電極トレースとしてもよい。「線位置合わせ能力」とは、複数のコンタクトパッドを印刷するために使用される印刷装置に関連する位置合わせ誤差値を意味する。印刷装置の位置合わせ誤差値は、印刷装置の製造業者によって提供されてもよく、またはすべての印刷層が位置合わせされる固定基準に対して印刷された位置合わせマークを監視することによって決定されてもよい。実施形態では、クリアランスは、少なくとも５００μｍ、少なくとも７００μｍ、少なくとも９００μｍ、または５００μｍ～９００μｍの範囲内である。
修正コンタクトパッドの端部と最も近くに隣接する電極トレースとの間のクリアランスは、修正コンタクトパッドの縁部の長さに沿ったそれぞれの点と最も近くに隣接する電極トレースの長さに沿ったそれぞれの点の間の距離を測定することによって決定される。測定された距離のそれぞれが上述のクリアランス値のうちの１つを満たす場合、縁部は適切に構成されていると見なされる。縁部／最も近くに隣接する電極トレースの長さに沿って分布するそれぞれの点間の距離を測定する代わりに、修正コンタクトパッドの縁部の長さに沿ったそれぞれの点と最も近くに隣接する電極トレースの長さに沿ったそれぞれの点とのうちの最も近い対の間の距離を測定してもよい。これは、さらに図１Ｂ、図１Ｃ、図２Ｂに図示されており、以下においてさらに説明される。設計段階では、ＣＡＤソフトウェアを使用して距離を計算してもよい。製造後、これらの距離をビデオ測定システムで測定してもよい。
例示的な印刷された電子デバイス１００の上面図を図１Ａに示す。図１Ａには、プロセス方向およびクロスプロセス方向がラベル付けされている。デバイス１００の層がその上に示されている基板１０２の縁部を示す外形図。しかしながら、多くの印刷された電子デバイスをその上に印刷することができるように、基板１０２はもっと大きくてもよい。デバイス１００は、あるパターンで配置された複数のコンタクトパッド１０４ａ～１０４ｊと、別のパターンで配置された複数の電極トレース１０６ａ～１０６ｊとを含む。複数のコンタクトパッド１０４ａ～１０４ｊのパターンは、互いに平行にかつクロスプロセス方向に平行に延在する２つの直線状アレイ１０５ａ、１０５ｂのパターンである。直線状アレイ１０５ａ、１０５ｂは、プロセス方向に間隔を空けてそれらの間に間隙を画定する。複数の電極トレース１０６ａ～１０６ｊはこの間隙に位置付けられる。トレース１０６ａ～１０６ｊの各電極トレースは、パッド１０４ａ～１０４ｊの関連付けられたコンタクトパッドと電気的に連絡しており、例えば、電極トレース１０６ａとコンタクトパッド１０４ｆとは、関連付けられた対である。
複数の電極トレース１０６ａ～１０６ｊは、上部電極トレース１０６ａ～１０６ｅと下部電極トレース１０６ｆ～１０６ｊの両方を含む。（上部電極トレース１０６ａ～１０６ｅおよび下部電極トレース１０６ｆ～１０６ｊの間に形成された強誘電体層は示されていないので、両方とも可視である。）上部電極トレース１０６ａ～１０６ｅおよび下部電極トレース１０６ｆ～１０６ｊの両方の部分は、ストライプとして構成され、上部電極トレース１０６ａ～１０６ｅのストライプ部分は、互いに平行に配向され、下部電極トレース１０６ｆ～１０６ｊのストライプ部分は、互いに平行にかつ上部電極トレース１０６ａ～１０６ｅに対して直交するように配向されており、これらによって格子パターンを形成する。上部電極トレース１０６ａ～１０６ｅおよび下部電極トレース１０６ｆ～１０６ｊの残りの部分は、それらに関連付けられたコンタクトパッドまで直線状に延在する。この実施形態では、格子パターンは、プロセス方向およびクロスプロセス方向に対して４５°で配向されている。他の配向を使用してもよいが、４５°の配向は、デバイスの位置合わせにおける直線的なプロセスまたはクロスプロセスのずれによるビットの物理的位置および関連する電気的応答におけるいかなるずれも最小にするので有用である。印刷方向と直交するようにマトリックスが配置されているデバイスと比較すると、４５°に配置されているマトリックスは、任意の位置合わせ誤差の結果として生じるオフセットを１／ｓｑｒｔ（２）倍で最小にする。
上述のように、複数のメモリセルの各メモリセルは、複数の電極トレース１０６ａ～１０６ｊの一対の電極トレースの交差部に形成される。このような交差部およびメモリセルの１つには、１０８がラベル付けされている。図１Ａには示されていないが、印刷された電子デバイス１００は、上部電極トレース１０６ａ～１０６ｅと下部電極トレース１０６ｆ～１０６ｊとの間に強誘電体層を含む。メモリセル１０８の断面図を図１Ｄに示し、図１Ｄは、上部電極層１１０、下部電極層１１２、および上部電極層１１０と下部電極層１１２との間の強誘電体層１１４を示す。上部電極層１１０は、上部電極トレース１０６ｃの領域に対応する。下部電極層１１２は、交差部における下部電極トレース１０６ｈの領域に対応する。図１Ａに戻ると、デバイス１００は、２５個のメモリセルを含む。複数の電極トレース１０６ａ～１０６ｊの構成（すなわち、格子パターン）により、複数のメモリセルは、５×５マトリックスのメモリセルとして配置される。
複数のコンタクトパッド１０４ａ～１０４ｊに戻ると、印刷された電子デバイス１００は、長方形の形状を有するコンタクトパッド１０４ａ、１０４ｅ、１０４ｆ、１０４ｊを含む。本開示において、用語「長方形」は、図１Ａに示すように、角が丸い長方形だけでなく、角が鋭い長方形も含む。そのような両方の角は、９０°の角度を画定すると考えられ得る。デバイス１００はまた、コンタクトパッド１０４ａ、１０４ｅ、１０４ｆ、１０４ｊと比較して、表面積が小さくかつ異なる非長方形の形状を有するコンタクトパッド１０４ｂ～１０４ｄおよび１０４ｇ～１０４ｉを含む。具体的には、コンタクトパッド１０４ｂ～１０４ｄおよび１０４ｇ～１０４ｉはそれぞれ、長方形ではないが多角形の形状、より具体的には不規則な五角形の形状を有する。各コンタクトパッド１０４ｂ～１０４ｄおよび１０４ｇ～１０４ｉは、３つの９０°の角度、９０°より大きい２つの角度、および異なる長さの５つの辺を有する。（コンタクトパッド１０４ｂ（図１Ｂ）およびコンタクトパッド１０４ｃ（図１Ｃ）の拡大図を示す図１Ｂおよび図１Ｃも参照。）他の形状をコンタクトパッド１０４ｂ～１０４ｄおよび１０４ｇ～１０４ｉに使用してもよいが、各コンタクトパッドは、縁部を有し、その縁部は、縁部と最も近くに隣接する電極トレースとの間のクリアランスが少なくとも２＊√２＊（線位置合わせ能力）となるように構成されている。
図１Ａの部分Ａの拡大図である図１Ｂを参照すると、コンタクトパッド１０４ｂの縁部には、１０４ｂ’がラベル付けされている。円１１６は、縁部１０４ｂ’とコンタクトパッド１０４ｂの最も近くに隣接する電極トレース、すなわち下部電極トレース１０６ｆとの間の領域を強調している。縁部１０４ｂ’は、直線状であり、上部電極トレース１０６ｆに対して平行に配向されている。したがって、縁部１０４ｂ’の長さに沿ったそれぞれの点と電極トレース１０６ａの長さに沿ったそれぞれの点との間の距離は同じであり、すなわち、クリアランスはそれらの長さに沿って一定である。このクリアランスは、少なくとも２＊√２＊（線位置合わせ能力）である。これは、２本の矢印で示されており、それぞれは、縁部１０４ｂ’の長さに沿ったそれぞれの点と電極トレース１０６ｆの長さに沿ったそれぞれの点との組の間で測定された距離を表している。距離は、縁部１０４ｂ’および電極トレース１０６ｆの長さに対して垂直に測定される。それが、長さに沿ったそれぞれの点の間の最短距離に対応するからである。
図１Ａの部分Ｂの拡大図である図１Ｃを参照すると、コンタクトパッド１０４ｃの縁部には、１０４ｃ’がラベル付けされている。コンタクトパッド１０４ｃの最も近くに隣接する電極トレースは、下部電極トレース１０６ｊである。縁部１０４ｃ’は、直線状であるが、複数の電極１０６ａ～１０６ｊの格子パターンの４５°の配向に起因して、縁部１０４ｃ’は、下部電極トレース１０６ｊの長さに平行に配向されていない。但し、縁部１０４ｃ’の長さに沿ったそれぞれの点と下部電極トレース１０６ｊの長さに沿ったそれぞれの点との最も近い対の間の距離は、図１Ｃに含まれる矢印によって示される。この距離は、少なくとも２＊√２＊（線位置合わせ能力）である。
図１Ａに戻ると、コンタクトパッド１０４ｄもまた、その最も近くに隣接する電極トレースである上部電極トレース１０６ｅに対して少なくとも２＊√２＊（線位置合わせ能力）のクリアランスを有するように構成された直線状の縁部１０４ｄ’を有する。さらに、直線状の縁部１０４ｄ’は、上部電極トレース１０６ｅと平行に配向されている。コンタクトパッド１０４ｇは、その最も近くに隣接する電極トレースである上部電極トレース１０６ａに対して少なくとも２＊√２＊（線位置合わせ能力）のクリアランスを有するように構成された直線状の縁部１０４ｇ’を有する。さらに、直線状の縁部１０４ｇ’は、上部電極トレース１０６ａと平行に配向されている。コンタクトパッド１０４ｈは、その最も近くに隣接する電極トレースである上部電極トレース１０６ｅに対して少なくとも２＊√２＊（線位置合わせ能力）のクリアランスを有するように構成された直線状の縁部１０４ｈ’を有する。コンタクトパッド１０４ｉは、その最も近くに隣接する電極トレースである下部電極トレース１０６ｊに対して少なくとも２＊√２＊（線位置合わせ能力）のクリアランスを有するように構成された直線状の縁部１０４ｉ’を有する。さらに、直線状の縁部１０４ｉ’は、上部電極トレース１０６ｊと平行に配向されている。
要約すると、デバイス１００は、４つの未修正コンタクトパッドである、長方形のコンタクトパッド１０４ａ、１０４ｅ、１０４ｆ、１０４ｊと、６つの修正コンタクトパッドである、不規則な五角形のコンタクトパッド１０４ｂ～ｄおよび１０４ｇ～ｉと、を有する。
デバイス１００の実施形態に従って構成された印刷された電子デバイスを含むロールを、以下に説明する方法に従って製造した。具体的には、（複数の電極トレース用に）銀をグラビア印刷するように構成された印刷装置と、（強誘電体層用に）強誘電材料を押出しコーティングするように構成された印刷装置と、（複数のコンタクトパッド用に）カーボンを回転スクリーン印刷するように構成された印刷装置と、を使用した。同じ印刷システムおよび同じ方法を使用して比較用の印刷された電子デバイスのロールを製造したが、各コンタクトパッドを長方形として構成した。すなわち、すべてのコンタクトパッド１０４ａ～１０４ｊが同じ形状、大きさ、および表面積を有するように、コンタクトパッド１０４ａ、１０４ｅ、１０４ｆ、１０４ｊとして構成した。ロールは、一般的に２００，０００～１，０００，０００の間の印刷された電子デバイスを有する。歩留まりは以下のように評価した。各ロールのデバイスにおけるメモリセルのサンプルセット（１４００個のメモリセル）を、印刷された電子デバイスの一般的な故障モードである、短絡故障について評価した。市販のオーム計を使用して短絡故障を試験してもよい。短絡故障を示すセルの割合が高いほど、歩留まりは低くなる。比較用の印刷された電子デバイスのロールからのサンプルセットでは、セルの８４．８％が短絡故障を示した。対照的に、デバイス１００の実施形態に係る印刷された電子デバイスのロールからのサンプルセットでは、セルの２７．３％のみが短絡故障を示した。したがって、デバイス１００の実施形態に係る印刷された電子デバイスの歩留まりは、比較用の印刷された電子デバイスと比較して３倍以上も増加した。３倍を超える歩留まりの改善は、商業的に極めて重要である。
別の例示的な印刷された電子デバイス２００の上面図を図２Ａに示す。デバイス２００の層がその上に示されている基板２０２の縁部を示す外形図。デバイス２００は、２つの追加のコンタクトパッド、２つの追加の電極トレース、それに応じて追加のメモリセル（この実施形態では１１）を含むことを除いて、図１Ａのデバイス１００と同様に構成されている。具体的には、デバイス２００は、一対の直線状アレイ状に配置された複数のコンタクトパッド２０４ａ～２０４ｌを備える。デバイス２００は、格子状に配置された複数の電極トレース２０６ａ～２０６ｌをさらに備え、格子状パターンは、２つの直線状のコンタクトパッドアレイ間に位置付けられ、プロセス方向およびクロスプロセス方向に対して４５度で配向されている。トレース２０６ａ～２０６ｌの各電極トレースは、パッド２０４ａ～２０４ｌの関連付けられたコンタクトパッドと電気的に連絡している。複数の電極トレース２０６ａ～２０６ｌは、上部電極トレース２０６ａ～２０６ｆと下部電極トレース２０６ｇ～２０６ｌの両方を含む。上部電極トレース２０６ａ～ｆおよび下部電極トレース２０６ｇ～ｌの両方の部分は、格子パターンを形成するためのストライプとして構成され、残りの部分は、それらに関連付けられたコンタクトパッドまで直線状に延在する。しかしながら、この実施形態では、上部電極トレース２０６ａ～ｆおよび下部電極トレース２０６ｇ～ｌは、関連付けられたコンタクトパッド上に位置付けられた電極パッドまで延在している。このような電極パッド２０７ａの１つには、ラベル付けされている。電極パッドは、電極パッドとそれらに関連付けられたコンタクトパッドとの間の電気的接触を改善するのに有用である。この実施形態では、電極パッドは、長方形の形状であるが、他の形状およびサイズを使用してもよい。
上述のように、複数のメモリセルの各メモリセルは、複数の電極トレース２０６ａ～２０６ｌの一対の電極トレースの交差部に形成される。このような交差点の１つには、２０８がラベル付けされている。図示されていないが、メモリセル２０８の断面図は、図１Ｄに示されているメモリセル１０８のそれと同様に見えるであろう。しかしながら、図２Ａの実施形態では、デバイス２００は、追加の２つの電極トレースのために６×６マトリックスとして配置された３６個のメモリセルを含む。
複数のコンタクトパッド２０４ａ～２０４ｌに戻ると、印刷された電子デバイス２００は、それぞれが４つの９０°の角度を画定する、長方形の形状を有するコンタクトパッド２０４ａ、２０４ｆ、２０４ｇ、２０４ｌ（未修正コンタクトパッド）を含む。デバイス２００はまた、コンタクトパッド２０４ａ、２０４ｆ、２０４ｇ、２０４ｌと比較して、表面積が小さくかつ異なる非長方形の形状を有するコンタクトパッド２０４ｂ～ｅおよび２０４ｈ～ｋ（修正コンタクトパッド）を含む。この実施形態では、修正コンタクトパッド２０４ｂ～ｅおよび２０４ｈ～ｋのすべてが多角形の形状であるが、すべてが同じ多角形の形状を有するわけではない。具体的には、コンタクトパッド２０４ｂ、２０４ｅ、２０４ｈ、２０４ｋは、それぞれ不規則な五角形の形状を有し、コンタクトパッドｃ、ｄ、ｉ、ｊは、それぞれ不規則な六角形の形状を有する。図１Ａのデバイス１００と同様に、コンタクトパッド２０４ｂ、２０４ｅ、２０４ｈ、２０４ｋは、それぞれ、３つの９０°の角度、２つの９０°より大きい角度、および５つの異なる長さの辺を有する。しかしながら、コンタクトパッド２０４ｃ、２０４ｄ、２０４ｉ、２０４ｊは、それぞれ、２つの９０°の角度、４つの９０°より大きい角度、４つの長さが等しくない辺、および２つの長さが等しい辺を有する。
図２Ａに示すように、他の形状をコンタクトパッド２０４ｂ～２０４ｅおよび２０４ｈ～ｋに使用してもよいが、各コンタクトパッドは、縁部を有し、その縁部は、縁部と最も近くに隣接する電極トレースとの間のクリアランスが少なくとも２＊√２＊（線位置合わせ能力）となるように構成されている。特に、コンタクトパッド２０４ｂ、２０４ｅ、２０４ｈ、２０４ｋは、図１Ａのデバイス１００のコンタクトパッド１０４ｂ、１０４ｄ、１０４ｇ、１０４ｉと同様に構成されている。しかしながら、コンタクトパッド２０４ｃ、２０４ｄ、２０４ｉ、２０４ｊはそれぞれ、縁部を有し、その縁部は、縁部と次に最も近くに隣接する電極トレースとの間のクリアランスもまた少なくとも２＊√２＊（線位置合わせ能力）となるように構成されている。
部分Ｃの拡大図である図２Ｂを参照すると、最も近くに隣接する電極トレースである、下部電極トレース２０６ｌ、および次に最も近くに隣接する電極トレースである、下部電極トレース２０６ｈを有するコンタクトパッド２０４ｃが示されている。縁部２０４ｃ’は、直線状であり、クリアランス（矢印で示す）は、少なくとも２＊√２＊（線位置合わせ能力）である。もう１つの縁部２０４ｃ”は、直線状であり、さらに下部電極トレース２０６ｈに対して平行である。縁部２０４ｃ”と下部電極トレース２０６ｈとの間のクリアランス（矢印で示す）も少なくとも２＊√２＊（線位置合わせ能力）である。なお、下部電極トレース２０６ｈおよび２０６ｌがコンタクトパッド２０４ｃに等しく近接している場合、縁部２０４ｃ’および２０４ｃ”の両方ともが「最も近くに隣接する電極トレース」であると見なすことができる。
上述のように、直線状アレイ状に配置されたコンタクトパッドと、メモリセルのマトリックスを形成するために格子状に配置された電極トレースとを使用してもよい。しかしながら、他の配置およびパターンを使用してもよい。例えば、コンタクトパッドは、円形またはマトリックスパターンで配置されてもよく、電極トレースおよびメモリセルに関して、下にある基板上の様々な横方向位置を取り得る。さらに、電極トレースの適切な構成によって、例えば単一の（１）共通下部電極および下部電極に直交して配向されたＮ個の平行上部電極（すなわち、１×Ｎ線形アレイ）を用いて、メモリセルを、直線状アレイを形成するように配置することができる。図１Ａおよび図２Ａに示されたマトリックスアレイは、Ｎ個の上部電極トレースおよびＮ個の下部電極トレースを有する、例示的なＮ×Ｎマトリックスアレイである。しかしながら、Ｍ×Ｎマトリックスアレイを形成するためのＭ個の下部電極トレースとＮ個の上部電極トレースのように、等しくない数の上部電極トレースと下部電極トレースを使用してもよい。さらに、上述のように、複数のコンタクトパッドに対する複数の電極トレースのパターンの配向は異なってもよい。さらに、メモリセルからそれらに関連付けられたコンタクトパッドまで延在する電極トレースの部分は、様々な経路をとることができる。
印刷された電子デバイスの様々な層に使用される材料は、印刷された電子デバイスの用途および各層の特定の機能に依存する。基板のための例示的な材料として、シリコン、ガラス、ポリマー、紙などが挙げられ、電極トレース／電極層のための例示的な材料として、金属、例えば銀、または導電性ポリマー、例えばポリエチレンジオキシチオフェンが挙げられる。強誘電体層のための例示的な材料として、強誘電性ポリマー、例えば、ポリフッ化ビニリデンとトリフルオロエチレンとのコポリマーが挙げられる。他の層を印刷された電子デバイス内に含めてもよく、例えば、基板と下部電極トレースとの間に、絶縁ポリマー、例えばアクリル系ポリマーからなる絶縁層を含めてもよく、これらは平坦化を改善し、接着を促進する。保護層を、汚染、酸化、ＵＶ劣化、物理的摩耗などを防ぐために、印刷された電子デバイス上の最上層として設けてもよい。保護層は、異なる組成物からなる別個の副層から構成されてもよい。最上部の副層を、硬化性ポリマー組成物（例えば、ポリエステル、ポリエーテル）から形成してもよい。保護層の下層の副層のための例示的な材料として、ポリプロピレングリコール（ＰＰＧ）、シリコンゴム、天然ゴム、ポリ酢酸ビニルおよびアクリレート系樹脂が挙げられる。
上述したクリアランス値に関する要件とは別に、印刷された電子デバイスの特徴の他の寸法ならびに印刷された電子デバイスの全体寸法は、用途およびメモリセルの数に応じて選択してもよい。印刷された電子デバイスは、プリントカートリッジ、イベントチケット、クレジットカードなどの製品認証アプリケーションを含む様々なアプリケーションで使用されてもよい。
開示された印刷された電子デバイスを製造する方法も提供する。方法は、例えば、インクジェット印刷、スクリーン印刷、フレキソ印刷、オフセット印刷、電子写真印刷、グラビア印刷、押出しコーティングなどの薄膜印刷技術を用いて材料層を印刷するように構成された１つ以上の印刷装置を含む印刷システムで実行される。異なる材料の層は、異なる技術を使用して印刷し得るので、印刷システムは、多数の異なるタイプの印刷装置を含むことができる。印刷システムで使用される印刷装置は、線位置合わせ能力によって特徴付けられてもよい。線位置合わせ能力は、少なくとも５０μｍ、少なくとも７５μｍ、少なくとも１００μｍ、少なくとも１５０μｍ、少なくとも２００μｍ、少なくとも２５０μｍ、または５０～３００μｍの範囲内としてもよい。この方法は、所望の印刷された電子デバイスの材料層をボトムアップ方式で層ごとに順次印刷することを含む。
実施形態では、印刷された電子デバイスを製造する方法は、基板上に複数の下部電極トレースを印刷することと、複数の下部電極トレース上に強誘電体材料の層を印刷することと、強誘電体材料の層上に複数の上部電極トレースを印刷することであって、複数の下部電極トレースおよび複数の上部電極トレースは、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、複数の上部電極トレース上に複数のコンタクトパッドを印刷することであって、複数のコンタクトパッドは、別のパターンで配置され、複数の電極トレースの各電極トレースが、複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、を含む。この方法では、印刷される複数の電極トレース、複数のコンタクトパッド、および複数のメモリセルは、上述の対応するパターンのうちのいずれかで配置されてもよい。この方法では、印刷された複数のコンタクトパッドは、上述のように、１つ以上の任意の修正コンタクトパッドおよび１つ以上の任意の未修正コンタクトパッドを含む。
印刷された電子デバイスを使用する方法もまた提供する。実施形態では、このような方法は、印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含む。この接触により、電圧波形を印加して複数のメモリセルの読み取り／書き込みを制御し、読み取り中のメモリセルの状態を検知することが可能になる。本明細書に開示された任意の印刷された電子デバイスを使用してもよい。読み取り／書き込みユニットの構成は、複数のピンが、印刷された電子デバイスの複数のコンタクトパッドのパターンに対応するパターンで配置されている限り、特に限定されない。市販の読み取り／書き込みユニットを使用してもよい。
Claims (15)
- あるパターンで配置された複数のコンタクトパッドと、
別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備え、
前記複数のコンタクトパッドが、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、前記少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含み、前記少なくとも１つの修正コンタクトパッドが、不規則な五角形の形状または不規則な六角形の形状を有する、印刷された電子デバイス。 - あるパターンで配置された複数のコンタクトパッドと、
別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備え、
前記複数のコンタクトパッドが、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、前記少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含み、
前記複数のコンタクトパッドが、少なくとも１つの不規則な五角形状のコンタクトパッドと、少なくとも１つの不規則な六角形状のコンタクトパッドと、を含む多数の修正コンタクトパッドを含む、印刷された電子デバイス。 - あるパターンで配置された複数のコンタクトパッドと、
別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備え、
前記複数のコンタクトパッドが、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、前記少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含み、
前記複数のコンタクトパッドが、互いに平行に延在し、かつそれらの間に間隙を画定する２つの直線状アレイに配置され、前記複数の電極トレースが、前記間隙内に位置付けられた格子パターンに配置されている、印刷された電子デバイス。 - あるパターンで配置された複数のコンタクトパッドと、
別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備え、
前記複数のコンタクトパッドが、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、前記少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含み、
前記少なくとも１つの修正コンタクトパッドが、縁部を有し、前記縁部は、前記縁部と最も近くに隣接する電極トレースとの間のクリアランスが少なくとも２＊√２＊（線位置合わせ能力）となるように構成されている、印刷された電子デバイス。 - 前記少なくとも１つの修正コンタクトパッドが縁部を有し、前記縁部が前記縁部と最も近くに隣接する電極トレースとの間のクリアランスが少なくとも５００μｍとなるように構成されている、請求項３に記載のデバイス。
- あるパターンで配置された複数のコンタクトパッドと、
別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、を備え、
前記複数のコンタクトパッドが、表面積、形状、およびサイズを有する少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、前記少なくとも１つの未修正コンタクトパッドと比較して、表面積が小さく、異なるサイズ、異なる形状、またはそれらの両方を有する少なくとも１つの修正コンタクトパッドをさらに含み、
前記複数の電極トレースの各電極トレースの端部が、前記関連付けられたコンタクトパッドまで直線状に延在し、前記少なくとも１つの修正コンタクトパッドが、直線状であり、かつ最も近くに隣接する電極トレースと平行に配向された縁部を有する、印刷された電子デバイス。 - 前記少なくとも１つの修正コンタクトパッドが、非長方形の多角形の形状を有する、請求項６に記載のデバイス。
- 前記少なくとも１つの修正コンタクトパッドが、不規則な非長方形の多角形の形状を有する、請求項７に記載のデバイス。
- 前記少なくとも１つの未修正コンタクトパッドが、長方形の形状を有する、請求項３に記載のデバイス。
- 前記複数の電極トレースの各電極トレースの端部が、前記関連付けられたコンタクトパッドまで直線状に延在し、前記少なくとも１つの修正コンタクトパッドが、直線状であり、かつ最も近くに隣接する電極トレースと平行に配向された縁部を有する、請求項３に記載のデバイス。
- 前記少なくとも１つの修正コンタクトパッドが、非長方形の多角形の形状を有し、前記少なくとも１つの未修正コンタクトパッドが、長方形の形状を有する、請求項１０に記載のデバイス。
- 前記少なくとも１つの修正コンタクトパッドが、不規則な五角形の形状を有する、請求項１１に記載のデバイス。
- 基板と、前記基板上の複数の電子デバイスと、を備える複数の電子デバイスであって、各デバイスが、請求項３に記載のデバイスに従って構成されている、複数の電子デバイス。
- 請求項３に記載のデバイスを製造する方法であって、
基板上に複数の下部電極トレースを印刷することと、
前記複数の下部電極トレース上に前記強誘電体層を印刷することと、
前記強誘電体層上に複数の上部電極トレースを印刷することであって、前記複数の下部電極トレースおよび前記複数の上部電極トレースが、前記別のパターンで配置された前記複数の電極トレースを形成し、かつ前記複数のメモリセルを画定し、各メモリセルが、前記複数の電極トレースのうちの前記一対の電極トレースの前記交差部に位置する、印刷することと、
前記複数の電極トレース上に前記複数のコンタクトパッドを印刷することであって、前記複数のコンタクトパッドが、前記パターンで配置され、前記複数の電極トレースの各電極トレースが、前記複数のコンタクトパッドのうちの前記関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、を含み、
前記複数のコンタクトパッドが、前記の表面積、形状、およびサイズを有する前記少なくとも１つの未修正コンタクトパッドを含み、前記複数のコンタクトパッドは、前記少なくとも１つの未修正コンタクトパッドと比較して、前記表面積が小さく、前記異なるサイズ、前記異なる形状、またはそれらの両方を有する前記少なくとも１つの修正コンタクトパッドをさらに含み、
前記複数のコンタクトパッドが、互いに平行に延在し、かつそれらの間に間隙を画定する２つの直線状アレイに配置され、前記複数の電極トレースが、前記間隙内に位置付けられた前記格子パターンに配置されている、方法。 - 請求項３に記載の前記デバイスを使用する方法であって、請求項３に記載の前記デバイスの前記複数のコンタクトパッドを、読み取り／書き込みユニットの複数のピンと接触させることを含む、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/038,309 US10593684B2 (en) | 2018-07-18 | 2018-07-18 | Printed electronic devices exhibiting improved yield |
| US16/038,309 | 2018-07-18 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020013989A JP2020013989A (ja) | 2020-01-23 |
| JP2020013989A5 JP2020013989A5 (ja) | 2022-06-29 |
| JP7218251B2 true JP7218251B2 (ja) | 2023-02-06 |
Family
ID=69148448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019115165A Active JP7218251B2 (ja) | 2018-07-18 | 2019-06-21 | 改善された歩留まりを示す印刷された電子デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10593684B2 (ja) |
| JP (1) | JP7218251B2 (ja) |
| DE (1) | DE102019118705A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10796212B2 (en) * | 2018-10-02 | 2020-10-06 | Xerox Corporation | Orientation-agnostic method to interface to printed memory label |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050279838A1 (en) | 2004-06-18 | 2005-12-22 | Super Talent Electronics, Inc. | Combination SD/MMC flash memory card with thirteen contact pads |
| US20070243678A1 (en) | 2006-03-31 | 2007-10-18 | Seiko Epson Corporation | Inkjet printing of cross point passive matrix devices |
| US20170068830A1 (en) | 2015-09-04 | 2017-03-09 | Xerox Corporation | Symmetric bit coding for printed memory devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5214300A (en) | 1970-09-28 | 1993-05-25 | Ramtron Corporation | Monolithic semiconductor integrated circuit ferroelectric memory device |
| US3679440A (en) | 1971-01-18 | 1972-07-25 | Owens Illinois Inc | High k dielectric materials |
| US4713157A (en) | 1976-02-17 | 1987-12-15 | Ramtron Corporation | Combined integrated circuit/ferroelectric memory device, and ion beam methods of constructing same |
| KR100583090B1 (ko) | 2003-05-30 | 2006-05-23 | 주식회사 하이닉스반도체 | 강유전체 레지스터의 캐패시터 제조방법 |
| NO324539B1 (no) | 2005-06-14 | 2007-11-19 | Thin Film Electronics Asa | Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning |
| NO20052904L (no) | 2005-06-14 | 2006-12-15 | Thin Film Electronics Asa | Et ikke-flyktig elektrisk minnesystem |
| US7767498B2 (en) | 2005-08-25 | 2010-08-03 | Vitex Systems, Inc. | Encapsulated devices and method of making |
| US8441432B2 (en) | 2005-09-23 | 2013-05-14 | Sipix Imaging, Inc. | Display cell structure and electrode protecting layer compositions |
| US7706165B2 (en) | 2005-12-20 | 2010-04-27 | Agfa-Gevaert Nv | Ferroelectric passive memory cell, device and method of manufacture thereof |
| WO2013000501A1 (en) | 2011-06-27 | 2013-01-03 | Thin Film Electronics Asa | Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate |
| US8946714B2 (en) | 2012-03-28 | 2015-02-03 | Sony Corporation | Semiconductor device and electronic apparatus including multilayer insulation film |
| US9928893B1 (en) * | 2017-06-05 | 2018-03-27 | Xerox Corporation | Circular printed memory system and method having robustness to orientation |
-
2018
- 2018-07-18 US US16/038,309 patent/US10593684B2/en active Active
-
2019
- 2019-06-21 JP JP2019115165A patent/JP7218251B2/ja active Active
- 2019-07-10 DE DE102019118705.2A patent/DE102019118705A1/de active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050279838A1 (en) | 2004-06-18 | 2005-12-22 | Super Talent Electronics, Inc. | Combination SD/MMC flash memory card with thirteen contact pads |
| US20070243678A1 (en) | 2006-03-31 | 2007-10-18 | Seiko Epson Corporation | Inkjet printing of cross point passive matrix devices |
| US20170068830A1 (en) | 2015-09-04 | 2017-03-09 | Xerox Corporation | Symmetric bit coding for printed memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200027887A1 (en) | 2020-01-23 |
| JP2020013989A (ja) | 2020-01-23 |
| DE102019118705A1 (de) | 2020-01-23 |
| US10593684B2 (en) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1891583B1 (en) | A data storage device | |
| US7784173B2 (en) | Producing layered structures using printing | |
| US8637138B2 (en) | Layered structures on thin substrates | |
| US20170060306A1 (en) | Touch sensor electrode with patterned electrically isolated regions | |
| US7816146B2 (en) | Passive electronic devices | |
| CN109997021A (zh) | 压力传感器 | |
| US9304097B2 (en) | Method for aligning patterns on a substrate | |
| CN110325950A (zh) | 触摸传感器、触摸面板、触摸面板用导电部件及触摸面板用导电性片材 | |
| JP7218251B2 (ja) | 改善された歩留まりを示す印刷された電子デバイス | |
| US11106958B2 (en) | Orientation-agnostic method to interface to printed memory | |
| US9291587B2 (en) | Method for forming aligned patterns on a substrate | |
| US9274431B2 (en) | Alignment structure for registering patterns on a substrate | |
| US9291588B2 (en) | System for forming aligned patterns on a substrate | |
| JP2020057778A5 (ja) | ||
| JP7229862B2 (ja) | 改善された歩留まりを示す被覆された印刷された電子デバイス | |
| CN108986851B (zh) | 具有定向稳健性的圆形印刷存储器系统和方法 | |
| TW202020415A (zh) | 壓力感測器及壓力感測器之製造方法 | |
| US20140120634A1 (en) | Method of manufacturing touch sensing panel | |
| EP3982096A1 (en) | Sensor element for detecting pressure applied to the sensor element | |
| TW201531412A (zh) | 使用莫爾干涉之多站柔版印刷系統的光學校準 | |
| JP2009260048A (ja) | 電子部材シート、電子回路パターン及び電子回路パターンの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190708 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190924 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20210316 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220621 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220621 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7218251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |