JP2020013988A5 - - Google Patents

Claims (18)

1. あるパターンで配置された複数のコンタクトパッドと、
   別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
   複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層、を含む、複数のメモリセルと、
   前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備え、
   前記緩衝帯は、前記重なり領域において２＊√２＊（線位置合わせ能力）以下である緩衝帯幅を特徴とする、被覆された印刷された電子デバイス。
2. 前記緩衝帯幅は、前記重なり領域において２００μｍより大きく、２＊√２＊（線位置合わせ能力）以下である、請求項１に記載のデバイス。
3. 前記緩衝帯幅は、０より大きく５００μｍ以下である、請求項１に記載のデバイス。
4. 前記緩衝帯幅は、２００μｍより大きく５００μｍ以下である、請求項１に記載のデバイス。
5. 前記重なり領域以外の領域において、前記緩衝帯幅は、少なくとも２＊√２＊（線位置合わせ能力）である、請求項１に記載のデバイス。
6. 前記保護層は、前記複数のコンタクトパッド上に付けられた開口を画定するように構成されている、請求項１に記載のデバイス。
7. 前記緩衝帯幅は、０より大きく５００μｍ以下であり、さらに前記保護層は、前記保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成され、前記間隙が、少なくとも８０μｍの間隙幅を特徴とする、請求項６に記載のデバイス。
8. 基板と、前記基板上の複数の被覆された印刷された電子デバイスとを含む複数の被覆された印刷された電子デバイスであって、各デバイスが、請求項１に記載のデバイスに従って構成されている、複数の被覆された印刷された電子デバイス。
9. あるパターンで配置された複数のコンタクトパッドと、
   別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
   複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層、を含む、複数のメモリセルと、
   前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備え、
   前記重なり領域内の縁部の部分を除いて、各コンタクトパッドのすべての縁部は覆われていない、被覆された印刷された電子デバイス。
10. あるパターンで配置された複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層、を含む、複数のメモリセルと、
    前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備え、
    前記保護層は、前記保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成され、前記間隙は、少なくとも２＊（線位置合わせ能力）である間隙幅を特徴とする、被覆された印刷された電子デバイス。
11. 前記間隙は、少なくとも８０μｍである間隙幅を特徴とする、請求項１０に記載のデバイス。
12. あるパターンで配置された複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層、を含む、複数のメモリセルと、
    前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備え、
    前記複数のコンタクトパッドは、互いに平行に延在する２つのアレイに配置され、それらの間に空間を画定すること、さらに前記保護層は、２つの開口を画定するように構成され、各開口が、前記２つのアレイのそれぞれの一方の上に位置付けられ、さらに前記複数の電極トレースが、前記空間内に位置付けられた格子パターンで配置されている、被覆された印刷された電子デバイス。
13. 前記緩衝帯幅は、０より大きく５００μｍ以下であり、さらに前記保護層は、前記保護層の縁部と各コンタクトパッドの隣接する対向縁部との間に間隙を画定するように構成され、前記間隙は、少なくとも８０μｍの間隙幅を特徴とする、請求項１２に記載のデバイス。
14. あるパターンで配置された複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層、を含む、複数のメモリセルと、
    前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有する、保護層と、を備え、
    前記保護層は、前記複数の電極トレース上に位置付けられた連続的なほぼ矩形の形状の領域として構成され、
    前記緩衝帯幅は、０より大きく５００μｍ以下であり、
    前記複数のコンタクトパッドは、互いに平行に延在し、それらの間に空間を画定する２つのアレイに配置され、さらに前記複数の電極トレースは、前記空間内に位置付けられた格子パターンで配置されている、被覆された印刷された電子デバイス。
15. 被覆された印刷された電子デバイスの製造方法であって、
    基板上に複数の下部電極トレースを印刷することと、
    前記複数の下部電極トレース上に強誘電体材料の層を印刷することと、
    前記強誘電体材料の前記層上に複数の上部電極トレースを印刷することであって、前記複数の下部電極トレースおよび前記複数の上部電極トレースが、あるパターンで配置された複数の電極トレースを形成し、かつ複数のメモリセルを画定し、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置する、印刷することと、
    前記複数の電極トレース上に複数のコンタクトパッドを印刷することであって、前記複数のコンタクトパッドが、別のパターンで配置され、前記複数の電極トレースの各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡している、印刷することと、
    前記複数の電極トレースおよび前記複数のコンタクトパッド上に硬化性組成物を印刷することと、
    前記硬化性組成物を硬化させて保護層を形成することと、を含み、
    前記保護層は、前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供し、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有し、
    前記重なり領域内の縁部の部分を除いて、各コンタクトパッドのすべての縁部は覆われていない、方法。
16. 前記緩衝帯は、前記重なり領域において２＊√２＊（線位置合わせ能力）以下である緩衝帯幅を特徴とする、請求項１５に記載の方法。
17. 被覆された印刷された電子デバイスを使用する方法であって、被覆された印刷された電子デバイスの複数のコンタクトパッドを読み取り／書き込みユニットの複数のピンと接触させることを含み、前記デバイスは、
    あるパターンで配置された前記複数のコンタクトパッドと、
    別のパターンで配置された複数の電極トレースであって、一組の下部電極トレースおよび一組の上部電極トレースを含み、各電極トレースが、前記複数のコンタクトパッドのうちの関連付けられたコンタクトパッドと電気的に連絡する、複数の電極トレースと、
    複数のメモリセルであって、各メモリセルが、前記複数の電極トレースのうちの一対の電極トレースの交差部に位置し、前記下部電極トレースのうちの１つの領域から形成される下部電極層、上部電極トレースのうちの１つの領域から形成される上部電極層、および前記下部電極層と前記上部電極層との間の強誘電体層を含む、複数のメモリセルと、
    前記複数の電極トレースを覆い、かつ各電極トレースの各縁部を越えて横方向に延在して各電極トレースを囲む緩衝帯を提供する保護層であって、前記緩衝帯が、各電極トレースの端部から延在して各関連付けられたコンタクトパッドの一部を重なり領域で覆い、各コンタクトパッドがまた、少なくとも１つの覆われていない縁部を有し、
    前記重なり領域内の縁部の部分を除いて、各コンタクトパッドのすべての縁部は覆われていない、方法。
18. 前記緩衝帯は、前記重なり領域において２＊√２＊（線位置合わせ能力）以下である緩衝帯幅を特徴とする、請求項１７に記載の方法。