KR19990071386A - 강유전체막을 사용한 장치의 제조방법 및 장치 - Google Patents

강유전체막을 사용한 장치의 제조방법 및 장치 Download PDF

Info

Publication number
KR19990071386A
KR19990071386A KR1019980036620A KR19980036620A KR19990071386A KR 19990071386 A KR19990071386 A KR 19990071386A KR 1019980036620 A KR1019980036620 A KR 1019980036620A KR 19980036620 A KR19980036620 A KR 19980036620A KR 19990071386 A KR19990071386 A KR 19990071386A
Authority
KR
South Korea
Prior art keywords
film
ferroelectric film
protective film
ferroelectric
base substrate
Prior art date
Application number
KR1019980036620A
Other languages
English (en)
Other versions
KR100391485B1 (ko
Inventor
리까 시노하라
아쓰히로 쓰꾸네
히로시 구도
Original Assignee
아끼구사 나오유끼
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990071386A publication Critical patent/KR19990071386A/ko
Application granted granted Critical
Publication of KR100391485B1 publication Critical patent/KR100391485B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 강유전체막의 열화 방지 기능이 우수한 보호막의 제작방법 및 그 보호막을 사용한 장치를 제공한다.
주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성한다. 고밀도 플라스마를 사용한 기상 퇴적에 의해 강유전체막을 덮도록 절연성의 보호막을 퇴적한다.

Description

강유전체막을 사용한 장치의 제조방법 및 장치
본 발명은 강유전체막을 사용한 장치의 제조방법 및 장치에 관한 것이며, 특히 강유전체막을 보호막으로 덮은 장치의 제조방법 및 장치에 관한 것이다. 강유전체막은, 예를 들어 반도체 집적회로장치에 내장되는 강유전체 커패시터의 유전층으로서 사용된다.
IC 카드 등에는 강유전체 커패시터를 사용한 불휘발성 메모리가 탑재되기 시작하고 있다. 강유전체는 고온에서 수소 분위기에 쬐이면 특성이 열화하기 때문에, 각 제조공정을 수소가 적은 분위기에서 행하는 것이 바람직한 것으로 생각되고 있다. 통상의 반도체 집적회로의 보호막으로서 사용되는 SiN막은 원료 가스로서 암모니아를 사용해서 고온에서 퇴적하기 때문에, 강유전체 커패시터를 포함한 집적회로의 보호막으로는 적합하지 않다. 통상, 보호막으로는 평행 평판형 플라스마 CVD장치를 사용해서 퇴적된 Si02막이 사용되고 있다.
종래의 보호막은 강유전체막의 열화 방지 기능이 충분하지 못하여, 강유전체 커패시터의 전기적 특성이 열화하는 경우가 있었다.
본 발명의 목적은 강유전체막의 열화 방지 기능이 우수한 보호막의 제작방법 및 그 보호막을 사용한 장치를 제공하는 것이다.
도 1은 ECR 플라스마 CVD장치의 개략도.
도 2는 PSG막을 제1 실시예에 의한 방법으로 퇴적한 보호막으로 덮어서 제작한 적층구조의 프레셔 쿠커 테스트(pressure cooker test) 결과를 나타낸 그래프.
도 3은 PSG막을 제1 실시예에 의한 방법으로 퇴적한 보호막으로 덮어서 제작한 적층구조의 FT-IR 스펙트럼을 나타낸 그래프.
도 4는 강유전체 커피시터를 제1∼제3 실시예에 의한 방법으로 퇴적한 보호막으로 덮은 장치의 단면도.
도 5는 PSG막을 제2 실시예에 의한 방법으로 퇴적한 보호막으로 덮어서 제작한 적층구조의 프레셔 쿠커 테스트 결과를 나타낸 그래프.
도 6은 제2 실시예에 의한 방법으로 퇴적한 SiOF막의 비유전율의 경시변화를 나타낸 그래프.
도 7a는 제3 실시예에 의한 방법으로 퇴적한 보호막으로 덮은 강유전체 커패시터의 열화시험 후의 커패시터 특성을 나타낸 그래프이며, 도 7b는 보호막 퇴적 전의 열처리를 하지 않은 경우의 마찬가지 그래프.
도 8은 제1∼제3 실시예에 의한 보호막을 적용한 강유전체 메모리의 단면도.
[부호의 설명]
1 처리 용기
2 메인솔레노이드 코일
3 서브솔레노이드 코일
4 도파관
5 기판 지지대
6 기판
7 터보 분자 펌프
8, 9 가스 도입관
10 마이크로파 전원
19 실리콘기판
20 PSG막
21 하부 전극
22 강유전체막
23 상부 전극
24 강유전체 커패시터
25 층간 절연막
26 배선
27 보호막
31 실리콘기판
32 필드 산화막
33 MOS 트랜지스터
34, 42 층간 절연막
35 하부 전극
36 강유전체막
37 상부 전극
38 강유전체 커패시터
40 Si02막
41 배선
43 비트선
44 보호막
본 발명의 1 관점에 의하면, 주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성하는 공정과, 고밀도 플라스마를 사용한 기상 퇴적에 의해 상기 강유전체막을 덮도록 절연성의 보호막을 퇴적하는 공정를 갖는 강유전체막을 사용한 장치의 제조방법이 제공된다.
고밀도 플라스마를 사용해서 보호막을 퇴적함으로써, 내습성이 우수한 막을 형성할 수가 있다. 이는 막질이 치밀하게 되기 때문인 것으로 생각된다.
본 발명의 다른 관점에 의하면, 주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성하는 공정과, 상기 하지기판 및 강유전체막을 가열하는 공정과, 상기 가열하는 공정 후에 상기 하지기판을 대기에 쬐는 일없이 상기 강유전체막을 덮는 보호막을 퇴적하는 공정을 갖는 강유전체막을 사용한 장치의 제조방법이 제공된다.
보호막의 퇴적 전에 하지기판을 가열하면, 강유전체막의 열화를 방지할 수가 있다. 이는 가열에 의해 기판에 흡착하고 있는 수분이 제거되기 때문으로 생각된다.
본 발명의 다른 관점에 의하면, 주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성하는 공정과, 상기 강유전체막을 덮도록 원료 가스로서 Si-H 결합을 갖지 않은 가스를 사용해서 불소첨가 산화실리콘으로 되는 보호막을 퇴적하는 공정을 포함한 강유전체막을 사용한 장치의 제조방법이 제공된다.
Si-H 결합을 갖지 않은 가스를 사용함으로써, 보호막 내로의 수소원자의 도입을 억제할 수가 있다. 수소의 함유량을 적게 함으로써, 후공정에서 강유전체막으로의 악영향을 경감할 수가 있다.
본 발명의 다른 관점에 의하면, 주표면을 갖는 하지기판과, 상기 하지기판의 주표면상에 형성된 강유전체막과, 상기 강유전체막을 덮도록 형성된 산화 실리콘으로 되는 보호막으로서 푸리에변환 적외분광에 의한 Si-H 결합에 대응하는 피크의 높이가 Si-O결합에 대응하는 최대 피크의 높이의 2% 이하인 보호막을 갖는 강유전체막을 사용한 장치가 제공된다.
보호막 내의 수소 함유량을 적게 함으로써, 후공정에서 강유전체막으로의 악영향을 경감할 수가 있다.
본 발명의 다른 관점에 의하면, 주표면을 갖는 하지기판과, 상기 하지기판의 주표면상에 형성된 강유전체막과, 상기 강유전체막상에 형성되어 불소첨가 산화실리콘으로 되는 보호막을 갖는 강유전체막을 사용한 장치가 제공된다.
원료 가스로서 SiF4등을 사용해서 Si를 함유한 보호막을 퇴적하면, 보호막 내에 F원자가 도입된다. 이 경우에 수소원자를 함유한 SiH4등의 원료 가스를 사용하는 경우에 비해, 보호막 내의 수소 함유량을 적게 할 수가 있다.
[실시예]
도 1은 본 발명의 제1 실시예에서 사용하는 전자 사이클로트론 공명 플라스마를 사용한 화학기상 퇴적(ECR 플라스마 CVD)장치의 개략을 나타낸다. 처리 용기(1) 내가 플라스마 취출창(1C)에 의해 플라스마 발생실(1A)과 반응실(1B)로 나누어져 있다. 처리 용기(1) 내는 터보 분자 펌프(7)에 의해 진공 배기된다.
플라스마 발생실(1A)의 주위에 메인솔레노이드 코일(2)이 감겨 있으며, 메인솔레노이드 코일(2)에 전류를 흘림으로써, 플라스마 발생실(1A) 내에 자장을 발생시킬 수가 있다. 처리 용기(1)의 하방에 메인솔레노이드 코일(2)과 동축형상으로 배치된 서브솔레노이드 코일(3)이 설치되어 있다.
플라스마 발생실(1A)에 도파관(4)이 연통하고 있다. 마이크로파 전원(10)으로부터 출력된 마이크로파가 도파관(4)을 통해서 플라스마 발생실(1) 내에 도입된다. 가스 도입관(8)으로부터 플라스마 발생실(1A) 내에 Ar 가스와 O2가스가 도입된다. 플라스마 발생실(1A) 내에 전자 사이클로트론 공명에 의한 플라스마가 발생한다. 플라스마는 플라스마 취출창(1C)을 통해서 반응실(1B) 내로 강하한다.
반응실(1B) 내에 기판 지지대(5)가 배치되어 있으며, 그 상면에 정전 척에 의해 기판(6)이 고정된다. 기판 지지대(5)는, 예를 들어 직경 6인치의 웨이퍼를 재치할 수 있는 크기를 가지며, 전기적으로 플로팅상태로 되어 있다. 가스 도입관(9)으로부터 반응실(1B) 내에 SiH4가스가 도입된다. SiH4가 플라스마화한 산소와 반응하여 기판(6)상에 SiO2가 퇴적한다.
실리콘기판의 표면상에 두께 700nm의 포스포실리케이트 유리(PSG)막을 퇴적하여 얻어진 하지기판상에, 도 1에 나타낸 ECR 플라스마 CVD장치를 사용해서 두께 500nm의 SiO2막을 퇴적하였다. SiO2막의 퇴적은 SiH4의 유량 77sccm, Ar의 유량 150sccm, O2의 유량 103∼193sccm, 처리 용기(1) 내의 압력 0.29Torr, 기판온도 250℃, 메인 및 서브솔레노이드 코일(2, 3)에 흐르는 전류 200A, 마이크로파 전원(10)의 출력 1.75kW의 조건하에서 행하였다.
상술한 제1 실시예에 의한 방법으로 SiO2막을 퇴적한 하지기판의 프레셔 쿠커 테스트(PCT)를 행하여, SiO2막의 내습성을 평가하였다. PCT는 온도 120℃, 압력 2기압, 습도 100%의 조건에서 행하였다. PCT 전후의 하지기판을 푸리에변환 적외분광(FT-IR 분광)에 의한 스펙트럼의 P=O의 2중결합에 대응하는 피크의 면적으로 평가하였다. SiO2막 아래의 PSG막 중에 수분이 침입하여 P=O 결합이 분해되면, P=O의 2중결합에 대응하는 피크의 면적이 감소한다. 즉 P=0의 이중 결합에 대응하는 피크 면적의 감소는 SiO2막의 내습성이 충분하지 않다는 것을 의미한다.
도 2는 PCT후의 P=O의 2중결합에 대응하는 피크 면적의 감소 정도를, PCT의 시간의 함수로서 나타낸다. 횡축은 PCT를 개시하고 나서의 경과시간을 단위 "시간"으로 표시한다. 종축은 PCT 개시 전에서 FT-IR 분석결과 P=O 2중결합에 대응하는 피크 부분의 면적을 S0로 하고, PCT 후의 그것을 Sx로 하였을 때의 면적비 Sx/SO를 단위 %로 표시한다. 도면 중의 ○, ●, □, ■는 각각 상술한 방법에서 O2유량을 103sccm, 133sccm, 163sccm, 193sccm으로 한 경우의 면적비 Sx/SO를 나타낸다. 그리고 기호 △는 O2유량을 103sccm로 하고, 기판 지지대에 주파수 13.56MHz, 입력전력 2kW의 고주파 바이어스를 인가한 경우를 나타낸다. 기호 ▽는 종래의 평행 평판형 플라스마 CVD장치를 사용해서 SiO2막을 퇴적한 경우를 나타낸다.
평행 평판형 플라스마 CVD장치를 사용한 경우에는 PCT를 개시하고 나서 100시간을 경과하면, 면적비 Sx/SO가 급격히 저하한다. 또 기판 지지대에 고주파 바이어스를 인가한 경우에도, PCT를 개시하고 나서 100시간을 경과하면 면적비 Sx/SO가 저하하고 있다. 면적비 Sx/SO의 저하는 PSG막 중에 수분이 침입한 것을 나타낸다.
이에 대해 ECR 플라스마 CVD장치를 사용해서 기판에 고주파 바이어스를 인가하지 않고 SiO2막을 성막한 경우에는, PCT를 개시하고 나서 400시간을 경과하여도 면적비 Sx/SO의 저하가 보이지 않는다. 즉 내수성이 높은 SiO2막이 형성되어 있는 것으로 생각된다.
ECR 플라스마 CVD장치를 사용한 경우에, 평행 평판형 플라스마 CVD장치에 의한 용량결합 플라스마를 사용한 경우에 비해 내수성이 높은 SiO2막을 형성할 수 있는 것은 고밀도 프라스마에 의해 치밀한 막이 형성되어 있기 때문인 것으로 생각된다. 또한 ECR 플라스마 CVD장치 외에, 용량결합 플라스마보다도 고밀도의 플라스마를 발생할 수 있는 장치를 사용하여도 좋을 것이다. 예를 들어 유도결합 플라스마, 헬리콘 플라스마를 사용한 플라스마장치를 사용하여도 좋을 것이다. 그리고 고밀도 플라스마로는 플라스마 중 전자밀도가 1×1012cm-3이상인 것을 사용하는 것이 바람직하다.
또 고밀도 플라스마를 사용하는 경우일지라도, 처리 용기와 기판 지지대 사이에 고주파 바이어스를 인가하지 않고 성막하는 것이 바람직하다.
도 3a∼도 3d는 도 1의 ECR 플라스마 CVD장치를 사용해서, 상술한 제1 실시예에 의한 방법에 의해 O2유량을 각각 103sccm, 133sccm, 163sccm, 193sccm로 하여 SiO2막을 형성한 경우의 FT-IR 스펙트럼을 나타낸다. 각 그래프의 횡축은 파수를 단위 cm-1로 표시하고, 종축은 광흡수율을 임의 눈끔으로 표시한다.
각 그래프가 다 같이 파수 약 450cm-1, 820cm-1및 1060cm-1근방에 Si-O결합에 대응하는 피크가 나타나고, 파수 약 1300cm-1근방에 P=O의 2중결합에 대응하는 적은 피크가 나타나 있다. 또 도 3a∼도 3c에는 파수 약 850cm-1근방에 Si-H 결합에 대응하는 적은 피크가 나타나 있으나, 도 3d에는 이 피크는 나타나 있지 않다. SiH4의 유량에 대하여 O2의 유량을 많게 함으로써 Si-H 결합이 적은 SiO2막이 얻어지는 것으로 생각된다. O2의 유량을 SiH4의 유량의 2.5배 이상으로 한 조건에서 SiO2막을 퇴적하면, Si-H 결합에 대응하는 피크가 거의 나타나지 않을 정도의 H 함유량이 적은 막을 얻을 수가 있다.
이와 같은 조건에서 SiO2막을 퇴적함으로써, FT-IR 스펙트럼에 있어서 파수 850cm-1근방의 Si-H 결합에 대응하는 피크의 높이를 파수 1060cm-1근방의 Si-O 결합에 대응하는 최대 피크 높이의 2% 이하로 할 수가 있다. 그리고 이와 같은 조건에서 퇴적한 SiO2막 내의 수소원자 함유량은 1×1021cm-3이하가 되는 것으로 예측된다.
도 4는 상기 제1 실시예에 의한 방법으로 제작한 SiO2막을 보호막으로 하여 사용한 강유전체 커패시터의 구성례를 나타낸다.
실리콘기판(19)의 표면상에 PSG막(20)이 형성되어 하지기판을 구성하고 있다. PSG막(20)의 표면의 일부 영역상에 두께 0.2μm의 하부 전극(21), 두께 0.3μm의 강유전체막(22) 및 두께 0.2μm의 상부 전극(23)이 상기 차례대로 적층된 강유전체 커패시터(24)가 형성되어 있다. 하부 전극(21) 및 상부 전극(23)은, 예를 들어 백금(Pt)으로 형성된다. 강유전체막(22)은, 예를 들어 Pb(ZrTi)O3(PZT) 등으로 형성된다.
하부 전극(21) 및 상부 전극(23)의 퇴적은, 예를 들어 Pt의 타겟을 Ar 분위기 중에서 스퍼터링함으로써 행한다. PZT막의 퇴적은, 예를 들어 스퍼터링에 의해 행한다. Pt막 및 PZT막의 패터닝은 주지의 드라이 에칭에 의해 행한다.
강유전체 커패시터(24)를 덮도록 SiO2로 되는 두께 0.2μm의 층간 절연막(25)이 형성되어 있다. 층간 절연막(25)에 형성된 콘택트 홀을 개재해서 Al 배선(26)이 상부 전극(23)에 접속되어 있다. 배선(26) 및 층간 절연막(25)을 덮도록 SiO2로 되는 두께 0.7μm의 보호막(27)이 형성되어 있다. 보호막(27)은 상기 제1 실시예에 의한 방법으로 형성된다.
도 4에 나타낸 보호막(27)의 퇴적시의 O2의 유량을 SiH4유량의 2.5배 이상으로 하여 형성한 경우의 강유전체 커패시터(24)의 분극-전압 특성(P-V 특성)을 평가하였던 바, 큰 Q 스위치(QSW)가 얻어졌다. 이에 대해 SiH4유량에 대한 O2유량비를 적게 하여 보호막(27)을 형성한 경우에는, 강유전체 커패시터의 QSW가 적어졌다. 즉 H 함유량이 적은 SiO2막을 보호막으로 사용함으로써, 큰 QSW를 가지며, 커패시터 특성이 양호한 강유전체 커패시터를 얻을 수 있음을 알 수가 있다.
상기 제1 실시예에서는 보호막으로서 SiO2막을 사용한 경우를 설명하였으나, 플라스마처리에 의해 퇴적 가능한 기타의 재료로 되는 막을 사용하여도 좋다. 예를 들어 SiN막, SiON막 등을 사용하여도 좋다. 이 경우에 N 원료로서는, 예를 들어 NH3를 사용할 수가 있다.
SiH4유량에 대해 O2유량을 많게 하는 것은 SiH4에 함유되는 수소원자가 SiO2막 중에 도입되는 것을 억제하고 있는 것으로 생각된다. Si의 원료로서 수소를 함유하지 않는 가스를 사용하여도 SiO2막 중에 수소원자의 도입을 억제할 수 있는 것으로 예측된다. 다음에 Si 원료로서 수소원자를 함유하지 않는 가스를 사용해서 SiO2막을 성막하는 제2 실시예에 대해 설명한다.
제1 실시예에서는 Si 원료로서 SiH4를 사용하였으나, 제2 실시예에서는 SiF4를 사용한다. 사용하는 CVD장치는 제1 실시예의 경우와 마찬가지로 도 1에 나타낸 ECR 플라스마 CVD장치이다. Si04, O2및 Ar의 유량을 각각 70sccm, 200sccm, 150sccm로 하고, 마이크로파 전원(10)의 출력전력을 2.7kW로 하였다. 기타의 조건 및 사용한 하지기판은 제1 실시예의 경우와 마찬가지이다. 제2 실시예에 의한 방법으로 PSG막상에 보호막을 퇴적하고 PCT를 행하였다. 제2 실시예에 의해 형성되는 보호막은 불소첨가 산화실리콘(SiOF)막이다.
도 5는 PCT의 결과를 나타낸다. 횡축 및 종축은 도 2의 그것과 마찬가지이다. 500시간을 경과하여도 면적비 Sx/So는 거의 저하하고 있지 않음을 알 수가 있다.
또 도 4에 나타낸 강유전체 커패시터(24)를 형성하고, 제2 실시예에 의한 방법으로 보호막(27)을 형성한 경우 강유전체 커패시터(24)의 전기적 특성을 평가하였던 바, QSW가 큰 양호한 강유전체 커패시터가 얻어짐을 알 수 있었다. 그리고 원료 가스 중에 수소원자를 함유하지 않기 때문에, 제1 실시예의 경우에 비해 SiO2막 중의 수소원자 함유량을 보다 적게 할 수 있을 것이다.
도 6은 제2 실시예에 의한 방법으로 형성된 SiOF막을 대기 중에 방치한 경우의 비유전율의 변화를 나타낸다. 횡축은 대기 중에 방치한 시간을 단위 "시간"으로 표시하고, 종축은 비유전율을 표시한다. 도면 중 ○ 및 ●는 각각 SiOF막의 퇴적 직후의 비유전율이 약 3.55 및 3.62인 경우를 나타내고 있다. SiOF막 퇴적 직후의 비유전율은 SiOF막 중의 F 농도에 따라 변화한다. F 농도는, 예를 들어 SiOF막의 성막조건 중 기판온도, 또는 SiF4와 O2의 유량비 등을 변화시킴으로써 제어할 수 있다.
성막 당초의 비유전율이 3.55의 경우에는, 시간의 경과와 함께 비유전율이 크게 상승하고 있다. 이는 SiOF막 중에 수분이 침입하였기 때문인 것으로 생각된다. 이에 대해 성막 당초의 비유전율이 3.62의 경우에는 비유전율의 상승 정도가 적다. 이 결과로부터 성막 당초의 비유전율이 3.6 이상이 되는 조건에서 SiOF막을 퇴적하는 것이 바람직한 것으로 생각된다.
다음에 제3 실시예에 대해 설명한다. 제3 실시예에서는 제1 실시예에서의 SiO2막을 퇴적하기 전에 하지기판을 열처리한다. 하지기판을 열처리한 후에는 하지기판을 대기에 쬐는 일없이 SiO2막을 퇴적한다. 기타의 공정은 제1 실시예와 마찬가지이다.
도 1의 ECR 플라스마 CVD장치를 사용해서 Si04, O2및 Ar의 유량을 각각 77sccm, 103sccm 및 150sccm, 성막 중의 기판온도를 400℃로 하였다. 기타의 조건 은 제1 실시예의 경우와 마찬가지이다. 그리고 SiO2막의 성막 전에 CVD장치 내를 N2분위기로 하고, 기판온도 400℃에서 약 10분간 열처리하였다.
상기 조건에서 PSG막상에 SiO2보호막을 퇴적하고, 도 2의 경우와 마찬가지의 FT-IR 스펙트럼에 의한 SiO2막의 내습성을 평가하였다. 그 결과, 제1 실시예와 마찬가지로 면적비 Sx/So의 저하는 거의 보이지 않았다.
다음에 도 4에 나타낸 강유전체 커패시터(24)를 형성하고, 제3 실시예에 의한 방법으로 보호막(27)을 형성하였다.
도 7a는 제3 실시예에 의한 방법으로 보호막(27)을 퇴적한 경우의 강유전체 커패시터의 분극-전압 특성을 나타내고, 도 7b는 보호막 퇴적 전의 열처리를 하지 않았던 경우의 강유전체 커패시터의 분극-전압 특성을 나타낸다. 양 그래프의 횡축은 인가전압을 단위 V로 표시하고, 종축은 분극을 단위 μC/cm2로 표시한다.
도 7a에 나타낸 바와 같이 보호막 퇴적 전에 열처리한 경우에는, 비교적 큰 히스테리시스 특성을 나타내고 있다. 이에 대해 열처리를 하지 않았던 경우에는 히스테리시스 특성이 약하다. 이는 보호막 퇴적 전의 열처리에 의해 도 4의 강유전체막(22), 층간 절연막(25) 등에 함유된 수분이 제거되기 때문인 것으로 생각된다.
하지기판의 열처리 중에 4중극 질량 분석계(Q-MASS)에 의해 탈 가스 프로파일을 관측하였던 바, 열처리온도를 400℃ 이상으로 하였을 때에 효과적으로 수분을 제거할 수 있음을 알 수 있었다. 따라서 열처리를 400℃ 이상의 온도에서 하는 것이 바람직하다. 또 이 열처리를 N2, Ar 등의 불활성 가스 분위기 중에서 행하는 것이 바람직하다.
상기 제3 실시예에서는 ECR 플라스마 CVD장치 내에서 열처리하고, 그대로 보호막을 퇴적하는 경우를 설명하였으나, 다른 장치 내에서 열처리하고, 하지기판을 대기에 쬐는 일없이 ECR 플라스마 CVD장치 내에 반송하여도 좋다.
또 상기 제3 실시예에서는 고밀도 플라스마를 사용해서 SiO2막을 퇴적하는 경우를 설명하였으나, 제2 실시예와 같이 SiOF막을 퇴적하는 경우에도 유효할 것이다. 그리고 보호막 퇴적 전의 열처리는 종래의 평행 평판형 플라스마 CVD장치를 사용하는 경우에도 유효할 것이다.
도 8은 상기 제1∼제3 실시예에 의한 보호막의 제작방법을 적용한 강유전체 메모리의 일례를 나타낸다. 실리콘기판(31)의 표면에 필드 산화막(32)이 형성되어 활성영역이 획정되어 있다. 이 활성영역 내에 소스/드레인영역(33S, 33D) 및 게이트전극(33G)을 포함하여 구성되는 MOS 트랜지스터(33)가 형성되어 있다.
MOS 트랜지스터(33)를 덮도록 SiO2막으로 되는 층간 절연막(34)이 형성되어 있다. 층간 절연막(34) 표면의 일부 영역상에 하부 전극(35), 강유전체막(36), 상부 전극(37)으로 되는 강유전체 커패시터(38)가 형성되어 있다. 강유전체 커패시터(38)는 SiO2막(40)으로 덮여 있다.
층간 절연막(34) 및 SiO2막(40)에 각각 드레인영역(33D) 및 상부 전극(37)을 노출시키는 콘택트 홀이 형성되고, 상부 전극(37)과 드레인영역(33D)이 배선(41)에 의해 상호 접속되어 있다. 배선(41)은 층간 절연막(42)으로 덮여 있다.
층간 절연막(42, 34)을 관통하여 소스영역(33S)을 노출시키는 콘택트 홀이 형성되어 있다. 층간 절연막(42)상에 형성된 비트선(43)의 일부가 이 콘택트 홀 내를 매립하여 소스영역(33S)에 접속되어 있다. 비트선(43)은 Al층을 TiN층으로 끼워 넣은 3층구조로 되어 있다. 게이트전극(33G)이 비트선(43)에 교차하는 방향으로 연장하여 워드선을 겸한다. 여기까지의 구조는 종래의 반도체 프로세스에 의해 형성할 수가 있다.
층간 절연막(42) 및 배선(43)이 보호막(44)으로 덮여 있다. 보호막(44)은 상기 제1∼제3 중 어느 하나의 실시예에 의한 방법으로 형성된다. 보호막(44)이 높은 내습성을 가지기 때문에, 강유전체 메모리 특성의 열화를 억제할 수가 있다. 그리고 층간 절연막(34, 42)을 제1∼제3 실시예에 의한 방법으로 퇴적하여도 좋다.
이상 실시예를 따라 본 발명을 설명하였으나, 본 발명은 이것에 제한되는 것은 아니다. 예를 들어 여러자지 변경, 개량, 조합 등이 가능함은 당업자에 자명할 것이다.
이상 설명한 바와 같이 본 발명에 의하면, 강유전체막을 내습성이 우수한 보호막으로 덮음으로써 강유전체막으로의 수분의 침입을 억제하여, 강유전체막의 열화를 억제할 수가 있다. 강유전체막을 사용하여 커패시터를 형성하는 경우에는, 강유전체 커패시터의 특성의 열화를 억제할 수가 있다.

Claims (20)

  1. 주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성하는 공정과,
    고밀도 플라스마를 사용한 기상 퇴적에 의해 상기 강유전체막을 덮도록 절연성의 보호막을 퇴적하는 공정을 갖는 강유전체막을 사용한 장치의 제조방법.
  2. 제1항에 있어서, 상기 보호막을 퇴적하는 공정에서 상기 하지기판을 지지하는 기판 지지수단과, 상기 하지기판을 수납하는 처리 용기와의 사이에 고주파 바이어스전압을 인가함이 없이 보호막을 퇴적하는 강유전체막을 사용한 장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 보호막이 산화실리콘막인 강유전체막을 사용한 장치의 제조방법.
  4. 제3항에 있어서, 상기 보호막을 퇴적하는 공정에서 원료 가스로서 SiH4와 O2를 사용하여, O2의 유량이 SiH4유량의 2.5배 이상 되는 조건에서 상기 보호막을 퇴적하는 강유전체막을 사용한 장치의 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 보호막이 불소첨가 산화실리콘막인 강유전체막을 사용한 장치의 제조방법.
  6. 제5항에 있어서, 상기 보호막을 퇴적하는 공정에서의 원료 가스가 SiH4와 O2를 함유하는 강유전체막을 사용한 장치의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 강유전체막을 형성하는 공정 후, 보호막을 퇴적하는 공정 전에 상기 하지기판을 가열하는 공정을 더 포함하는 강유전체막을 사용한 장치의 제조방법.
  8. 제7항에 있어서, 상기 하지기판을 가열하는 공정 후, 상기 하지기판을 대기에 쬐는 일없이 상기 보호막을 퇴적하는 강유전체막을 사용한 장치의 제조방법.
  9. 제7항 또는 제8항에 있어서, 상기 하지기판을 가열하는 공정을 불활성 가스 분위기 중에서 행하는 강유전체막을 사용한 장치의 제조방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 하지기판을 가열하는 공정에서 상기 하지기판을 온도 400℃ 이상에서 가열하는 강유전체막을 사용한 장치의 제조방법.
  11. 주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성하는 공정과,
    상기 하지기판 및 강유전체막을 가열하는 공정과,
    상기 가열하는 공정 후에 상기 하지기판을 대기에 쬐는 일없이 상기 강유전체막을 덮는 보호막을 퇴적하는 공정을 갖는 강유전체막을 사용한 장치의 제조방법.
  12. 제11항에 있어서, 상기 가열하는 공정을 불활성 가스 분위기 중에서 행하는 강유전체막을 사용한 장치의 제조방법.
  13. 제11항 또는 제12항에 있어서, 상기 가열하는 공정에서 상기 하지기판을 온도 400℃ 이상에서 가열하는 강유전체막을 사용한 장치의 제조방법.
  14. 주표면을 갖는 하지기판의 상기 주표면상에 강유전체막을 형성하는 공정과,
    상기 강유전체막을 덮도록 원료 가스로서 Si-H 결합을 갖지 않은 가스를 사용해서 불소첨가 산화실리콘으로 되는 보호막을 퇴적하는 공정을 포함하는 강유전체막을 사용한 장치의 제조방법.
  15. 제 14항에 있어서, 상기 원료 가스가 SiF4와 O2를 함유하는 강유전체막을 사용한 장치의 제조방법.
  16. 제14항 또는 제15항에 있어서, 상기 보호막을 퇴적하는 공정에서 퇴적 후의 불소첨가 산화실리콘막의 비유전율이 3.6 이상이 되는 조건에서 상기 보호막을 퇴적하는 강유전체막을 사용한 장치의 제조방법.
  17. 주표면을 갖는 하지기판과,
    상기 하지기판의 주표면상에 형성된 강유전체막과,
    상기 강유전체막을 덮도록 형성된 산화 실리콘으로 되는 보호막으로서 푸리에변환 적외분광에 의한 Si-H 결합에 대응하는 피크의 높이가 Si-O결합에 대응하는 최대 피크의 높이의 2% 이하인 보호막을 갖는 강유전체막을 사용한 장치.
  18. 제17항에 있어서, 상기 강유전체막을 끼우도록 배치되어, 커패시터의 양 전극을 구성하는 한쌍의 전극을 더 갖는 강유전체막을 사용한 장치.
  19. 주표면을 갖는 하지기판과,
    상기 하지기판의 주표면상에 형성된 강유전체막과,
    상기 강유전체막상에 형성되어 불소첨가 산화실리콘으로 되는 보호막을 갖는 강유전체막을 사용한 장치.
  20. 제19항에 있어서, 상기 강유전체막을 끼우도록 배치되어, 캐퍼시터의 양 전극을 구성하는 한쌍의 전극을 더 갖는 강유전체막을 사용한 장치.
KR10-1998-0036620A 1998-02-18 1998-09-05 강유전체막을사용한장치의제조방법및장치 KR100391485B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03631498A JP3698885B2 (ja) 1998-02-18 1998-02-18 強誘電体膜を用いた装置の製造方法
JP36314 1998-02-18

Publications (2)

Publication Number Publication Date
KR19990071386A true KR19990071386A (ko) 1999-09-27
KR100391485B1 KR100391485B1 (ko) 2003-11-19

Family

ID=12466386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0036620A KR100391485B1 (ko) 1998-02-18 1998-09-05 강유전체막을사용한장치의제조방법및장치

Country Status (3)

Country Link
US (1) US6344363B1 (ko)
JP (1) JP3698885B2 (ko)
KR (1) KR100391485B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345666B1 (ko) * 2000-07-31 2002-07-24 주식회사 하이닉스반도체 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법
JP4090766B2 (ja) * 2002-03-19 2008-05-28 富士通株式会社 半導体装置の製造方法
JP2004281935A (ja) * 2003-03-18 2004-10-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4502632B2 (ja) * 2003-11-27 2010-07-14 京セラ株式会社 薄膜コンデンサ
KR101012795B1 (ko) * 2003-12-05 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
WO2005101508A1 (ja) * 2004-04-02 2005-10-27 Fujitsu Limited 半導体装置及びその製造方法
JP4924035B2 (ja) * 2004-07-27 2012-04-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006332538A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体装置の製造方法
US20100230786A1 (en) * 2006-01-26 2010-09-16 Nxp B.V. Production of integrated circuits comprising semiconductor incompatible materials
KR100668355B1 (ko) * 2006-02-16 2007-01-12 삼성전자주식회사 캐리어 트래핑 물질을 구비한 유니폴라 탄소나노튜브 및유니폴라 전계효과 트랜지스터
KR100847040B1 (ko) 2006-11-09 2008-07-17 후지쯔 가부시끼가이샤 반도체 장치와 그 제조 방법
JP4492819B2 (ja) * 2007-01-15 2010-06-30 セイコーエプソン株式会社 キャパシタの製造方法
US20080170352A1 (en) 2007-01-15 2008-07-17 Seiko Epson Corporation Capacitor and its manufacturing method
CN106876398B (zh) * 2011-06-27 2020-10-20 薄膜电子有限公司 含横向尺寸改变吸收缓冲层的铁电存储单元及其制造方法
JP2017050316A (ja) 2015-08-31 2017-03-09 富士ゼロックス株式会社 発光素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309240A (en) * 1980-05-16 1982-01-05 Advanced Crystal Sciences, Inc. Process for chemical vapor deposition of films on silicon wafers
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
JP3110605B2 (ja) 1994-03-25 2000-11-20 松下電子工業株式会社 半導体装置およびその製造方法
JP2875733B2 (ja) * 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法
JPH0837282A (ja) 1994-07-21 1996-02-06 Matsushita Electron Corp 容量素子、半導体装置およびその製造方法
JPH0864782A (ja) * 1994-08-23 1996-03-08 Nippon Steel Corp 半導体素子の製造方法
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법

Also Published As

Publication number Publication date
JPH11233513A (ja) 1999-08-27
US6344363B1 (en) 2002-02-05
KR100391485B1 (ko) 2003-11-19
JP3698885B2 (ja) 2005-09-21

Similar Documents

Publication Publication Date Title
KR100391485B1 (ko) 강유전체막을사용한장치의제조방법및장치
KR101139175B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 반도체 제조 장치 및 기억 매체
EP0887864B1 (en) Semiconductor device with capacitor and method for fabricating the same
US5960252A (en) Method for manufacturing a semiconductor memory device having a ferroelectric capacitor
US9082822B2 (en) Method of manufacturing semiconductor device
US5376591A (en) Method for manufacturing semiconductor device
US6174808B1 (en) Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS
JP4825418B2 (ja) 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造
TW557478B (en) Semiconductor device and manufacturing method thereof
JPH09330926A (ja) ハロゲンドープシリコン酸化物膜の安定性向上のための方法及び装置
EP1174915A2 (en) Deposition of a silicon containing insulating thin film
US6177343B1 (en) Process for producing semiconductor devices including an insulating layer with an impurity
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR20120092545A (ko) 비정질 탄소의 도핑에 의해 불화탄소（ｃｆｘ） 막의 접착성을 향상시키는 방법
US6541369B2 (en) Method and apparatus for reducing fixed charges in a semiconductor device
US20100093174A1 (en) Method of manufacturing low-k dielectric film, and formation of air-gap using the low-k dielectric film
JPH0817174B2 (ja) 絶縁膜の改質方法
KR100414948B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6690084B1 (en) Semiconductor device including insulation film and fabrication method thereof
KR100418568B1 (ko) 수소배리어막을 구비하는 반도체 소자의 제조 방법
JP3869537B2 (ja) 半導体装置の製造方法及び多層配線の作製方法
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置
JP3875906B2 (ja) アモルファス金属酸化膜の製造方法
JPH07221176A (ja) 半導体装置の製造方法
JP2004228599A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010918

Effective date: 20030430

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080623

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee