JP4492819B2

JP4492819B2 - キャパシタの製造方法

Info

Publication number: JP4492819B2
Application number: JP2007006104A
Authority: JP
Inventors: 雅夫中山
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-01-15
Filing date: 2007-01-15
Publication date: 2010-06-30
Anticipated expiration: 2027-01-15
Also published as: JP2008172158A

Description

本発明は、キャパシタおよびその製造方法に関する。

近年、その内部にキャパシタを有する各種の電子デバイスに関する製造技術が進展し、このようなデバイスのコンピュータやプリンタなどへの利用が活発になってきた。たとえば、強誘電体キャパシタによるメモリデバイスや、圧電体キャパシタによる圧電デバイスなどは、高速動作、低消費電力などの特長を有するため、期待されている。

電子デバイスに含まれるキャパシタは、一般に、無機酸化物からなる誘電体層を金属からなる２つの電極層によって挟み込んだ構造を有する。この構造を有することによって、電極を通じて誘電体層に、電荷を蓄積し、分極による構造変化を生じさせ、または伸縮等の変形を生じさせることができる。このようなキャパシタの性能は、誘電体、電極、およびそれらの界面の特性などによって決定される。キャパシタの性能を高める上では、各部位の特性を改良することのほかに、２つの電極間に生じる漏れ電流を小さくする低ダメージのプロセスを開発することが重要である。

キャパシタ構造を有する従来のデバイスにおいては、特性を向上し、劣化を防止するために酸化アルミニウム層などのバリア層によりキャパシタ構造を被覆することが行われている（例えば特開２００３−２４３６２５号公報参照）。
特開２００３−２４３６２５号公報

しかしながら、圧電デバイスに対して、キャパシタのバリア層として、酸化アルミニウムを用いると、膜のヤング率が高いため、誘電体層の変形や収縮が押さえ込まれてしまうという問題がある。

また、漏れ電流は、発明者の研究によれば、キャパシタの側面、すなわち誘電体層の側面を伝わって生じることが分かってきた。キャパシタが大気に触れた状態で用いられるデバイスの場合には、外部からの水などの不純物の影響により、誘電体層の無機酸化物の側面に漏れ電流が生じることが分かってきた。また、たとえばキャパシタが酸化アルミニウムや酸化シリコン等の絶縁層に被覆された構造を有するデバイスの場合には、絶縁層の酸化アルミニウムや酸化シリコン等に含まれる不純物、および絶縁層を形成するプロセス時に発生する水素などにより無機酸化物が還元されて、誘電体層の側面に漏れ電流を生じることが分かってきた。

本発明の目的は、誘電体層の無機酸化物の還元を抑制し、誘電体層の特性を阻害しないバリア層を備えた、漏れ電流の少ないキャパシタ、およびその容易な製造方法を提供することにある。

本発明にかかる、キャパシタの製造方法は、（Ａ）下部電極を形成する工程と、（Ｂ）前記下部電極の上方に強誘電体または圧電体からなる誘電体層を形成する工程と、（Ｃ）前記誘電体層の上方に上部電極を形成する工程と、（Ｄ）前記誘電体層および前記上部電極をパターニングする工程と、（Ｅ）前記誘電体層の少なくとも側面を被覆するように第１酸化シリコン層を形成する工程と、（Ｆ）前記第１酸化シリコン層を、酸素および二酸化炭素の少なくとも一種のガスのプラズマによって処理する工程と、（Ｇ）少なくとも前記第１酸化シリコン層の上方に第２酸化シリコン層を形成する工程と、を含み、前記工程（Ｅ）で、前記第１酸化シリコン層は、１０〜４０ｎｍの厚みに形成される。

このような製造方法によれば、少なくとも前記誘電体層の側面を、酸素を含むプラズマによる処理が行われた前記第１酸化シリコン層と、第２酸化シリコン層とからなる積層構造によって被覆することができるため、外部からの不純物の影響が除去され、かつ誘電体層の無機酸化物の還元が抑制されて漏れ電流が極めて小さく、かつ誘電体の特性が阻害されないキャパシタを容易に得ることができる。

なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられた場合と、Ａ層の上に他の層を介してＢ層が設けられた場合とを含む意味である。

本発明にかかる、キャパシタの製造方法は、前記酸素を含むプラズマが、さらに窒素を含むプラズマであることができる。

本発明にかかる、キャパシタの製造方法において、前記工程（Ｆ）の後であって、前記工程（Ｇ）の前に、（Ｈ）前記第１酸化シリコン層の上に窒化シリコン層を形成する工程、を含むことができる。
本発明にかかる、キャパシタの製造方法において、前記工程（Ｅ）は、プラズマソース側とバイアス側の両方にＲＦを印加する２周波励起プラズマＣＶＤ法で行われることができる。

本発明にかかるキャパシタは、下部電極と、前記下部電極の上方に設けられた強誘電体または圧電体からなる誘電体層と、前記誘電体層の上方に設けられた上部電極と、前記誘電体層の少なくとも側面を被覆するように設けられた第１酸化シリコン層と、前記第１酸化シリコン層の上方に設けられた窒化物層と、前記窒化物層の上方に設けられた第２酸化シリコン層と、を含む。

このような構造にすれば、前記誘電体層の側面が、前記第１酸化シリコン層、窒化物層、および第２酸化シリコン層からなる積層構造によって被覆されるため、外部からの不純物の影響が除去され、誘電体の無機酸化物の還元が抑制された、漏れ電流が極めて小さいキャパシタとすることができる。

本発明にかかるキャパシタは、前記窒化物層が、窒化シリコンおよび酸化窒化シリコンのうちの少なくとも一方を含むことができる。

以下に本発明の好適な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明の一例を説明するものである。

１．キャパシタの製造方法およびその製造方法により得られるキャパシタ
本実施形態のキャパシタの製造方法について、図１ないし図７を参照しながら説明する。図１ないし図７は、キャパシタの製造工程を模式的に示す断面図である。下記（Ａ）ないし（Ｇ）は本実施形態の構成であり、（Ｈ）は変形例として本実施形態に付加することができる構成である。

（Ａ）下部電極２０を形成する工程：まず、基体１０の上に、下部電極２０を形成する（図１）。図示の例では、基体１０を準備しているが、本実施形態では基体１０は、任意のものを用いることができる。下部電極２０の形成方法は、公知の方法を用いることができる。たとえば、下部電極２０は、蒸着、スパッタ、メッキなどの方法により形成される。また、適宜、フォトリソグラフなどの公知の方法によりパターニングされてもよい。

（Ｂ）誘電体層３０を形成する工程：下部電極２０の上方に誘電体層３０を形成する（図１）。図示の例では、誘電体層３０は、下部電極２０に接して上に形成されている。誘電体層３０の形成方法は、公知の方法を用いることができる。たとえば、誘電体層３０は、ゾルゲル法、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法などにより形成される。

（Ｃ）上部電極４０を形成する工程：誘電体層３０の上方に上部電極４０を形成する（図１）。図示の例では、上部電極４０は、誘電体層３０に接して上に形成されている。上部電極４０の形成方法は、下部電極２０の形成方法と同様の公知の方法を用いることができる。上部電極４０の形成方法と、下部電極２０の形成方法は、同じであっても異なってもよい。

（Ｄ）誘電体層３０および上部電極４０をパターニングする工程：次に、誘電体層３０と上部電極４０とをフォトリソグラフ法によってパターニングする（図２）。たとえば、本工程は、上部電極４０の上にマスク層（図示せず）を形成し、上部電極４０および誘電体層３０をエッチングして行われる。エッチングの方法は、ドライエッチング、ウェットエッチングなど公知の方法、または、それらの組み合わせを用いることができる。図示の例では、上部電極４０と誘電体層３０のみをエッチングしているが、さらに下部電極２０をエッチングしてもよい。

（Ｅ）第１酸化シリコン層５０を形成する工程：第１酸化シリコン層５０は、少なくとも誘電体層３０の側面を被覆するように形成される（図３）。第１酸化シリコン層５０の形成方法は、ＣＶＤ法など公知の方法で行うことができる。たとえば、ＣＶＤ装置を用い、トリメトキシシラン（ＴＭＳ）やテトラエトキシシラン（ＴＥＯＳ）などを原材料とし、Ｎ_２Ｏを酸化剤として成膜する方法を用いることができる。また具体的な例として、ＣＶＤ法は、特にプラズマソース側とバイアス側の両方にＲＦを印加する２周波励起プラズマＣＶＤ法を用いることができる。この場合の実験条件としては、プラズマソース側の電力を３００Ｗ、バイアス側の電力を３００Ｗとすることができる。このとき、第１酸化シリコン層５０の厚みは、１０ｎｍないし４０ｎｍとなるように成膜する。第１酸化シリコン層５０の厚みは、１０ｎｍより薄いと、誘電体層３０の側面を被覆する効果が得られず、４０ｎｍよりも厚いと、次工程（Ｆ）の効果が、第１酸化シリコン層５０の厚み方向の全体、および第１酸化シリコン層５０と誘電体層３０との界面に及ばなくなるためである（詳細は後述する。）。

（Ｆ）酸素を含むプラズマによる処理を行う工程：本工程（Ｆ）は、第１酸化シリコン層５０の膜質、および、第１酸化シリコン層５０と誘電体層３０との界面の状態、のうちの少なくとも一方を改善するために行われる。酸素を含むプラズマは、接触する物質に酸素を供給する（酸化する）作用を有する。そのため、第１酸化シリコン層５０の中に含まれる、水素、炭素を含む化合物などの不純物は、酸素を含むプラズマによって酸化されて除去される。また、第１酸化シリコン層５０と誘電体層３０との界面の酸素欠陥などについても、酸素を含むプラズマによって酸化されて補修される。酸素を含むプラズマが第１酸化シリコン層５０に接触する概念図を図４に示す。図中矢印は、プラズマ粒子が第１酸化シリコン層５０に向かって照射される様子を示している。

酸素を含むプラズマは、プラズマ中に酸素原子が含まれていればよく、たとえば、Ｏ_２、Ｎ_２Ｏ、ＣＯ_２などのような酸素を含む物質の単独または混合ガスによるプラズマ、または、これらの物質にさらにＮ_２、Ａｒなどの酸素を含まない物質を混合したガスによるプラズマである。また、Ｎ_２Ｏガスや、Ｏ_２とＮ_２の混合ガスなどのように窒素を含むガスによるプラズマで本工程（Ｆ）を行うと、第１酸化シリコン層５０の表面から５ｎｍ程度以内の領域に、酸化窒化シリコン（ＳｉＯ_ｘＮ_ｙ）や窒化シリコン（ＳｉＮ_ｚ）などの窒化物を生成させることができる。これにより、次の工程（Ｇ）などで生じる水素、水、炭素を含む化合物などの不純物が第１酸化シリコン層５０内に、より拡散しにくくなるという効果が得られる。

プラズマを発生させる方法は、特に制限はなく、公知の方法で行われる。その条件は、たとえば、圧力は、６０Ｐａであり、電力は、プラズマソース側が３００Ｗ、バイアス側が３００Ｗで行うことができる。特にバイアス側に電力をかけることでイオンを引き込めるため、効率的に酸化が行われる。そして、第１酸化シリコン層５０の厚みが１０ないし４０ｎｍのとき、この条件のプラズマに接触させる時間は、６０秒程度で十分である。２０秒よりも短いと、第１酸化シリコン層５０の厚み方向の全体に対してプラズマの作用が及ばない。また、プラズマに接触させる時間は、６０秒程度より長ければ、製造プロセス設計等により任意に設定できる。本工程（Ｆ）は、前後の工程と同一の装置内で行うことができる。

（Ｇ）第２酸化シリコン層６０を形成する工程：第２酸化シリコン層６０は、少なくとも第１酸化シリコン層５０の上方に形成される（図５ないし図７）。第２酸化シリコン層６０の成膜方法は、ＣＶＤ法など公知の方法で行うことができる。また、第２酸化シリコン層６０の成膜方法は、第１酸化シリコン層５０の成膜方法と同一であっても、異なっていてもよい。たとえば、２周波プラズマＣＶＤ装置を用い、トリメトキシシラン（ＴＭＳ）を原材料とし、Ｎ_２Ｏを酸化剤として成膜する方法を用いることができる。

第２酸化シリコン層６０の厚みは、たとえば、６０ｎｍ以上とすることができる。第２酸化シリコン層６０の厚みは、圧電デバイスのキャパシタ（図５、図６に例示したキャパシタ１００、２００）などの場合には、６０ｎｍないし１００ｎｍ程度に形成され、メモリデバイスのキャパシタ（図７に例示したキャパシタ３００）などの場合には、第２酸化シリコン層６０が層間絶縁層を兼ねていても良いため、厚く形成されることができる。

（Ｈ）窒化シリコン層７０を形成する工程：窒化シリコン層７０は、第１酸化シリコン層５０の上方に形成することができる。図５、図６の例では、窒化シリコン層７０は、第１酸化シリコン層５０の直接上に形成されている。本工程（Ｈ）は、本実施形態のキャパシタの製造方法の変形例として付加することができる。本工程（Ｈ）は、工程（Ｆ）の後、かつ工程（Ｇ）の前に行われる。窒化シリコン層７０は、公知の方法で形成することができる。たとえば、ＣＶＤ法、蒸着法などにより形成することが可能である。窒化シリコン層７０の厚みは、１ｎｍないし５０ｎｍが好ましい。これより厚いと、圧電デバイスのキャパシタの場合、誘電体層の伸縮を押さえ込んでしまう可能性があるためである。

本実施形態の製造方法によると、工程（Ｆ）により、第１酸化シリコン層５０の膜質、および、第１酸化シリコン層５０と誘電体層３０との界面の状態、のうちの少なくとも一方が改善されて、下部電極２０と上部電極４０との間に発生する漏れ電流が抑制される。

このことは、図１１ないし図１３に示す実験結果から裏付けられる。図１１ないし図１３は、下部電極２０と上部電極４０との間に発生する漏れ電流を測定した結果を示すグラフである。グラフは、横軸に電極間に印加する電圧、縦軸に漏れ電流（対数目盛）をそれぞれ採っている。図１１は、誘電体層３０の側面に第１酸化シリコン層５０を形成していない状態（工程（Ｄ）まで行った状態）で、外部からの不純物が影響しにくい環境において測定した結果を示している。図１２は、誘電体層３０の少なくとも側面に、ＴＭＳを用いたＣＶＤ法により第１酸化シリコン層５０を形成し（工程（Ｅ））、工程（Ｆ）すなわち酸素を含むプラズマによる処理を行わずに、第２酸化シリコン層６０を形成した状態（工程（Ｇ）まで行った状態）で測定した結果を示している。図１３は、誘電体層３０の少なくとも側面に、第１酸化シリコン層５０を形成した後、酸素を含むプラズマによる処理（工程（Ｆ））を行って、第２酸化シリコン層６０を形成した状態（工程（Ｇ）まで行った状態）で測定した結果を示している。なお、各グラフ内のライン（データ）数は、測定個数（ｎ数）に対応している。

図１１は、良好な結果を示しており、酸化シリコン層を成膜したときに、この結果に近づけることが好ましい。図１２では、漏れ電流が１０倍以上増大しているのに対し、図１３では、漏れ電流が図１１と同様に小さく良好な結果を示している。すなわち図１１ないし図１３から、本実施形態の工程（Ｆ）の酸素を含むプラズマによる処理により、酸化シリコン層を成膜した状態での漏れ電流が抑制されていることが分かる。また、漏れ電流は、誘電体層の側面を伝わって生じると考えられることから、第１酸化シリコン層５０と誘電体層３０との界面付近の領域の構造が、漏れ電流を低減できる構造となっていると考えられる。

以上の工程によって、図５ないし図１０に示すキャパシタ１００ないし６００を形成することができる。

図８ないし図１０は、上述した工程（Ｆ）において、窒素を含むガスによるプラズマを用いた場合に形成されるキャパシタ４００ないし６００を模式的に示す断面図である。

これらのキャパシタ４００ないし６００は、下部電極２０と、下部電極２０の上方に設けられた強誘電体または圧電体からなる誘電体層３０と、誘電体層３０の上方に設けられた上部電極４０と、誘電体層３０の少なくとも側面を被覆するように設けられた第１酸化シリコン層５０と、第１酸化シリコン層５０の上方に設けられた窒化物層５２と、少なくとも窒化物層５２の上方に設けられた第２酸化シリコン層６０とを含む。

下部電極２０は、キャパシタの下部に設けられる。下部電極２０は、その形状が誘電体層３０と必ずしも対応している必要はない。また、下部電極２０は、誘電体層３０の形状に対応した形状としてもよく、パターニングされていてもよい。下部電極２０は、上部電極４０と対になりキャパシタの一対の電極のうちの一方となる。下部電極２０の材質は、導電性を有すれば十分であり、たとえば、金、白金、ニッケルなどの金属、これらの合金、ＬａＮｉＯ_３のような導電性酸化膜、またはアモルファスシリコンなどを用いることができる。

誘電体層３０は、下部電極２０の上方、かつ上部電極４０の下方に設けられる（図８ないし図１０参照）。誘電体層３０と下部電極２０の間には、たとえばシリサイド層などの他の層が設けられていてもよい。誘電体層３０の形状は、下部電極２０の形状に一致していても一致していなくてもよい。誘電体層３０は、下部電極２０と上部電極４０との間に生じる電界の作用で分極と脱分極、または、伸縮する。誘電体層３０が分極と脱分極を起こす場合は、そのキャパシタは、たとえばＦｅＲＡＭなどのメモリデバイスとして利用できる。また、誘電体層３０が伸縮を起こす場合には、そのキャパシタは、たとえば液体噴射ヘッドなどの圧電デバイスに適用できる。

誘電体層３０は、Ｐｂ、Ｚｒ、Ｔｉを構成元素として含むチタン酸ジルコン酸鉛（ＰＺＴ）で構成することができる。また、誘電体層３０は、ＰＺＴにさらにＮｂをドープしたニオブ酸チタン酸ジルコン酸鉛（ＰＺＴＮ）で構成することができる。

上部電極４０は、誘電体層３０の上方に設けられる。上部電極４０は、図８ないし図１０に示すように、誘電体層３０の形状に対応した形状で設けることができる。上部電極４０と誘電体層３０の間には、たとえばシリサイド層などの他の層が設けられていてもよい。上部電極４０は、下部電極２０と対になりキャパシタの一対の電極のうちの一方となる。上部電極４０の材質は、導電性を有すれば十分であり、たとえば、金、白金、ニッケルなどの金属、これらの合金、ＬａＮｉＯ_３のような導電性酸化膜、またはアモルファスシリコンなどを用いることができる。

第１酸化シリコン層５０は、誘電体層３０の少なくとも側面を被覆するように設けられる。図８ないし図１０の例では、第１酸化シリコン層５０は、誘電体層３０の側面を被覆した連続した形状で描かれているが、誘電体層３０の側面を被覆していれば、当該側面以外の部分に孔を有するなど、不連続な形状であってもよい。第１酸化シリコン層５０の厚みは、１０ｎｍないし４０ｎｍが好ましい。第１酸化シリコン層５０の厚みは、１０ｎｍより薄いと、誘電体層３０の側面を被覆する効果が得られず、４０ｎｍよりも厚いと、第１酸化シリコン層５０の厚み方向の全体にわたってプラズマによる処理が施されにくくなるからである。第１酸化シリコン層５０は、誘電体層３０の側面付近で発生する下部電極２０と上部電極４０との間の漏れ電流を低減するために設けられることができる。また、第１酸化シリコン層５０は、外部から拡散してくる水素、水、炭素を含む化合物などの不純物が誘電体層３０へ拡散するのを抑制する機能も合わせて有する。

第１酸化シリコン層５０の材質は、ＴＭＳやＴＥＯＳを用いたＣＶＤ法により形成される通常の酸化シリコンとは異なり、これにさらに不純物低減処理が施された酸化シリコンである。ＴＭＳやＴＥＯＳを用いたＣＶＤ法により形成される通常の酸化シリコンは、その内部に原料由来の水素、水、炭素を含む化合物などの物質を有しているのに対し、本実施形態の第１酸化シリコン層５０の酸化シリコンは、原料由来の水素、水、炭素を含む化合物などの物質をほとんど含んでいないと考えられる。さらにこのような材質を用いることで、第１酸化シリコン層５０と誘電体層３０との界面付近の領域の構造が、漏れ電流を低減できる構造となる。

窒化物層５２は、第１酸化シリコン層５０の上方に設けられる（図８ないし図１０）。図示の例では、窒化物層５２は第１酸化シリコン層５０に接して上に設けられている。窒化物層５２の形状は、第１酸化シリコン層５０の形状に対応した形状を有する。窒化物層５２の厚みは、たとえば２ｎｍないし５ｎｍである。窒化物層５２は、水素、水などの不純物が、窒化物層５２の上方に設けられる第２酸化シリコン層６０から、第１酸化シリコン層５０へ拡散しないようにする機能を有する。したがって、窒化物層５２は、第１酸化シリコン層５０に含まれる不純物の量を少なく保つ作用を有する。窒化物層５２の材質は、窒化シリコンおよび酸化窒化シリコンのうちの少なくとも一方を含む。

窒化物層５２の変形例として、窒化物層５２をさらに窒化物を積層した構造とすることができる。図９および図１０のように、下部窒化物層５２ａの上に、さらに上部窒化物層５２ｂを設けたキャパシタ６００およびキャパシタ８００が例示できる。下部窒化物層５２ａおよび上部窒化物層５２ｂの形状は、第１酸化シリコン層５０の形状に対応した形状を有する。下部窒化物層５２ａは、前述の窒化物層５２と同様であり、説明を省略する。上部窒化物層５２ｂの材質は、窒化シリコンである。上部窒化物層５２ｂは、水素、水などの不純物が、上部窒化物層５２ｂの上方に設けられる第２酸化シリコン層６０などから、下部窒化物層５２ａおよび第１酸化シリコン層５０へ拡散しないようにする機能を有する。すなわち、上部窒化物層５２ｂを設けることによって、窒化物層５２の機能を強化することができる。

第２酸化シリコン層６０は、少なくとも窒化物層５２の上方に設けられる。第２酸化シリコン層６０は、図８および図９に例示したキャパシタ４００および５００ように、薄膜の形状であってもよく、図１０に例示したキャパシタ６００のように、埋め込み形状であってもよい。第２酸化シリコン層６０の厚みは、薄膜の形状の場合、たとえば、６０ｎｍ以上とすることが好ましい。第２酸化シリコン層６０の厚みは、埋め込み形状の場合、下部電極２０または上部電極４０と、他の図示しない導電体との間の絶縁性が確保される程度の厚み以上とすることができる。

２．作用効果
本実施形態によれば、酸素を含むプラズマによって、第１酸化シリコン層５０の中に含まれる水素、炭素を含む化合物などの不純物や、第１酸化シリコン層５０と誘電体層３０との界面の酸素欠陥などが除去される。そのため、誘電体層３０の無機酸化物の還元が抑制され、誘電体層３０の側面を流れる漏れ電流を極めて小さくできる。さらに、第１酸化シリコン層５０および第２酸化シリコン層６０の積層体のヤング率は、酸化アルミニウム等に比較して小さいため、誘電体層３０の伸縮が阻害されない圧電デバイスに好適なキャパシタ１００および２００が得られる。また、酸素を含むプラズマによる処理を行う工程は、前後の工程と同一のチャンバ内で短時間で行うことができるため、所望のスループットを確保しつつ、良質なキャパシタ１００ないし３００を得ることができる。

また、酸素と窒素を含むプラズマによる処理を行うと、第１酸化シリコン層５０の表面から５ｎｍ程度以内の領域に、ＳｉＯ_ｘＮ_ｙやＳｉＮ_ｚなどの窒化物を生成させることができる。これにより、その上方に酸化シリコン層などを形成する際に生じる水素、水、炭素を含む化合物などの不純物が第１酸化シリコン層５０内に拡散しにくくなるという効果が得られる。

また、第１酸化シリコン層５０の上に窒化物層７０を設ける工程を行えば、その上方に酸化シリコン層などを形成する際に生じる水素、水、炭素を含む化合物などの不純物が第１酸化シリコン層５０内に、より拡散しにくくなるという効果が得られる。

これらの効果により、本実施形態の製造方法によれば、誘電体層３０の無機酸化物の還元が抑制されて漏れ電流が極めて小さく、外部からの不純物の影響を受けにくく、かつ誘電体層３０の特性が阻害されないキャパシタ１００ないし６００が得られる。上述した本実施形態にかかるキャパシタ１００、２００、４００、５００は、たとえば、インクジェットプリンタ等に用いられる液体噴射ヘッドなどに適用されることができる。また上述した本実施形態にかかるキャパシタ３００、６００は、たとえば不揮発性メモリに用いられる記憶素子などに適用されることができる。

本発明は、上述した実施形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

本発明にかかる製造方法の工程（Ａ）ないし（Ｃ）を模式的に示す断面図。本発明にかかる製造方法の工程（Ｄ）を模式的に示す断面図。本発明にかかる製造方法の工程（Ｅ）を模式的に示す断面図。本発明にかかる製造方法の工程（Ｆ）を模式的に示す断面図。本発明の製造方法で得られるキャパシタ１００を模式的に示す断面図。本発明の製造方法で得られるキャパシタ２００を模式的に示す断面図。本発明の製造方法で得られるキャパシタ３００を模式的に示す断面図。本発明の製造方法で得られるキャパシタ４００を模式的に示す断面図。本発明の製造方法で得られるキャパシタ５００を模式的に示す断面図。本発明の製造方法で得られるキャパシタ６００を模式的に示す断面図。漏れ電流を測定した結果を示すグラフ。漏れ電流を測定した結果を示すグラフ。漏れ電流を測定した結果を示すグラフ。

符号の説明

１０基体、２０下部電極、３０誘電体層、４０上部電極、５０第１酸化シリコン層、５２窒化物層、５２ａ下部窒化物層、５２ｂ上部窒化物層、６０第２酸化シリコン層、７０窒化シリコン層、１００〜６００キャパシタ

Claims

（Ａ）下部電極を形成する工程と、
（Ｂ）前記下部電極の上方に強誘電体または圧電体からなる誘電体層を形成する工程と、
（Ｃ）前記誘電体層の上方に上部電極を形成する工程と、
（Ｄ）前記誘電体層および前記上部電極をパターニングする工程と、
（Ｅ）前記誘電体層の少なくとも側面を被覆するように第１酸化シリコン層を形成する工程と、
（Ｆ）前記第１酸化シリコン層を、酸素および二酸化炭素の少なくとも一種のガスのプラズマによって処理する工程と、
（Ｇ）少なくとも前記第１酸化シリコン層の上方に第２酸化シリコン層を形成する工程と、
を含み、
前記工程（Ｅ）で、前記第１酸化シリコン層は、１０〜４０ｎｍの厚みに形成される、キャパシタの製造方法。
請求項１において、
前記工程（Ｆ）の後であって、前記工程（Ｇ）の前に、
（Ｈ）前記第１酸化シリコン層の上方に窒化シリコン層を形成する工程、を含むキャパシタの製造方法。
請求項１または請求項２において、
前記工程（Ｅ）は、プラズマソース側とバイアス側の両方にＲＦを印加する２周波励起プラズマＣＶＤ法で行われる、キャパシタの製造方法。