KR100273014B1 - 반도체 장치용 패시베이션 층형성 방법 - Google Patents

반도체 장치용 패시베이션 층형성 방법 Download PDF

Info

Publication number
KR100273014B1
KR100273014B1 KR1019940700459A KR19940700459A KR100273014B1 KR 100273014 B1 KR100273014 B1 KR 100273014B1 KR 1019940700459 A KR1019940700459 A KR 1019940700459A KR 19940700459 A KR19940700459 A KR 19940700459A KR 100273014 B1 KR100273014 B1 KR 100273014B1
Authority
KR
South Korea
Prior art keywords
layer
spin
passivation
glass
thickness
Prior art date
Application number
KR1019940700459A
Other languages
English (en)
Other versions
KR940702311A (ko
Inventor
루스 오우엘렛트
Original Assignee
데이브 브라운
미텔 코포레이션
도널드 지. 맥킨타이어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데이브 브라운, 미텔 코포레이션, 도널드 지. 맥킨타이어 filed Critical 데이브 브라운
Publication of KR940702311A publication Critical patent/KR940702311A/ko
Application granted granted Critical
Publication of KR100273014B1 publication Critical patent/KR100273014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치의 보호방법에 관한 것으로, 제1유전체 보호층을 증착시키며, X와 시릴콘의 오가노메탈릭 분자를 포함하는 무기스핀올 글래스용액으로부터 상기 제1보호 층상에 적어도 하나의 평탄화층을 형성하며, 여기서 X는 인, 비소 및 안티몬으로 구성되는 그룹으로 부터 선택되며, 상기 스핀-온 글래스 용액은 상기 실리콘과 X의 오가노메탈릭 분자사이의 상기 적어도 하나의 Si·O·X 결합을 형성하도록 사전 반응되며, 계속해서 상기 적어도 하나의 평탄화 층 상에 제2유전체 보호층을 증착시키는 단계를 구비한다. 이러한 방법을 사용하므로, 진행중인 토포그라피의 스텝 커버리지를 개선시키고 그러한 층의 두께가 증가될 때 보다는 표준 증기 상태의 증착 보호층 보다 습기와 관련된 불량을 훨씬 더 방지해준다.

Description

반도체 장치용 패시베이션층형성 방법
본 발명은 반도체 장치의 패시베이션(passivation) 형성방법 및 상기 방법으로 패시베이션된 반도체 장치에 관한 것이다.
통상적인 반도체 장치는 기판상에 형성된 다수의 능동 구성요소들로 구성되며, 1 또는 2 레벨의 폴리실리콘 폴리사이드, 실리사이드 또는 그들의 조합층 뿐만 아니라 여러가지 유전체로 절연된 1 또는 2레벨의 상호접속층을 포함한다.
여러가지 형태의 수분 및 이온은 상기 소자의 성능 및 신뢰도에 매우 나쁜 영향을 제공한다.
CMOS 트랜지스터는, 나트륨(Na+), 리튬(Li+), 칼륨(K+), 수소(H+), 하이드로늄(H3O+), 및 수산기(OH-) 이온들이 게이트 산화물 영역에 접근될때 문턱 전압 불안정성을 나타내게 된다. 수소, 하이드로늄(hydronium) 및 수산기 이온은 수분 이온화로부터 발생된다.
알루미늄 합금 및 티타늄을 기초로한 내화금속, 및 그 화합물등과 같은 상호접속 재료는 전기적으로 분극되고 수분에 노출될 경우 부식하게 된다. 이 갈바니 반응은 염소이온(Cl-)등과 같은 촉매이온이 미량수준으로 존재할 경우, 및 구리와 같은 원소들이 알루미늄 합금에 사용될 경우 더욱 빨라진다.
유전체는 수분에 의해 전기적으로 영향을 받는다. 예를들면 부피저항 감소, 전기적 분극, 고온전자 효과 및 느린 트랩핑 저하가 그것이다. 유전체는 또한 수분흡수시 압축성 스트레스를 가지게 된다는 점에서 기계적인 영향도 받는다. 유전체는, 특히 붕소 및 인과 함께 합금화될 경우 화학적으로 부식될 수도 있게 된다. 결과적으로 붕산 및 인산으로의 분해는 주변의 상호접속 재료의 부식을 발생시킨다.
소자내의 수분형성 및 이온침투를 방지하기 위하여, 소자의 표면에 패시베이션 층을 형성하는 것이 공지되어 있다. 상기 패시베이션 층은 일반적으로 결합 와이어가 연결되는 결합 패드에 개구부가 형성되도록 패턴화된다. 패시베이션 층은 또한 도전성 입자 및 흠들이 상단 상호접속부를 단락되게 하는 것을 방지한다.
상기 패시베이션 층은, 예를들면, 대기압 호학기상 증착(APCVP), 저압화학기상증착(LPCVD), 플라즈마 화학기상증착(PECVD), 레이저 이용 화학기상증착(LACVD), 광 이용 화학기상증착(PACVD), 또는 전자 사이클로트론 공명 화학기상증착(ECRCVD)에 의하여, 실리콘, 산소 질소, 인 및/또는 또다른 금속 엘리먼트를 포함하는 가스로 부터 증착될 수 있다. 이 층은 실리콘, 및/또는 시리콘 니트라이드(silicon nitride). 및/또는 실리콘 옥사이드(oxide), 및/또는 실리콘 옥시니트라이드(oxinitride) 타켓으로부터, 산소, 질소 또는 임의의 다른 반응성 가스를 사용하거나 또는 사용하지 않고, 스퍼터링, 반응성 스퍼터링, 바이어스 스퍼터링 또는 반응성 바이어스 스퍼터링에 의하여 증착될 수 있다. 또한 이들 기술들의 임의의 조합에 의해 증착될 수도 있다.
증착된 필름은 인, 또는 다른 금속 엘리먼트, 실리콘 니트라이드, 실리콘 옥시니트라이드, 또는 그들의 조합으로 합금될 수 있는 실리콘 옥사이드로 구성된다.
패시베이션 층이 증기 상태로부터 또는 스터퍼링에 의하여 증착되기 때문에, 표면 커버리지(coverage)는 커버에 대한 표면의 노출된 입체각에 의해 크게 영향을 받는다. 큰 노출 입체각을 특징으로 하는 상부 토포그래피(topography)는 더 많은 패시베이션 재료를 수용하며, 따라서 상부 토포그래피는 증기에 노출된 작은 입체각만을 가지는 패시베이션 층이 성장하는 리세스 영역보다 두꺼운 패시베이션이 형성된다. 그 결과 상기 상부 토포그래피는 하부의 토포그래피와 함께 변화하고, 많은 주름(seams), 갭, 보이드(void) 및 다른 약한 부분을 가지는 패시베이션 표면 커버리지가 형성되게 된다.
수증기 분자는 패시베이션 재료내의 확산 상수(D)의 함수의 비율로 패시베이션 층내에 확산할 수 있다. 물이 패시베이션 층 재료를 통하여 확산하는데 필요한 시간(t)은 패시베이션 층의 두께의 제곱(δ2)에 비례하고 확산상수에 반비례한다. 이것은, 임의의 온도 및 임의의 소자영역의 수분의 농도에 대하여, 두꺼운 패시베이션층(δT)이 얇은 패시베이션층(δt)보다 더 우수해야하고 패시베이션 층의 두께의 제곱이 증가하기 때문에 보호가 증가해야 한다는 것; 즉
을 의미한다. 패시베이션 층의 두께를 2배로 하게되면 임의의 습윤 대기에서 이 소자의 저항이 4배로 증가되어야 한다. 실제로 패시베이션 층의 두께를 증가시키게 되면 약한 부분에서 스텝 커버리지가 감소함으로써 소자 보호 측면에서 약간만 향상하게 된다.
반도체 장치에서 패시베이션을적용하기 위하여 반무기성 또는 준무기성 스핀-온 글래스(semi-inorganic or quasi-inorganic spin-on glass)층을 사용하는 부분 에칭백 공정의 사용은 인텔사[D. Pramanik, S. Nariani 및 G. Spadini, 6th Annual IEEE VMIC Conf, Santa Clara, California, June 12-13 1989, PP. 454-462]에 의해 제안되었다. 스핀-온 글래스는, 그 스핀-온 글래스의 대부분을 상부 토포그래피로 부터 제거하고 상기 스핀-온 글래스를 균열내에 남기도록 SF6 에칭백 플라즈마를 사용하여 부분 에칭된 0.23㎛ 두께의 실록산이었다.
그러나, 스핀-온 글래스 용액 및 스핀-온 글래스 층의 실리콘 원자에 접속된 메틸(-CH3), 에틸(-C2H5), 프로필(-C3h7) 또는 부틸(-C4h9) 기를 포함하는 이들 실록산 스핀-온 글래스는 전계 반전을 발생시켜서, CMOS 소자를 오동작 시키게 된다는 것을 후에 알게 되었다. 준무기성 스핀-온 글래스층 유기 그룹으로부터의 수소는 상기 문제의 원인이다. 준무기성 스핀-온 글래스는 패시베이션 형성에 사용될 수 없으며, 특히 높은 수소함량의 플라즈마 실리콘 니트라이드가 스핀-온 글래스 층에 증착될 경우에 사용될 수 없다. 실리콘 니트라이드 및 스핀-온 글래스층으로부터의 수소는 상호 작용하여 문턱 전압을 불안하게 한다. 일반적으로, 유기재료는 민감한 CMOS 소자에 사용되지 말아야 한다.
이 준무기성 스핀-온 글래스는 약 450℃ 이상의 온도에서 열적으로 불안하기 때문에, 세라믹 패키지를 사용하는 것이 매우 어렵게 된다. 추가로 상기 준무기성 스핀-온 글래스가 산소 플라즈마 노출시 쉽게 손상되기 때문에, 건식 포토레지스트 스트립은 불가능하다. 수분에 의한 패시베이션 층의 포화는 습식 포토레지스트 스트립시 발생할 수 있다.
결과적으로 스핀-온 글래스를 사용함으로써 패시베이션 층의 두께가 변화할 때 발생하는 문제점을 피할 수 있도록 하는 시도는 성공적이지 못하다.
본 발명의 목적은 종래 기술의 상기된 문제점을 해결하기 위한 것이다.
본 발명에 따르면, 소자표면에 제1의 유전체 패시베이션 층을 증착하는 단계와, X와 실리콘의 유기 금속분자를 포함하는 무기 스핀-온 글래스 용액으로부터 상기 제1패시베이션 층 상부에 적어도 하나의 평탄화층을 형성하는 단계를 포함하는데, 여기서 X는 인, 비소 및 안티몬을 포함하는 그룹으로부터 선택되고 상기 스핀-온 글래스 용액은 실리콘 및 X의 상기 유기금속분자들 사이에 적어도 하나의 Si·O·X 결합을 형성시키기 위하여 예비반응되고, 그 다음 상기 적어도 하나의 평탄화 층상에 제2의 유전체 패시베이션 층을 증착하는 단계로 구성된 반도체 장치를 패시베이션하는 방법이 제공된다.
X는 바람직하게는 인이다.
무기 SOG(스핀-온 글래스) 평탄화층을 포함하는 패시베이션 샌드위치를 사용함으로써, 상기 패시베이션 층의 두께를 변화시킴으로써 발생되는 문제점이 실질적으로 감소될 수 있다.
본 발명에 사용되는 무기 스핀-온 글래스 용액은 비에칭백 공정에 적용될 수 있다. 그들은 인으로 도핑되고, 여러가지 종류의 용매 및 알코올내에서 희석된 실리콘 및 인 유기금속분자를 포함하게 된다. 이들 실리콘 및 인 유기금속 분자들은, 인 유기금속 분자의 인 원자 및 실리콘 유기금속분자의 실리콘 원자들 사이에 적어도 하나, 및 바람직하게는 2 이상의 실리콘·산소·인(Si·O·P) 결합을 형성시키기 위하여 용액내에서 미리 반응된다. 이렇게 획득된 인 및 실리콘 유기금속분자들은 서로 독립적이고 용매 혼합물내에서 액체용액으로 존재하지만, 스핀 공정전에 적어도 하나 및 바람직하게는 두개의 Si·O·P 결합에 의하여 미리 연결된다. 실리콘 유기금속분자는 테트라에틸오르소실란(tertaethylorthosilane)(TEOS)이다. 상기스핀-온 글래스 용액은, USA, California Milpitas 에 소재하는 Allied-Signal 사에 의해 제조된 제품명 Accuglass P-062A 및 Accuglass P-062LS 로 시판되고 있다.
두가지 유사한 용액은 USA, Pensylvania, Bubler에 소재하는 Filmtronics사 및 JAPAN, Gotenba에 소재하는 Tokyo Ohka Kogyo사에 의해 제조된다. 이 용액들의 명칭은 P-062F 및 OCD-2P-37313-SG로써 각각 명명되어 있다. 그러나 동일 특성을 가지는 임의의다른 용액에 대한 경우 처럼 이 두가지 포스포실리케이트 용액은, 스핀-온 글래스 용액의 부정확한 사전 반응 때문에 및/또는 인 유기금속 분자가 상기 인 유기금속분자의 인 원자 및 상기 실리콘 유기금속분자의 실리콘 원자 사이에 적어도 하나 및 바람직하게는 2 이상의 uSiuOuPu결합의 형성을 허용하지 않기 때문에, 본 발명에서 사용하기에는 적절하지 않다. 이 용액에 대하여, Si·O·P 결합은 스핀-온 글래스 필름 경화중에만 형성되고, 그렇게 획득된 인으로 도핑된 실리콘 필름은 인이 불완전하게 결합되어 있고 침출되기 쉽고, 수분이 존재할 경우 인산을 형성하기 쉽다.
인 유기 금속분자, 실리콘 유기금속분자, TEOS, 물 및 하기 화학식에서 R·O·H로 도식화된 여러가지 알코올은 물, 알코올, 및 촉매산을 포함하는 용액의 현탁액에서, 약 1000 내지 5000 u.m.a 의 분자중량의 복합 유기금속 분자를 획득하기 위하여 스핀-온 글래스 용액내에서 미리 반응한다. 상기의 여러가지 알코올 분자들은 주변 실란을 결합(??SiOH)을 가지는 반데르 발스 결합을 형성하여, 결과적으로 용액내에 화합물 분자중량 및 물함량을 증가시키는 실란올-실란올 축합을 방해하게 된다.
미리 증착된 유전체 필름상의 코팅 및 스핀 공정중에, 용매 및 물이 증발하고 스핀-온 글래스 중합반응이 실란올 쌍의 축합으로 인해 발생하여, 증발한 물이 과도하게 형성된다. 회전된 필름의 중합반응은, 이웃하는 실란올기들 사이의 거리가 지나치게 멀때, 또는 수증기 등과 같은 지나치게 많은 부산물이 축합 메카니즘을 방해할 때 중지하게 된다. 그 다음 가열은 축합 부산물을 제거하고, 또다른 축합, 조밀화 및 인으로 도핑된 경질의 무기층, 즉 SOG층을 형성하기 위해 필요하다.
카나다에서 현재 계류중인 특허출원 제2,006,174호에서 언급된 바와같이, 필름 균열을 방지하기 위하여, 2 이상의 층 또는 스핀-온 글래스층을 사용하는 비에칭백 다중 코팅 시퀀스가 필요하다. 최소한 300℃ 및 바람직하게는 최소한 350℃의 온도에서의 인-라인 경화 공정이, 실란올 에톡시기(SiOH-SiOC2H5), 축합, 중요한 필름 수축 및 각 코팅사이의 에탄올 증발을 보장하기 위하여 필요하다.
본 카나다 특허출원 제2,017,719호에서 기재한 바와같이 스핀-온 글래스의 다중 코팅중 각각 하나의 코팅 동안, 코팅중에 및 코팅 후 실리콘 웨이터는 처리시에 물문자가 Si·O·P 결합을 파손하는 것을 방지하기 위해 수분없는 환경에서 운송, 경화 및 저장된다.
본 카나다 특허출원 제2,0176,710호에 기재된 바와같이, 최종 다중 코팅 스핀-온 글래스층은 상부 보호 유전층의 증착에 앞서 약 1시간동안 415℃ 온도의 진공상태에서 또는 건식 분위기에서 인-시튜 경화된다.
불활성 또는 반응성 가스 그로우 방전에 의한 웨이퍼의 표면주위에 발생된 전계를 이용함으로써 플라즈마 반응기의 하나 이상의 전극에 위치된 웨이퍼의 스핀-온 글래스층을 더욱 효율적으로 경화할 수 있다. 이러한 경화순서는 상부 보호층이 NOVELLUS 반응기에서 PECVD SiN의 경우와 같이 진공 로드-록 병렬 플레이트 반응기에 증착된 플라즈마 증착 필름일때 특히 매력적이며 효과적이다.
스핀-온 글래스층은 최종 밀도는 많은 성분에 따라 변하기는 하나 일반적으로 LPCVD나 PECVD와 같은 일반적으로 사용된 기술에 의해 증착된 다른 무기 글래스층의 밀도보다 더 작다. 이런 보다 낮은 밀도는 스핀-온 글래스 표면과 그 벌크간의 높은 전도성 채널 경로에 의해 야기되는 스핀-온 글래스층에서의 많은 세공(pore)에 의한 것이다.
이러한 세공은 SOG 필름 표면에 있는 흡수된 가스분자를 필름의 벌크를 경유해 연속하여 빠르게 확산하게 하며 낮은 반데르발스 결합(“‥”으로 도시) 에너지(〈0.1eV)를 형성함으로써 글래스와 물리적으로 빠르게 결합하게 한다. 가스분자는 SOG 필름 네트워크에 의해 물리적으로 빠르게 흡수된다.
수증기는 한상의 실란올 기(-SiOH)를 형성함으로써 SOG 필름 네트워크에서 높은 화학적 결합(“·”으로 도시) 에너지(〉0.1eV)를 천천히 형성할 수 있다. 물은 SOG 필름 네트워크에 의해 화학적으로 천천히 결합된다.
SOG 필름에 의한 수증기의 이러한 느린 화학적 흡수는, SOG 용액이 SOG 필름에서 인-산소 이중결합에 의해 얻어진 매우 효과적인 수중기를 제공하는 인 유기금속분자를 포함한다면 특히 효과적이다.
본 카나다 특허출원 제2,027,720호와 제2,023,172호는 수증기와 ·P:O 또는 ·SiOSi·결합을 포함하는 상기 물리적 화학적 반응이 비교적 낮은 온도에서 가역적임을 도시하고 있다. 상기 스핀-온 글래스층은 다음과 같이
즉; 1) 글래스 네트워크에서 화학적 결합의 파괴나 느린 화학적 제거
2) 글래스 네트워크에서 반데스 발스 결합의 파괴 또는 급격한 물리적 제거
3) 인접한 세공에 대한 벌크로부터 표면으로의 빠른 확산
4) 표면으로부터 빠른 제거를 위해 충분히 긴 시간동안 425℃의 온도에서 진공 또는 건식 분위기에 노출된다면 더 쉽게 건조된다.
얻어진 스핀-온 글래스층은 건조되며 본 카나다 특허출원 제2,032,763호에 기재한 바와같이 패시베이션 층으로서 일반적으로 사용된 더 적은 수소를 가지는 통상적으로 증기 증착된 포스포실리게이트(phosphosilicate) 층을 포함한다.
습한 공기에 스핀-온 글래스 층을 노출하는 것을 필름표면에서 수증기의 매우 빠른 재흡수, 세공에서 세공로의 빠른 확산, 빠른 물리적 화학적 재흡수를 유발한다. 스핀-온 글래스층은 둘러싼 증기 증착된 글래스보다 다공성이며 스핀-온 글래스층의 세공이 일반적으로 진공하에 있기 때문에, 스핀-온 글래스층은 결합된 H2O로서 더 많은 수증기를 매우 빨리 흡수할 것이고 공기에 노출되거나 압력 화로 분위기에 노출될때 동일한 체적의 증기 증착된 글래스보다 더 많은 증기를 -SiOH 기로서 화학적으로 흡수한다. 동일한 방법에서 스핀-온 글래스층이 인과 결합하기 때문에 수증기는 -POH 기로서 화학적으로 결합될 것이다.
습기 흡수가 보다 활성화되면, 스핀-온 글래스층은 습기 흡수에 반하여 주위의 유전층을 보호하며 주어진 습기에 대해 더 높은 벌크 저항을 유지할 것이다.
건식 스핀-온 글래스층과 결합하는 최종 장치는 HAST(dhighly accelerated stress testing), THB(humidity bias testing) 또는 신뢰할 수 있는 테스트나 그 분야에서의 간단한 테스트동안 트랜지스터 장치로 침투하는 수증기에 대하여 개선된 장벽을 가질 것이다.
제1층은 대기압 화학 기상 증착(APCVD), 저압 화학 기상 증착(OPCVD), 플라즈마 향상 화학 기상 증착(PECVD), 레이저 사용 화학 기상 증착(LACVD), 광학 사용 화학 기상 증착(PACVD), 전자 사이클로트론 화학기상 증착(ECRCVD), 스퍼터링, 바이어스 스퍼터링, 반응성 스퍼터링이나 상기 기술의 결합에 의해 증착된다. 그러나 이중에서 플라즈마 향상 화학 기상 증착(PECVD)이 바람직하다.
상기 제1층은 인과 같은 금속 엘리먼트에 도핑되거나, 도핑되지 않은 화학양론적이거나 화학양론적이 아닌 실리콘 니트라이드일 수 있다. 상기 제1층은 화학량론적 이거나 아닌 실리콘 니트라이드 또는 실리콘 옥시니트라이드일 수 있다. 또한 상기 물질의 결합일 수 있다. 그러나 그 중에서 도핑되지 않은 화학량론적인 실리콘 디옥사이드가 바람직하다. 상기 제1유전층의 두께는 0.2 내지 1.0㎛이며, 바람직하게는 0.5㎛이다.
상기 제1유전층의 증착에 이용된 장치는 단일 웨이퍼 기계, 일괄 기계일 수 있으며 스핀-온 글래스증착에 이용된 스핀-온 글래스 처리기와 일체형이거나 독립된 기계일 수 있다.
사용된 스핀-온 글래스용액은 425℃에서 마지막 경화된 후 1.0-5.0wt%, 바람직하게는 2.0wt% 인을 가지는 필름을 형성하게 하는 인으로 도핑된 스핀-온 글래스 용액이다. 스핀-온 글래스 용액의 혼합 유기금속분자에 포함된 인 원자는 적어도 하나 더욱 바람직하게는 하나 이상의 Si·O·P 결합에 의해 이들 복합 유기금속 분자의 실리콘 원자와 결합한다.
약 40%RH 의 상대 습도와 21℃의 온도에서 약 20초동안 4000RPM의 회전속도로 회전한 후 얻어진 단일 코팅된 스핀-온 글래스 필름의 두께는 약 35㎚ 내지 150㎚, 바람직하게는 75㎚이다.
코팅된 웨이퍼는 바람직하게 스핀 영역에서 질소 건식 분위기의 제1인라인(in-line) 핫 플레이트로 옮겨진다. 질소 건식 분위기는 제2유전체 증착장치로 이송시까지 유지되야하며, 상기 장치는 다중코팅 스핀-온 글래스층을 보호하는 상부층을 증착하기 위해 사용된다.
웨이퍼는 자동적으로 연속적인 핫 플레이트 스테이션을 통해서 질소 건식 분위기로 이송되어, 잔류 용매를 증발시키고, 잔류 습기를 증발시키고, 증발시키기 위한 보다 많은 물의 형성으로 발생하는 멀리 이웃해 있는 실란올 기의 축합을 허용하고, 증발시키기 위한 보다 많은 에탄올의 형성으로 발생하는 이웃한 실란올 기와 함께 효과적인 에톡시 기의 축합을 허용하고, 점진적인 부피축소를 보장한다.
상기 다양한 핫 플레이트의 온도는 제1플레이트에서 마지막 플레이트로 증가하고, 제1플레이트는 120℃이하의 온도이고 바람직하게는 80℃이며, 반면에 마직막 플레이트는 적어도 300℃의 온도이고 바람직하게는 30℃ 또는 그 이상이다. 상기 핫 플레이트 주위 분위기는 건식 질소이다.
인라인 경화의 완료후, 각 웨이퍼는 건식 질소 분위기에서 냉각되고, 또다른 코팅의 부가 및 또다른 인라인 경화 싸이클을 위해 코팅 영역으로 되돌려 보내진다.
2번 및 5번, 및 바람직하게는 4번의 스핀-온 글래스의 코팅을 수용할 수 있는 상기 다중코팅 및 인라인 경화 과정이 끝난 후, 웨이퍼는 신속하게 독립 또는 통합된 장치에 이송되며, 상기 장치는 상부 보호층을 증착하기 위해 사용된다. 공기 노출의 최소화는 독립장치에 중요하며, 상기 이유 때문에 통합된 장치에 대한 건식 질소 또는 진공이송 장치가 바람직하다.
독립적이거나 일체형 장치는 상부 보호층의 증착전에 최종적으로 인-시튜(in-situ) 경화되게 한다. 이런 인-시튜 경화 역할은 가능한 많은 실란올기를 축합하고 가능한한 많은 수증기를 증발시킴으로써 스핀-온 글래스 층을 건조시키는 것이다.
상부 보호층은 대기압 화학 기상증착(APCVD), 저압 화학 기상증착(LPCVD), 플라즈마 향상 화학 기상증착(PECVP), 레이저 이용 화학 기상 증착(LACVD), 광 이용 화학 기상증착(PACVD), 전자 싸이클로트론 화학 기상 증착(ECRCVD), 스퍼터링, 바이어스 스퍼터링, 반응 스퍼터링 또는 상기 기술의 결합에 의해 증착된다. 플라즈마 향상 화학 기상 증착(PECVD)은 바람직하고 본 특허 출원 “플라즈마 처리에 의한 스핀-온 글래스의 경화 및 패시베이션, 및 상기 기술에 의해 제조된 제품”에 기술된 바와 같이 인-시튜 플라즈마 경화는 바람직하다.
제2층은 인과 같은 금속으로 도핑되거나 되지않은 화학량론적이거나 화학양론적이 아닌 실리콘 디옥사이드일 수 있다. 또한 화학량론적이거나 아닌 실리콘 니트라이드 또는 실리콘 옥시니트라이드일 수 있다. 또한 이러한 금속의 결합일 수 있다. 약 450℃보다 낮은 온도에서 증착되고 2.0 E9다인/㎠ 보다 낮은 압축 스트레스와 4.0 E21/㎤ 보다 낮은 Si-H 결합력을 가지는 플라즈마 향상 화학 기상 증착된 실리콘 니트라이드는 바람직하다. 상기 제2유전층의 두께는 0.5-1.5㎛, 바람직하게는 1.0㎛이다.
본 발명은 이하 첨부된 도면과 함께 설명함에 의해 더 명확히 이해할 수 있는 것이다.
제1도는 패시베이션 층의 제공전 반도체 이중 레벨 폴리실리콘, 단일 레벨 상호접속부를 도시한 도면.
제2도는 종래 기술에 따라 제공된 패시베이션 층을 가지는 제1도에 도시된 장치도.
제3도는 제2도에 도시된 장치에서 패시베이션 층의 두께를 증가할 때의 효과를 도시한 도면.
제4(a)도 및 제4(b)도는 본 발명에 따른 스핀-온 글래스 패시베이션 샌드위치를 형성하는 단계를 도시한 도.
제5도는 패시베이션 성능을 검사하기 위하여 사용된 콤브(comb) 구조의 다이어그램.
제6(a)도 및 제6(b)도는 콤브 구조용 두개의 하부구조도.
제7(a)도 및 제7(b)도는 제1콤브구조, 즉 SOG 하부층이 없이 측정 도핑된 단일, 이중 SOG-샌드위치 패시베이션 층에 대한 누설전류를 도시한 다이어그램.
제8(a)도 내지 제8(c)도는 제2콤브구조, 즉 SOG 하부층으로 측정된 단일, 이중 및 SOG-샌드위치 불활성화층에 대한 누설전류를 도시한 다이어그램.
제9(a)도 내지 제9(c)도는 압력기에서 한시간이 지난후 제7(a)도 내지 제7(c)도에 대한 유사한 결과도.
제10(a)도 내지 제10(c)도는 압력기에서 한시간이 지난후 제8(a)도 내지 제8(c)도에 대한 유사한 결과도.
제11(a)도 내지 제11(c)도는 압력기에서 10시간이 지난후 제7(a)도 내지 제7(c)도에 대한 유사한 결과도.
제12(a)도 내지 제12(c)도는 압력기에서 10시간이 지난후 제8(a)도 내지 제8(c)도에 대한 유사한 결과도.
도면을 참조할 때, 제1도에 도시된 반도체 장치는 패시베이션 층의 제공전을 도시하는 실리콘기판(1), 필드 산화물(field oxide)(2), 폴리실리콘, 실리사이드 또는 내화물질금속게이트(3) 및 캐패시터 전극, 게이트 또는 실리콘 기판에 대한 접촉부(4)를 포함한다. 상하부 캐패시터 전극(5,6)은 폴리실리콘, 폴리사이드 또는 내화물질 금속으로 만들어진다. 상기 장치는 역류된 BPSG층 또는 스핀-온 글래스층(7)으로 평면화된다.
패시베이션 층(8)이 통상적인 기술을 사용하여 제공되었을때, 결과가 제2도에 도시되어있다. 표면 커버리지는 많은 주름, 갭, 보이드 및 층(8)에 형성된 다른 약한 부분에 따라 변한다.
제3도는 패시베이션 층의 두께가 증가되었을 때 발생하는 것을 도시한다. 약한 부분(8a)에서 줄어든 스텝 커버리지로 인해 장치의 성능면에서 단지 최소한의 개선이 관찰된다.
본 발명에 따른 장치의 제조는 제4(a)도 및 제4(b)도를 참조하여 기술될 것이다. 먼저, 통상적인 불활성층이 제1도에 도시된 부분적으로 완성된 장치에 기상 증착에 의해 증착되어 제2도에 도시된 방치가 된다. 다음, Allied-Signal, Milpitas, California, VSA에 의해 생산된 Accuglass P-062A와 같은 인으로 도핑된 무기성 스핀-온 글래스층(9)이 가해지고 증착된 제1층(8) 위로 한차례 이상의 코팅이 제공된다. 인이 바람직하지만, 본 발명은 또한 비소 또는 안티몬을 이용할 수 있다. 상기 SOG 층은 틈을 메우고 매끄러운 상부면을 보장한다.
끝으로, 또다른 패시베이션 층(10)이 기상 증착에 의해 SOG 층(들)(9)에 증착된다. 결과적인 샌드위치는 극소수 또는 어떤 약점도 없다. 패시베이션 층의 두께는 두 개의 기상 증착된 필름의 결합두께보다 크거나 같다.
SOG 방법은 적어도 두개의 증착되 층의 두께합의 최소 두께를 보장함으로써 약한 부분의 형성을 막기 때문에, 이중 두께의 기상 증착 패시베이션을 채택하는 것보다 훨씬 효율적이다.
스핀-온 글래스용액은 인과 실리콘 유기금속분자간에 적어도 하나의 Si·O·P 결합을 형성하도록 미리 반응되고, 인 및 실리콘 유기금속 분자를 함유한 무기성 스핀-온 글래스 용액을 사용하는 것은 상기에서 언급된 습기문제를 방지한다.
유전체의 벌크 저항은 습기가 존재하면 빠르게 하락하기 때문에, 표준 패시베이션 층, 이중 패시베이션 층 및 SOG 패시베이션 샌드위치의 성능은, 패시베이션 층에 습기 함량이 중가될 때 두 개의 독립 콤브간의 누설 전류를 모니터링함으로써 확인될 수 있다. (제5도 참조)
두개의 하부 필름 구조(A,B)는 두 독립 콤브간의 누설전류를 확인하기 위해 사용된다. 제1경우에서, 상호 접속된 층에 의해 형성된 구조(A)(제6(a)도)인 콤브(20)는 하부에 있는 기판(22)에서부터 성장된 필드 산화물(21) 위에 놓인다. 제2경우의 구조(B)(제6(b)도)인 콤브(20)는 하부에 있는 기판(22)에서 미리 성장된 필드 산화물(21) 위에 증착된 스핀-온 글래스층(23)에 놓인다.
두 독립 콤브간의 누설전류에 대한 전기적인 테스트는 결합 패드(15,16)(제5도)간에 인가된 100볼트 바이어스에서 수행된다. 상기 전압은 두 콤브를 절연하는 유전물질에서 0.5MV/㎝의 전기장을 유도한다. 완전히 건조되었을때, 상기 절연 유전체는 약 1.0E16Ω㎝의 벌크 저항을 갖는다. 유전체 영역에서 습기의 관통은 상기 벌크 저항이 크게 감소되게 한다. 누설전류 모니터링은 상기 관통을 추적할 수 있다.
두 독립 콤브는 0.8㎛ 두게이고, 상기 콤브는 약 2.0㎛의 유전체로 분리되고, 상기 전체 노출길이는 구조당 약 349958㎛ (994.2㎛/arm×2arm/pitch×88pitches/comb×2comb/structure)이기 때문에, 누설전류는 약 0.1㎀ 또는 pA단위에 대한 로그단위로 -1.0이다.
내부-콤브 누설 전류의 약 172회 측정이 이루어졌고 로그단위(pA에서)로 도시되었다:
1) 두 웨이퍼 구조 각각에 대해서;
같은 습기관통에 대해 누설전류를 증가시키기 위해 콤브쌍 아래에 있는 SOG층을 가진 구조(B), 아래에 SOG층이 없는 구조(A).
2) 세 개의 테스트된 패시베이션 층 각각에 대해서:
표준 패시베이션 재료의 단일 두께층인 단순 패시베이션, 패시베이션 재료의 이중 두께층인 이중 패시베이션, 또 다른 패시베이션 층하에서 잡아 늘려진, 스핀-온 글래스 필름하에 증착된 패시베이션 층의 결합된 SOG 패시베이션, 상기 SOG 패시베이션의 누적 두께는 이중 패시베이션 층중 하나와 유사하다.
3) 세 개의 테스트 조건에 대하여:
장치의 완성후 및 어떤 의도적인 습기노출없이, 121℃ 및 약 180㎪의 습기의 압력기에서 한시간이 지난후 및 121℃ 및 약 180㎪의 습기의 압력기에서 10시간이 지난후를 의미하는 증착구조.
단일 패시베이션 및 이중 패시베이션(제7(a)도, 제7(b)도)을 사용하는 증착구조(A)(SOG하부층 없이)와 연관된 누설전류(약 1000㎀ 또는 1nA)는, 이런 형태의 패시베이션이 제조영역의 습윤 공기로부터 잔류 습기 흡수를 막는데 적당치 않다는 것을 나타낸다. 세지수정도 낮은 누설전류(약 2㎀)는 SOG 패시베이션(제7(c)도)의 개선된 스텝 커버리지와 연계되고, 상기 개선된 스텝의 커버리지는 잔류 습기를 제거하는 것을 확신시킨다.
잔류 습기 효과는 증착구조(B)(SOG 하부층을 가진)의 경우에 좀 더 특별한데, 이유는 습기가 있을 때 SOG의 벌크 저항은 하나의 필드 산화물보다 더 빠르게 떨어지기 때문이다. 이런 경우에, 단일 패시베이션 및 이중 패시베이션(제8(a)도 및 제8(b)도)은 좀더 높은 누설전류(약 50000㎀ 또는 50nA)를 나타내고, 반면에 SOG 패시베이션의 누설전류(제8(c)도)는 10000배 이하이다(약 2㎀). 상기 제2구조는 유전체에서 습기검출에 대해 훨씬 예민하다.
121℃ 및 175㎪에서 한(1)시간의 압력기 노출은 유전체에서 습기 관통을 일으키고, 만약 패시베이션이 절대적이지 않다면 내부 누설전류를 증가시킨다. 단일 패시베이션(제9(a)도)을 사용하는 압력기에서 (SOG 하부층 없이) 한 시간이 지난후에 구조(A)와 연관된 높은 누설전류(약 50000㎀ 또는 50nA)는 상기 패시베이션의 투과성을 나타낸다. 이중 패시베이션(제9(b)도)과 연계되어 비교되는 누설전류(약 10000㎀ 또는 10nA)는, 이중 두께의 개선이 스텝 커버리지 논의에 의해 예측된 바와같이 최소라는 것을 나타낸다. 세지수 정도 낮은 누설전류(약 50㎀)는 다시 SOG 패시베이션과 연관되고(제9(c)도), SOG의 개선된 스텝 커버리지의 유익한 효과를 나타낸다.
스텝 커버리지 효과는 압력기에서 한 시간이 지난후의 구조(B)의 경우에 크다. 상기 경우에, 단일 패시베이션 및 이중 패시베이션(제10(a)도 및 제10(b)도)은 거의같은 누설전류(약 300000㎀ 또는 0.3㎂)를 나타내는 반면에, 10000배가 더 낮은 누설전류(약 10㎀)는 SOG 패시베이션(제10(c)도)과 함께 유지된다. 상기 단일 패시베이션 및 이중 패시베이션의 300000㎀ 누설 전류와 비교할 때, SOG 패시베이션의 10㎀ 누설전류는 아마도 SOG 패시베이션의 개선된 스텝 커버리지에 의한 높은 성능을 가장 잘 나타낸다.
121℃ 및 175㎪의10시간 압력기의 노출은 유전체에서 좀 더 큰 습기 관통을 일으키고, 내부-콤브 누설전류를 좀 더 증가시킨다. 단일 패시베이션(제11(a)도)을 사용하는 구조(A)와 연계된 높은 누설전류(약 250000㎀ 또는 0.25㎂) 및 이중 패시베이션(제11(b)도)과 연계된 비교되는 누설전류(약 100000㎀ 또는 0.1㎂)는 다시, 이중 두께 패시베이션의 감소된 스텝 커버리지 및 약한 부분이 개선을 최소화하게 한다는 것을 나타낸다.
압력기에서 10시간이 지난후의 좀 더 민감한 구조(B)의 경우에, 단일 패시베이션 및 이중 패시베이션(제12(a)도 및 제12(b)도)은 거의 같은 높은 누설전류(약 300000㎀ 또는 0.3㎂)를 나타내는 반면에, SOG 패시베이션의 누설전류(약 10000㎀ 또는 10㎂)는 내부콤브 유전체 영역에서 중요한 습기 관통의 제1신호를 나타낸다.
구조(B)는 매우 민감한 시범 매개물로써만 사용되었다. 실제 반도체 장치에서, 제1레벨의 상호접속부는 필드 산화물로써 유사한 품질의 높은 밀도 및 고온 유전체 위에 증착되고, 상기 이유 때문에 구조 번호 1의 결과는 매우 실제적이다.
상기 결과는, 하부에 맞는 토포그래피 위로 SOG 패시베이션의 개선된 스텝 커버리지가 표준 기상 증착 패시베이션 층 또는 좀더 두꺼운 상기 패시베이션 층 보다 품질 하락과 관련된 습기에 대해 좀더 우수한 보호를 제공하는 것을 나타낸다.

Claims (29)

  1. 반도체 장치의 패시베이션 방법에 있어서, 상기 장치의 표면에 제1유전체 패시베이션 층을 증착하는 단계, X와 실리콘의 유기금속 분자를 포함하는 무기 스핀-온 글래스 용액으로부터 상기 제1패시베이션 층상에 적어도 하나의 평탄화층을 형성하는 단계를 포함하는데, 상기 X는 인, 비소 및 안티몬으로 구성되는 그룹으로부터 선택되며, 상기 스핀-온 글래스 용액은 상기 실리콘과 X의 유기금속 분자들 사이에 적어도 하나의 Si·O·P결합을 형성하기 위하여 미리 반응되며, 및 상기 적어도 하나의 평탄화 층상에 제2유전체 패시베이션 층을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  2. 제1항에 있어서, 상기 제1유전체 패시베이션 층의 두께는 약 0.2 내지 1.0㎛의 범위인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  3. 제1항에 있어서, 상기 제1유전체 패시베이션 층의 두께는 약 0.5㎛인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 제1층은, 도핑된 실리콘 니트라이드, 도핑되지않은 시리콘 니트라이드, 도핑된 실리콘 옥시니트라이드, 도핑되지않은 시리콘 옥시니트라이드 및 그것들의 결합체로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  5. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 제1층은, 2.0E9 다인/㎠ 이하의 압력 스트레스와 4.0E21/㎤ 이하의 Si-H 결합력을 갖는 도핑되지않은 화학양론적 실리콘 옥시니트라이드인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  6. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 스핀-온 글래스 층은, 약 425℃에서 최종 경화시킨 후에 약 1.0 내지 5.0wt% 인을 갖는 층을 형성시키는 인으로 도핑된 스핀-온 글래스 용액으로부터 만들어지는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  7. 제6항에 있어서, 상기 스핀-온 글래스 층의 두께는 약 35 내지 150㎚의 범위인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  8. 제6항에 있어서, 상기 스핀-온 글래스층의 두께는 75㎚인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  9. 제1항에 있어서, 상기 스핀-온 글래스 층을 인가시킨 후에, 상기 장치는 제2패시베이션 층이 인가될 때까지 건식 불활성 가스 분위기에서 유지되는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  10. 제9항에 있어서, 상기 건식 불활성 가스는 니트라이드인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  11. 제9항 또는 제10항에 있어서, 상기 스핀-온 글래스층의 인가후에 상기 건식 불활성 가스 분위기에서, 상기 장치는 잔류 수분 및 휘발성 성분을 제거하기 위해 연속적인 핫 플레이트 스테이션을 통과하는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  12. 제11항에 있어서, 상기 연속적인 스테이션에서 핫 플레이트의 온도는 120℃ 이하의 최초온도에서 300℃이상의 최종 온도로 증가되는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  13. 제11항에 있어서, 상기 최초 온도는 약 80℃이며 상기 최종 온도는 약 350℃인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  14. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 제2유전체 층은, 도핑된 실리콘 니트라이드, 도핑되지 않은 실리콘 니트라이드, 실리콘 옥시니트라이드, 도핑되지않은 실리콘 옥시니트라이드 및 그것들의 결합체로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  15. 제1항에 있어서, 상기 제2층은, 약 2.0E9 다인/㎠ 이하의 압력 스트레스와 약 4.0E21/㎤이하의 Si-H 결합력을 갖는 실리콘 니트라이드인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  16. 제15항에 있어서, 상기 제2층의 두께는 약 0.5 내지 1.5㎛ 범위인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  17. 제15항에 있어서, 제2층의 두께는 약 1.0㎛인 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  18. 제15항에 있어서, 상기 제2층은, 약 450℃이하의 온도에서 플라즈마 향상 기상 증착에 의해 증착되는 것을 특징으로 하는 반도체 장치의 패시베이션 방법.
  19. 반도체 장치로서, 그 위에 형성된 전자 구성요소를 갖는 기판, 상기 장치의 표면상 제1유전체 패시베이션 층, X 및 실리콘의 유기금속 분자를 포함하는 무기 스핀-온 글래스 용액으로부터 형성된 상기 제1패시베이션 층상에 놓인 적어도 하나의 평탄화층을 포함하는데, 상기 X는 인, 비소 및 안티몬으로 구성된 그룹으로부터 선택되고, 상기 무기 스핀온 글래스 용액은 인과 실리콘 유기금속 분자 사이에 적어도 하나의 Si·O·P 결합을 형성하기 위하여 미리 반응되고, 및 상기 적어도 하나의 평탄화 층상에 제2유전체 패시베이션 층을 포함하는 것을 특징으로 하는 반도체 장치.
  20. 제19항에 있어서, 상기 제1유전체 패시베이션 층의 두께는 약 0.2 내지 1.0㎛의 범위인 것을 특징으로 하는 반도체 장치.
  21. 제19항에 있어서, 상기 제1유전체 패시베이션 층의 두께는 약 0.5㎛인 것을 특징으로 하는 반도체 장치.
  22. 제19항 내지 제21항중 어느 한 항에 있어서, 상기 제1층은, 도핑된 실리콘 니트라이드, 도핑되지않은 실리콘 니트라이드, 도핑된 실리콘 옥시니트라이드, 도핑되지않은 실리콘 옥시니트라이드 및 그것들의 결합체로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치.
  23. 제19항 내지 제21항중 어느 한 항에 있어서, 상기 제1층은, 2.0E9 다인/㎠ 이하의 압력과 4.0E21/㎤ 이하의 Si-H 결합력을 갖는 도핑되지않은 화학양론적 실리콘 옥시니트라이드인 것을 특징으로 하는 반도체 장치.
  24. 제19항 내지 제21항 중 어느 한 항에 있어서, 상기 스핀-온 글래스 층은, 약 425℃에서 최종 경화한 후 약 1.0 내지 5.0 wt%인을 갖는 층을 형성시키는 인으로 도핑된 스핀-온 글래스 용액으로부터 만들어지는 것을 특징으로 하는 반도체 장치.
  25. 제23항에 있어서, 상기 스핀-온 글래스 층은 두께는 약 35 내지 150㎚의 범위인 것을 특징으로 하는 반도체 장치.
  26. 제23항에 있어서, 상기 스핀-온 글래스 층의 두께는 75㎚인 것을 특징으로 하는 반도체 장치.
  27. 제19항에 있어서, 상기 제2층은, 약 2.0E9 다인/㎠ 이하의 압력 스트레스와 약 4.0E21/㎤ 이하의 Si-H 결합력을 가지는 실리콘 니트라이드인 것을 특징으로 하는 반도체 장치.
  28. 제27항에 있어서, 상기 제2층의 두께는 약 0.5 내지 1.5㎛의 범위인 것을 특징으로 하는 반도체 장치.
  29. 제27항에 있어서, 상기 제2층의 두께는 약 1.0㎛인 것을 특징으로 하는 반도체 장치.
KR1019940700459A 1991-08-14 1992-08-10 반도체 장치용 패시베이션 층형성 방법 KR100273014B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CA2056456 1991-08-14
CA2,056,456 1991-08-14
CA002056456A CA2056456C (en) 1991-08-14 1991-08-14 High performance passivation for semiconductor devices
JP9200346 1992-03-31

Publications (2)

Publication Number Publication Date
KR940702311A KR940702311A (ko) 1994-07-28
KR100273014B1 true KR100273014B1 (ko) 2000-12-01

Family

ID=4148833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940700459A KR100273014B1 (ko) 1991-08-14 1992-08-10 반도체 장치용 패시베이션 층형성 방법

Country Status (7)

Country Link
US (1) US5541445A (ko)
EP (1) EP0598795B1 (ko)
JP (1) JP3251584B2 (ko)
KR (1) KR100273014B1 (ko)
CA (1) CA2056456C (ko)
DE (1) DE69225801T2 (ko)
WO (1) WO1993004501A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204212A (ja) * 1992-08-21 1994-07-22 Sgs Thomson Microelectron Inc 平坦化技術
JPH0888276A (ja) * 1994-09-14 1996-04-02 Yamaha Corp 半導体装置とその製法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US6376911B1 (en) 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6690084B1 (en) * 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US5906859A (en) * 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
DE19834245B4 (de) * 1998-07-29 2007-05-03 Nütro Maschinen- und Anlagenbau GmbH & Co. KG Vorrichtung zum elektrolytischen Beschichten
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6358839B1 (en) * 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company Solution to black diamond film delamination problem
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization

Also Published As

Publication number Publication date
JP3251584B2 (ja) 2002-01-28
DE69225801T2 (de) 1998-12-03
EP0598795B1 (en) 1998-06-03
CA2056456A1 (en) 1993-02-15
DE69225801D1 (de) 1998-07-09
JPH07501422A (ja) 1995-02-09
CA2056456C (en) 2001-05-08
KR940702311A (ko) 1994-07-28
US5541445A (en) 1996-07-30
WO1993004501A1 (en) 1993-03-04
EP0598795A1 (en) 1994-06-01

Similar Documents

Publication Publication Date Title
KR100273014B1 (ko) 반도체 장치용 패시베이션 층형성 방법
US4907064A (en) Semiconductor device having silicon oxynitride film with improved moisture resistance
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
EP0738424B1 (en) Integrated circuit passivation process
US5807787A (en) Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
JPH11506872A (ja) マイクロエレクトロニクス構造体用電子ビーム加工膜
JP3015752B2 (ja) 半導体装置の製造方法
KR100339677B1 (ko) 반도체장치의제조방법및반도체장치
KR100266428B1 (ko) 반도체장치 및 그의 제조방법
JPH0770534B2 (ja) 半導体装置の製造方法
KR19980018994A (ko) 반도체 디바이스 제조 방법 및 연마액(Fabrication Method of Semiconductor Device and Abrasive Liquid Used Therein)
US20030153196A1 (en) Method for reducing fluorine induced defects on a bonding pad surface
EP1962336B1 (en) Insulating film material and use thereof in a method for manufacturing a semiconductor device
JPH04234149A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP3015738B2 (ja) 半導体装置の製造方法
JPH08241891A (ja) 基板上のスピン−オン−ガラス層の改良方法
US6288438B1 (en) Semiconductor device including insulation film and fabrication method thereof
KR940010494B1 (ko) 플라즈마법에 의한 스핀-온-글래스의 경화 및 표면 안정화법 및 이러한 방법으로 제조한 제품
US6825132B1 (en) Manufacturing method of semiconductor device including an insulation film on a conductive layer
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
Mutoh et al. Multilayer Metallization with Planar Interconnect Structure Utilizing CVD Al2 O 3 Film
JPH05234991A (ja) 半導体装置
JP4269696B2 (ja) 絶縁膜形成方法とそれを用いた半導体装置
JPH11330239A (ja) 半導体装置及び半導体装置の製造方法
JPH05226479A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee