JPH07501422A - 半導体装置のための高性能パッシベーション - Google Patents

半導体装置のための高性能パッシベーション

Info

Publication number
JPH07501422A
JPH07501422A JP5503985A JP50398593A JPH07501422A JP H07501422 A JPH07501422 A JP H07501422A JP 5503985 A JP5503985 A JP 5503985A JP 50398593 A JP50398593 A JP 50398593A JP H07501422 A JPH07501422 A JP H07501422A
Authority
JP
Japan
Prior art keywords
film
spin
glass
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5503985A
Other languages
English (en)
Other versions
JP3251584B2 (ja
Inventor
オウエレット、ルク
Original Assignee
ミテル・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミテル・コーポレーション filed Critical ミテル・コーポレーション
Publication of JPH07501422A publication Critical patent/JPH07501422A/ja
Application granted granted Critical
Publication of JP3251584B2 publication Critical patent/JP3251584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体装置のための高性能パッシベーション発明の背景 本発明は、半導体装置のパッシベーション方法、及びこれによってパッシベート された半導体装置に関する。
典型的な半導体装置は、基板上に形成された多くの活性素子から構成され、種々 の誘電体で絶縁された１、２又はそれ以上のレベルの配線層と同様に、ポリシリ コン、ポリサイド、シリサイド又はこれらの組み合わせからなる１又は２つのレ ベルを含む。
水分又は種々のタイプのイオンは、そのような装置の性能及び信頼性に非常に問 題となる悪影響を及ぼす。
＋ ナトリウムＮａ　、リチウムＬ１　、カリウムＫ　１水素イオンが、ゲート酸化 物領域に接近することが許される場合には、ＣＭＯＳトランジスターは、しきい 値電圧の不安定性を示す。水素、ヒドロニウム、及びヒドロキシルイオン（ま、 水分の電離から生じる。
アルミニウム合金、チタンベースの高融点金属、及び化合物のような配線材料は 、電気的に分極したり、水分に曝された際に腐食される。塩素Ｃ１−のような触 媒イオンが微量で存在する場合、及び銅のような元素がアルミニウム合金中（こ 使用されている場合には、これらのガルノく二・ンク反応番よ、より速く生じる 。
誘電体は、水分によって電気的に影響される。例えば、バルク抵抗の減少、電気 的分極、ホットニレクロトン効果、及び遅いトラッピングの低下である。それら は、水分を吸収した際に、圧縮ストレスを受ける傾向があるので、機械的にも影 響を受ける。また、ホウ素又はリンが導入されている場合には、それらは化学的 に攻撃されて、ホウ酸又はリン酸への分解、及び周囲の配線材料の初期的な腐食 が生じる。
装置中での水分の集中、及びイオンの浸透を防止するために、装置の表面にパッ シベーション膜を形成することが知られている。通常、この膜はパターン化され て、ボンドワイヤーが接続されるボンドパッドの開口が形成される。また、パッ シベーション膜は、導電性の粒子及び傷によって、最上層の配線がショートする ことを防止する。
パッシベーション膜は、ケイ素、酸素、窒素、リン及び／又はその他の金属元素 を含むガスによって形成することができる。例えば、常圧化学蒸着（ＡＰＣＶＤ ）　、減圧化学蒸着（ＬＰＣＶＤ）　、プラスマ化学蒸着（ＰＥＣＶＤ）　、レ ーｆ−化学蒸着（ＬＡＣＶＤ）　、光化学蒸着（ＰＡＣＶＤ）　、ＥＣＲ化学蒸 着（ＥＣＲＣＶＤ）等が挙げられる。これらの膜は、ケイ素、及び／又は窒化ケ イ素、及び／又は酸化ケイ素、及び／又は酸化窒化ケイ素ターゲットを用いて、 酸素、窒素、又はその他の反応性ガスを使用して又は使用せずに、スパッタリン グ、反応性スパッタリング、バイアススパッタリング、又は反応性バイアススパ ッタリングにより形成することができる。また、これらの技術の任意の組み合わ せによって形成してもよい。
形成された膜は、酸化ケイ素を含み、その中にはリン又はその他の金属元素、窒 化ケイ素、酸化窒化ケイ素、又はこれらの組み合わせが含まれている。
パッシベーション膜は気相又はスパッタリングによって形成されるので、表面の カバレージは、塗布される表面に露出している立体角に大きく影響される。露出 された大きな立体角によって特徴付けられる上方にある部分は、より多くのパッ シベーション材料を受け取り、こうして、パッシベーション膜を形成する蒸気に 曝される小さな立体角しか有しない凹部より厚いパッシベーション膜が形成され る。全体としての結果は、その下層に位置する形状によって変化するパッシベー ション表面のカバレージであり、これは、多くのシーム、ギャップ、ボイド、及 びその他の欠陥を有する。
水蒸気分子は、パッシベーション材料中のその拡散定数りの関数となる割合で、 パッシベーション膜中に拡散する。水がパッシベーション膜中に拡散するために 必要とされる時間ｔは、パッシベーション膜の膜厚の２乗δ２に比例し、拡散定 数に反比例する。これは、次のことを意味する。即ち、任意の温度、及び装置領 域中の任意の水分濃度について、厚いパッシベーション膜δ　は、薄いパッシベ ーション膜δｉより優れており、保護は、パッシベーション膜厚の増加の２乗パ ッシベーション膜の膜厚を２倍にすることによって、いかなる湿度の多い雰囲気 においても、これらの装置の抵抗は４倍になる。事実、欠陥でステップカバレー ジが減少するので、パッシベーション膜の膜厚を増加させることは、装置の保護 において、わずかの改良しかもたらさない。
半導体装置のパッシベーション用途のための半無機スピンオングラス層を使用し た部分的なエッチバックプロセスは、Ｉｎｔｅｌによって提案された（Ｄ、Ｐｒ ａｍａｎｉｋ、Ｓ。
Ｎａｒｉａｎｉ　ａｎｄ　Ｇ、５ｐａｄｉｎｉ、６ｔｈ　Ａｎｎｕａｌ　ＩＥＥ Ｅ　ＶＭＩＣＣｏｎｆ、、５ａｎｔａＣ１ａｒａ、Ｃａ１ｉｆｏｒｎｉａ、Ｊｕ ｎｅ　１２〜１３．１９８９．ｐｐ、４５４〜４６２）。スピンオングラスは、 ０．２３μｍの厚さのシロキサンであり、これは、スピンオングラスのほとんど を上方の部分から除去して裂は口中にそれを残すために、ＳＦ６エッチバックプ ラズマを用いて部分的にエツチング除去されたものである。
一方、メチル−ＣＨ、エチルΦＣ２Ｈ５、プロピル・Ｃ３Ｈ７、ブチル・Ｃ４Ｈ ９のような基が、スピンオングラス溶液及びスピンオングラス層のケイ素原子に 結合したこれらのシロキサンスピンオングラスは、フィールドの逆転を引き起こ し、ＣＭＯ３装置の欠陥を導くことが後にわかった。これらの準無機スピンオン グラスの有機基からの水素が、このような問題の原因である。特に、水素含有量 の多いプラズマ窒化ケイ素をスピンオングラス層の上に堆積させる場合には、準 無機スピンオングラスは、パッシベーション用途に使用することかできない。窒 化ケイ素及びスピンオングラス層がらの水素は、相互に作用し、しきい値電圧の 不安定を引き起こす。一般的に、敏感なＣＭＯ３装置においては、有機物質は避 けるべきである。
これらの準無機スピンオングラスは、４５０℃を越える温度において熱的に安定 ではないので、セラミックパッケージの使用が非常に困難である。さらに、準無 機スピンオングラスは、酸素プラズマに曝されると容易に分解するので、乾式フ ォトレジストストリップは可能でない。パッシベーション膜の水分での飽和は、 湿式フォトレジストストリップにおいて生じる。
したがって、スピンオングラスを使用することによるパッシベーション膜の厚さ の変化に起因した問題を避けようとする試みは、成功していない。
本発明の目的は、前述のような従来技術の欠点を削減することにある。
本発明によれば、装置の表面に第１のパッシベーション膜を形成し、この第１の パッシベーション膜の上に、Ｘ及びケイ素の有機金属分子を含む無機スピンオン グラス溶液から、少なくとも１つの平坦化層を形成しくここで、Ｘは、リン、ヒ 素及びアンチモンからなる群から選択され、前記スピンオングラス溶液は予備反 応させることにより、前記ケイ素及びＸの有機金属分子の間に、少なくとも１つ の５ｉ−Ｏ−Ｘ結合を形成する）、続いて、第２の誘電体パッシベーション膜を 、前記少なくとも１つの平坦化層の上に塗布する工程を具備する半導体装置のパ ッシベーション方法が提供される。
なお、好ましいＸはリンである。
パッシベーションサンドイッチを使用することにより無機ＳＯＧ　（スピンオン グラス）平坦化層が含まれるので、パッシベーション膜の膜厚に起因した問題を 実質的に減少させることができる。
本発明に使用される無機スピンオングラス溶液は、非エッチバックプロセスに適 用することができる。それらは、リンがドープされており、種々の溶媒又はアル コールで稀釈されたケイ素及びリンの有機金属分子を含んでいる。これらのケイ 素及びリンの有機金属分子は、溶液中で予備反応させて、有機金属リン分子のリ ン原子と、有機金属ケイ素分子のケイ素原子との間に、少なくとも１つ、好まし くは２つ以上のケイ素−酸素一リン、即ちＳｉ・０・Ｐ結合を形成する。得られ たリン及びケイ素の有機金属分子は、独立して、溶媒混合物中で液体溶液中に存 在するが、スピンの前に、少なくとも１、好ましくは２の５ｉ−Ｏ−Ｐ結合によ ってすでに結合している。有機金属ケイ素分子は、テトラエチルオルトシラン（ Ｔ　Ｅ　ＯＳ）である。そのようなスピンオングラス溶液は、Ａｃｃｕｇｌａｓ ｓ　Ｐ−０６２Ａ、及びＡｃｃｕｇｌａｓｓＰ−０６２ＬＳの名称で、Ａｌｌｉ ｅｄ−Ａｌ１１ｅｄ−８ｉ　１ｐｉｔａｓ、Ｃａ１ｉ　ｆｏｒｎｉａ、ＵＳＡ） から市販されている。
２つの同様な溶液が、Ｆｉｌｍｔｒｏｎｉｃｓ　（Ｂｕｔｌｅｒ、Ｐｅｎｎ５ｙ ｌｖａｎｉａ、ＵＳＡ）、及び東京応化工業（御殿場、日本）で製造されている 。これらの溶液の名称は、それぞれ、Ｐ−０６２Ｆ、及び０ＣＤ−２Ｐ−３７３ １３−３Ｇである。しかしながら、同様の特性を有するその他の溶液と同様に、 これらの２つの溶液は、本発明での使用には適切でない。これは、スピンオング ラス溶液の不十分な予備反応のために、及び／又は、有機金属リン分子が、少な くとも１つ、好ましくは２つ以上のＧ５１ＧＯ＋］Ｐ＋］結合を、有機金属リン 分子のリン原子と、有機金属ケイ素分子のケイ素原子との間に形成しないためで ある。これらの溶液については、ＳｉφＯ−Ｐ結合は、スピンオングラスフィル ムが硬化する間のみで形成され、結果として得られるリンがドープされたシリケ ートフィルム中では、結合しているリンが少なく、このリンは滲出する傾向があ り、また、水分の存在下でリン酸を形成する傾向がある。
有機金属リン酸分子、有機金属ケイ素分子、ＴＥ０１．水、及び以下の式中でＲ ・０・Ｈとして表わされる種々のアルコールは、スピンオングラス溶液中で予め 反応させた後、１０００〜５０００ｕ、ｍ、ａ、の分子量を有する有機金属錯体 分子を形成し、水、アルコール、及び触媒酸を含む溶液中の懸濁物として存在す る。種々のアルコール分子は、周囲のシラノール結合とともにファンデアワール ス結合Ｇ５１ＯＨを形成し、シラノール−シラノール結合かブロックされる。こ れは、錯体の分子量の増加、及び溶液中の水含有量の増加を引き起こす。
先東堆積された誘電体膜の上に、塗布及びスピンしている間に、溶媒及び水が蒸 発して、シラノール対の縮合の結果としてのスピンオングラスの重合が生じ、こ うして、過剰の水の形成が起こり、これは蒸発する。隣接したシラノール基の間 の距離が非常に大きくなった場合、又は水蒸気等の過剰の副生成物が、縮合メカ ニズムを阻止した場合に、スピンされたフィルムの重合は停止する。その後、加 熱することは、縮合副生成物を除去するため、縮合、緻密化、及びリンがドープ された固い無機層、即ち、３００層の形成のために必要である。
本発明者らの係属中のカナダ特許第２，００６，１７４号に示したように、２又 はそれ以上のスピンオングラスを用いた非エッチバックマルチ塗布を続けて行な うことは、フィルムのクラックを防止するために必要である。最低３００℃、好 ましくは最低３５０℃の温度までの一連の（ｉｎ−１ｉｎｅ）硬化は、シラノー ル−エポキシ基・５ｉＯＨ−・５ｉＯＣ２Ｈ５の縮合、重要なフィルムの収縮、 及び各塗布の間のエタノールの蒸発を保証するためにも必要である。
式 カナダ特許第２，０１７，７１９号に示したように、スピンオングラスのマルチ コートの最中、塗布の間、及び各塗布の後に、シリコンウェハーは輸送されて硬 化し、水分子によるＳｉ・０・Ｐ結合の破壊が進行することを防止するために、 水分のない雰囲気中に保管される。
カナダ特許第２，０１７，７１９号に示したように、最終マルチコートスピンオ ングラス膜は、上層の保護誘電体を形成する前に、乾燥雰囲気中、好ましくは約 ４２５℃の減圧下で約１時間、その場で硬化する。
不活性な、又は活性なガスのグロー放電によりウェハーの表面近傍で発生した電 場を用いて、プラズマ反応器の１又はそれ以上の電極の上に設けられたウェハー のスピンオングラス膜を、より効率的に硬化させることが可能である。上層の保 護層が、ＮｏＶＥＬＬＵＳ反応器中のＰＥＣＶＤによるＳｉＮの場合のような、 減圧ロードロックされたパラレルプレート反応器中で形成された、プラズマ形成 フィルムである場合に、この硬化シーケンスは魅力があり、効率的である。
スピンオングラス膜の最終密度は、多くの因子に依存するが、一般的には、ＬＰ ＣＶＤ又はＰＥＣＶＤのようなその他の通常の技術を用いて形成された他の無機 ガラスの密度より小さい。この低い密度は、スピンオングラス中の多くのボアの 存在に起因し、これは、スピンオングラス表面とそのバルクとの間の高いコンダ クタンスチャネリングパスを引き起こす。
これらのボアは、吸着したガス分子が継続してＳＯＧフィルム表面に存在して、 フィルムのバルクを通して迅速に拡散することを可能にし、低エネルギー（＜０ ．１ｅＶ）のファンデアワールス結合（“・・”で示される）を形成することに よって、物理的にガラスに結合することを可能にする。このガス分子は、ＳＯＧ フィルムのネットワークによって迅速に物理的に吸収される。
水蒸気は、一対のシラノール基・５ｉＯＨを形成することによって、ＳＯＧフィ ルムネットワークとの高エネルギー（＞０．１ｅＶ）の化学結合（以下の図では 、“・”で示す）をゆっくりと形成する。水は、ＳＯＧフィルムのネットワーク によってゆっくりと化学的に吸収される。
ＳＯＧフィルム中のリン−酸素二重結合の存在に起因した非常に有効な水蒸気の ゲッタリングを与える有機金属リン分子がＳＯＧ溶液に含まれる場合には、ＳＯ Ｇフィルムが特に効果的になる。これによって、水蒸気のゆっくりとした化学的 な吸収が示される。
水蒸気と、・Ｐｒｏ又は・５ｉＯ３ｉ・とを含むこれらの物理的反応及び化学的 反応は、比較的低い温度において可逆的であることが、本発明者らの最近のカナ ダ特許第２，０２７．７２０号及び２，０２３，１７２号に示されている。これ らのスピンオングラス膜は、乾燥雰囲気、好ましくは減圧下４２５℃の温度に十 分に長い時間隔した場合に容易に乾燥される。
（１）ゆっくりとした化学的脱着、又は、ガラスネットワークとの化学結合の分 解、 （２）迅速な物理的脱着、又は、ガラスネットワークとのファンデアワールス結 合の分解、 （３）隣接するボアを通ってのバルクから表面への迅速な拡散、 （４）表面からの迅速な脱着 得られたスピンオングラス膜は、乾燥され、カナダ特許第２．０３２，７６３号 に示したように、典型的に蒸着されたホスホシリケート膜より水素含有量が少な く、この膜は、通常のパッシベーション膜として使用されている。
スピンオングラス膜を湿潤空気に曝すことは、フィルム表面での水蒸気の非常に 迅速な再吸収、ボアからボアへの迅速な拡散、迅速な物理的再吸収及び化学的再 吸収を引き起こす。
スピンオングラス膜は、蒸着された周囲のガラスより多孔質であって、スピンオ ングラス膜のボアは通常減圧下にある。
したがって、スピンオングラス膜は、空気又はオートクレーブ雰囲気に曝された 場合に、等しい体積の蒸着されたガラスと比較して、結合したＨ２Ｏのようなよ り多くの水蒸気を迅速に吸収し、より多くの・５ｉＯＨ基のような基を吸収する 。
同様にして、スピンオングラス層は、リンを取り込んでいるので、水蒸気もまた 、・ＰＯＨとして化学的に結合するであろう。
スピンオングラス膜は水分の吸収がより活性なので、その後、周囲の誘電体を水 分の吸収から保護し、いかなる与えられた水分量に対しても、その高いバルク抵 抗率を維持するであろう。
得られた装置は、乾燥したスピンオングラス膜を有しており、高加速ストレス試 験（ＨＡＳＴ）、温度湿度バイアス試験（ＴＭＢ）　、その他の相対試験の間、 又は単にその場にある場合に、トランジスター装置への水蒸気の浸透に対して改 良された境界を与える。
第１の膜は、常圧化学蒸着（ＡＰＣＶＤ）　、減圧化学蒸着（ＬＰＣＶＤ）　、 プラズマ化学蒸着（ＰＥＣＶＤ）　、ｌｚ−ザー化学蒸着（ＬＡＣＶＤ）　、光 化学蒸着（ＰＡＣＶＤ）　、ＥＣＲ化学蒸着（ＥＣＲＣＶＤ）　、スパッタリン グ、バイアススパッタリング、反応性スパッタリング、又はこれらの技術の組み 合わせにより形成することができる。プラズマ化学蒸着（ＰＥＣＶＤ）が好まし い。
この第１の膜は、化学量論組成又は非化学量論組成の、リン等の金属元素がドー プされた又はアンドープの二酸化ケイ素とすることができる。化学量論組成又は 非化学量論組成の、窒化ケイ素、又は窒化酸化ケイ素とすることができる。また 、これらの材料の組み合わせとしてもよい。アンドープで、化学量論組成の二酸 化ケイ素が好ましい。この第１の誘電性の膜の膜厚は、約０．２〜１．０μｍで あり、好ましくは０゜５μｍである。
第１の誘電性の膜を形成するため装置としては、単純なウェハーマシン、バッチ マシンを使用することができ、独立であっても、スピンオングラスのために使用 されるスピンオングラスプロセッサーに統合されていてもよい。
使用されるスピンオングラス溶液は、リンがドープされたスピンオングラス溶液 であり、約４２５℃での最終硬化の後に、約１．　０〜５．０重量％、好ましく は２．０重量％のリンを含むフィルムの形成を可能にする。スピンオングラス溶 液の有機金属錯体分子中に含まれるリン原子は、少なくとも１つ、好ましくは１ つ以上の５ｉｅＯ−Ｐ結合によって、これらの有機金属錯体分子のケイ素原子と 結合する。
４０００ＲＰＭの回転速度で、約２０秒、２１℃、４０％の相対湿度の下で得ら れた単一塗布のスピンオングラスフィルムの膜厚は、約３５〜１５０ｎｍであり 、好ましくは７５ｎｍである。
塗布されたウェハーは、好ましくはスピン領域から、窒素乾燥雰囲気の第１のイ ンラインホットプレートに輸送される。
窒素乾燥雰囲気は、マルチコートスピンオングラス膜を保護する最上層を形成す るために使用される第２の誘電体堆積装置へ輸送するまで、維持されるべきであ る。
ウェハーは、連続したホットプレート部を通って、乾燥した窒素雰囲気まで自動 的に輸送され、残留溶媒を蒸発し、残留水分を蒸発し、より多くの蒸発する水を もたらす遠く隣接したシラノール基の縮合を可能にし、より多くの蒸発するエタ ノールの形成をもたらすエポキシ基と隣接するシラノール基との縮合を可能にし 、漸進的な体積収縮を保証する。
種々のホットプレートの温度は、最初から最終にかけて増加させ、最初のプレー トの温度は、１２０℃未満、好ましくは８０℃とし、一方、最終のプレートの温 度は、最低３００℃、好ましくは３５０℃以上とする。これらのホットプレート の周囲の雰囲気は乾燥窒素である。
インライン硬化の完了後、各ウェハーを、乾燥窒素雰囲気中で冷却し、もう１つ の塗布の追加のため、及びもう１つのインライン硬化サイクルのために塗布領域 に戻す。
このマルチコート及びインライン硬化シーケンスの完了後、２〜５の間、好まし くは４回スピンオングラスが積層され、つＬ／＼−は、独立の又は統合された装 置に速やかに輸送される。この装置は、最上保護層を形成するために使用される 。
空気への露出を最小にすることは、独立した装置について重要であり、そのため 、統合された装置への乾燥窒素又は減圧輸送メカニズムが好ましい。
独立の又は統合された装置は、最上保護層の形成に先だったその場での最終硬化 を可能にする。この現場での硬化の役割は、できる限り多くのシラノール基を縮 合させることによりスピンオングラス層を乾燥すること、及びできる限り多くの 水蒸気を蒸発させることである。
最上保護層は、常圧化学蒸着（ＡＰＣＶＤ）　、減圧化学蒸着（ＬＰＧＶＤ）、 プラズマ化学蒸着（ＰＥＣＶＤ）　、ｌ／−ザー化学蒸着（ＬＡＣＶＤ）　、光 化学蒸着（ＰＡＣＶＤ）、ＥＣＲ化学蒸着（ＥＣＲＣＶＤ）　、スパッタリング 、バイアススパッタリング、反応性スパッタリング、及びこれらの技術の組み合 わせによって形成することができる。プラズマ化学蒸着（ＰＥＣＶＤ）か好まし く、本発明者らの特許“ＣＵＲＩＮＧ　ＡＮＤ　ＰＡＳＳＩＶＡＴＩＯＮ　ＯＦ 　５ＰＩＮ−ＯＮ　ＧＬＡＳＳＥＳ　ＢＹ　Ａ　ＰＬＡＳＭＡ　ＰＲＯＣＥＳＳ 、ＡＮＤ　ＰＲＯＤＵＣＴ　ＰＲＯＤＵＣＥＤＴＨＥＲＥＢＹ″に示したような スピンオングラスのその場でのプラズマ硬化が好ましい。
第２の膜は、化学量論組成又は非化学量論組成の、リンのような金属元素がドー プされた又はアンドープの二酸化ケイ素を使用することができる。化学量論組成 又は非化学量論組成の窒化ケイ素、又は酸化窒化ケイ素とすることができる。
また、これらの組み合わせを使用してもよい。４５０℃未満の温度で蒸着され、 ２．ｏｘｉｏ　ｄｙｅ／ｃｍ２未満の圧縮応力と、４．　ＯＸ　１０”／　ｃ　 ｍ３未満の濃度で５ｉ−Ｈ結合を有する、プラズマ化学蒸着された窒化ケイ素が 好ましい。
この第２の誘電性の膜の膜厚は、約０．５〜１．５μｍであり、好ましくは１． ０μｍである。
以下に具体例を示して、本発明をより詳細に説明する。
ＦＩＧ、１は、パッシベーション膜を塗布する前の、ダブルレベルのポリシリコ ンとシングルレベルの配線とを有する半導体を示す図である。
ＦＩＧ、２は、従来技術にしたがってパッシベーション膜を塗布した、ＦＩＧ、 １に示した装置を表わす図である。
ＦＩＧ、３は、ＦＩＧ、２に示した装置におけるパッシベーション膜の膜厚を増 加させた影響を示す図である。
ＦＩＧＳ、４ａ及び４ｂは、本発明にしたがったスピンオングラスパッシベーシ ョンサンドイッチを形成した段階を示す図である。
ＦＩＧ、５は、パッシベーション膜の性能を変えた櫛状の配列を示す図である。
ＦＩＧＳ、６ａ及び６ｂは、櫛状の配列についての下に位置する２つの構造を示 す図である。
ＦＩＧＳ、７ａ〜７ｃは、堆積された直後の単一、二重、及び、ＳＯＧサンドイ ッチのパッシベーション膜について、第１の櫛状構造、即ちＳＯＧ下層を有しな い構造によって測定れたリーク電流を示すグラフ図である。
ＦＩＧＳ、８ａ〜８ｃは、堆積された直後の単一、二重、及び、ＳＯＧサンドイ ッチのパッシベーション膜について、第２の櫛状構造、即ちＳＯＧ下層を有する 構造によって測定されたリーク電流を示すグラフ図である。
ＦＩＧＳ、９ａ〜９ｃは、オートクレーブ中で１時間後のＦＩＧＳ、７ａ〜７ｃ と同様の結果を示す図である。
ＦＩＧＳ、ｉｏａ〜１０ｃは、オートクレーブ中で１時間後のＦＩＧＳ、８ａ〜 ８ｃと同様の結果を示す図である。
ＦＩＧＳ、ｌｌａ　〜ｌｌｃは、オートクレーブ中で１０時間後のＦＩＧＳ、７ ａ〜７ｃと同様の結果を示す図である。
ＦＩＧ３．１２ａ　〜１２ｃは、オートクレーブ中で１０時間後のＦＩＧＳ、８ ａ〜８ｃと同様の結果を示す図である。
ＦＩＧ、１に示すように、パッシベーション膜の塗布前を表わす半導体装置は、 シリコン基板１、フィールド酸化膜２、ポリシリコン、ンリサイド、又は高融点 金属ゲート３、及びキャパシター電極、ゲート、又はシリコン基板へのコンタク ト４を具備している。上部及び下部のキャパシター電極５．６は、ポリシリコン 、ポリサイド、又は高融点金属から構成されている。この装置は、リフローされ たＢＰＳＧ層又はスピンオングラス層７で平坦化されている。
従来技術を用いてパッシベーション膜８が塗布された場合ノ結果を、ＦＩＧ、２ に示す。表面のカバレージは、多くのシーム、ギャップ、ボイド、及び膜８中に 形成された欠陥とともに変化する。
ＦＩＧ、３は、パッシベーション膜の膜厚が増加した際の状態を示す。弱い点８ ａでの減少したステップカバレージに起因して、装置の性能に最小の改善が観察 された本発明にしたがった装置の製造を、ＦＩＧＳ、４ａ及び４ｂを参照して説 明する。まず、ＦＩＧ、１に示した部分的に完成した装置の上に、通常のパッシ ベーション膜を気相成長法によって形成し、ＦＩＧ、２に示すような装置を得る 。次に、Ａｃｃｕｇｌａｓｓ　Ｐ−０６２Ａ（Ａｌｌｉｅｄ−８ｉｇｎａｌ製（ Ｍｉｌｐｉｔａｓ、Ｃａ１ｉｆｏｒｎｉａ。
ＵＳＡ））のような、リンがドープされた無機スピンオングラス膜９を塗布し、 硬化させて形成された第１の膜８の上に１又は多くの層を形成する。リンが好ま しいが、本発明においては、ヒ素又はアンチモンを使用してもよい。この８００ 層は、裂は目を充填して、平滑な上層表面を保証する。
最後に、もう１つのパッシベーション膜１０を、気相成長法によりＳＯＧ膜９の 上に形成する。得られたサントイ・ソチには、弱い点はほとんど又は全く存在し ない。パッシベーション膜の膜厚は、気相成長による２つのフィルムの膜厚の合 計と等しいか、又はそれより大きい。
ＳＯＧ方法は、少なくとも、形成された２つの層の膜厚の合計を有する最小の膜 厚を保証することによって、欠陥の発生を防止するので、２倍の膜厚の蒸着パッ シベーション膜を用いるより、いっそう効果的である。
リン及びケイ素の有機金属分子を含む無機スピンオングラス溶液の使用は、この 溶液を予備反応させることによって少なくとも１つのＳｔ・０・Ｐ結合がリン及 びケイ素の有機金属分子間に形成されるので、前述のような水分の問題を避ける 。
誘電体のバルク抵抗率は、水分の存在の下で急速に低下するので、２倍の膜厚の パッシベーション膜、及びＳＯＧパ・ソシベーションサンドイツチを有する標準 的なパッシベーション膜の性能は、２つの独立の櫛状構造（ＦＩＧ、５参照）の 間のリーク電流を検出することにより、パッシベーション膜にわたる水分含有量 の増加として評価することができる。
下層のフィルム構造Ａ及びＢは、２つの独立した櫛状構造の間のリーク電流を変 化させるために使用された。第１のケースである構造Ａ　（ＦＩＧ、６ａ）にお いて、配線層によって形成された櫛状構造２０は、下層にある基板２２から成長 させたフィールド酸化膜２１の上に設けられている。第２のケースである構造Ｂ 　（ＦＩＧ、６ｂ）においては、櫛状構造２０は、下層にある基板２２から予め 成長させたフィールド酸化膜２１の上に形成されたスピンオングラス膜の上に設 けられている。
２つの独立の櫛状構造の間のリーク電流の電気的試験は、接続バッド１５．１６ 　（ＦＩＧ、５）の間に１００ボルトのバイアスを印加することによって行なわ れた。この電圧は、２つの櫛状構造を絶縁している誘電体材料中に０．５ＭＶ／ ｃｍの電場を誘導する。完全に乾燥された場合、この絶縁誘電体は、約１×１０ 　Ωｃｍのバルク抵抗率を有する。誘電体領域中の水分の浸透は、バルク抵抗率 のかなりの程度の減少を引き起こす。リーク電流の検出は、この浸透によりたど ることができる。
２つの独立した櫛状構造の厚さは０．８μｍであり、それらは約０．２μｍの誘 電体で分離されており、曝される全長は、１構造当り３４９９５８μｍ　（９９ ４，２μｍ／ａｒｍＸ　２ａｒｍ／ｐｉｔｃｈ　Ｘ　８８ｐｉｔｃｈ／櫛状構造 　×　２櫛状構造／構造）であるので、リーク電流は、約０．１ｐＡ、即ち、ｐ Ａ小単位対数目盛りで−１，０である。
内部櫛状構造のリーク電流について約１７２個の測定を行ない、対数目盛り（ｐ Ａ）でプロットした。
１）２つのウェハー構造のそれぞれについて：下層に３００層を有しない構造Ａ 、同様の水分浸透についてのリーク電流を増加させるために一対の櫛状構造の下 に下層のＳＯＧ膜を有する構造Ｂである。
２）試験された３種類のパッシベーションのそれぞれについて： 標準的なパッシベーション材料の単一の膜厚の層である単一パッシベーション； パッシベーション材料の２倍の膜厚である二重パッシベーション；スピンオング ラスフィルムの下に形成されたパッシベーション膜と組み合わされたＳＯＧ／＜ ッシベーションであり、これは、もう１つのパッシベーション膜の下にスピンさ れたものである。このＳＯＧ／＜ツシベーションの合計の膜厚は、二重パッシベ ーション膜の１つと同等である。
３）３つの試験条件について： 堆積されたまま、これは装置の完了後を意味し、目的とする水分には全く曝さな い。１２１℃、約１８０ｋＰａで湿気のあるオートクレーブで１時間後、及び、 １２１℃、約１８０ｋＰａで湿気のあるオートクレーブで１０時間後である。
単一パッシベーションと二重パッシベーション（ＦＩＧＳ。
７ａ、７ｂ）を用い、形成された直後の構造Ａ　（ＳＯＧ下層を有しない）と関 係するリーク電流（約１０００ｐＡ、即ち１ｎＡ）は、製造領域の湿潤空気から の残留水分の吸収を防止するのに、このタイプのパッシベーションは適切でない ことを示す。３乗小さいリーク電流（２ｐＡ）は、ＳＯＧパッンベーション（Ｆ ＩＧ、７ｃ）の改良されたステップカバレージに関係し、この改良されたステッ プカバレージは、残留水分を除去することを立証する。
水分の下で、ＳＯＧのバルク抵抗率が、フィールド酸化膜の１つよりかなり急速 に低下するために、形成した直後の構造Ｂ　（ＳＯＧ下層を有する）の場合、残 留水分の影響はよりいっそう大きい。この場合、単一パッシベーション及び二重 パッシベーション（ＦＩＧＳ、８ａ及び８ｂ）は、高いリーク電流（約５０，０ ００ｐＡ、即ち５０ｎＡ）を示し、一方、ＳＯＧパッシベーション（ＦＩＧ、８ ｃ）のリーク電流は、１万分の１（約２ｐＡ）にとどまっている。この第２の構 造は、誘電体中の水分の検出についてより敏感である。
１２１℃、１７５ｋＰａのオートクレーブ中での１時間は、誘電体中の水分の浸 透を引き起こし、パッシベーションが完全でない場合には、層間の櫛状構造のリ ーク電流が増加する。
単一パッシベーション（ＦＩＧ、９ａ）を用いた、オートクレーブ中で１時間後 の構造Ａ　（ＳＯＧ下層を有しない）と関係する高いリーク電流（約５０，００ ０ｐＡ、即ち５０　ｎ　Ａ）は、このパッシベーションの透過性を示す。二重パ ッシベーション（ＦＩＧ、９ｂ）と関係する同様なリーク電流（約１０．０００ ｐＡ、即ち１０ｎＡ）は、ステップカバレージの議論から予測されたように、二 重の膜厚の改良が最小であることを示す。３乗小さいリーク電流（約５０　ｐ　 Ａ）は、ＳＯＧパッシベーションと関係し、ＳＯＧの改良されたステップカバレ ージの有益な効果を示す。
ステップカバレージの効果は、オートクレーブ中で１時間後の構造Ｂの場合に、 特に大きい。この場合、単一パッシベーション及び二重パッシベーション（ＦＩ ＧＳ、１０ａ及び１０ｂ）は、はとんど同様のリーク電流（約３００，０００ｐ Ａ、即ち０．３μＡ）を示し、一方、−万骨の−のリーク電流（約１０ｐＡ）は 、ＳＯＧパッペーションを有する場合（ＦＩＧ、１０ｃ）に維持される。これら の単一パッシベーション及び二重パッシベーションの３００，０００ｐＡのリー ク電流と比較すると、ＳＯＧパッシベーションの１０ｐＡのリーク電流は、ＳＯ Ｇパッシベーションの改良されたステップカバレージに起因して、高性能でほと んど納得のいく証拠であろう。
オートクレーブ中で、１２１℃、１７５ｋＰａに１０時間曝すことは、誘電体中 で水分のさらに多くの浸透を引き起こし、層間櫛状構造のリーク電流をいっそう 増加させる。単一パッシベーションを用いた構造Ａ　（ＦＩＧ、１ｌａ）と関係 した高いリーク電流（約２５０，０ＯＯｐＡ、即ちｏ、２５μＡ）ｌび二重パッ シベーションを用いた構造（Ｆ　Ｉ　Ｇ。
１１ｂ）と関係した同等ノリーク電流（約１００．０００ｐＡ１即ち０．１μＡ ）は、２倍の膜厚のパッシベーションの減少したステップカバレージ及び弱い点 は、改良を最小にすることを示す。ＳＯＧパッシベーション（ＦＩＧ、１ｌｃ） は、３乗小さいリーク電流（約１００ｐＡ）を維持する。
オートクレーブ中で１０時間後のより敏感な構造Ｂの場合、単一パッシベーショ ン及び二重パッシベーション（ＦＩＧＳ。
１２ａ及び１２ｂ）は、同等の高イリーク電流（約３００゜０００ｐＡ、即ち０ ．３μＡ）を示し、一方、ＳＯＧパッシベーションのリーク電流（約１０，００ ０ｐＡ、即ち１０ｎＡ）は、層間櫛状構造の誘電体領域における重要な水分の浸 透の第１の形跡を示す。
構造Ｂは、非常に敏感な証明手段としてのみ使用された。
実際の半導体装置において、第１のレベルの配線は、フィールド酸化膜と同様の 品質を有する高密度で高温の誘電体の上に形成され、このため、構造１の結果は 現実的である。
これらの結果は、下層に位置する形状の上のＳＯＧパッシベーションの改良され たステップカバレージは、標準の気相成長によるパッシベーション膜又はそれよ り厚い膜と比較して、品質の低下に関連する水分に対し、より優れた保護を可能 にすることを示す。
１１ｇ　） ＦＩＧ、ｌＯａ リーク電流［ｌ　ｏｇ　（ＰＡ）］ ＦＩＧ、ＩＯｂ リーク電流［１ｏｇ　（ＰＡ）］ ＦＩＧ、Ｉ２ａ　− ＦＩＧ、１２ｂ

Claims (29)

    【特許請求の範囲】
  1. １．装置の基板上に第１の誘電性のパッシベーション膜を形成する工程、 前記第１のパッシベーション膜の上に、Ｘ及びケイ素の有機金属分子を含む無機 スピンオングラス溶液から、少なくとも１つの平坦化層を形成する工程、 （Ｘは、リン、ヒ素及びアンチモンからなる群から選択され、前記スピンオング ラス溶液は予備反応させて、前記ケイ素及びＸの有機金属分子の間に、少なくと も１つのＳｉ・０・Ｘ結合を形成する。）、及び 前記少なくとも１つの平坦化層の上に、第２の誘電性のパッシベーション膜を形 成する工程 を具備する半導体装置のパッシベーション方法。
  2. ２．第１の誘電性のパッシベーション膜の膜厚が、約０．２ないし１．０μｍの 範囲である請求の範囲第１項に記載の方法。
  3. ３．第１の誘電性のパッシベーション膜の膜厚が約０．５μｍである請求の範囲 第１項に記載の方法。
  4. ４．第１の膜が、ドープされた窒化ケイ素、アンドープの窒化ケイ素、ドープさ れた酸化窒化ケイ素、アンドープの酸化窒化ケイ素、及びこれらの組み合わせか らなる群から選択される、請求の範囲第１項ないし第３項のいずれか１項に記載 の方法。
  5. ５．第１の膜が、２×１０９ｄｙｅ／ｃｍ２未満の圧縮応力を有し、かつ４．０ ×１０２１／ｃｍ３未満の濃度でＳｉ−０結合を含むアンドープの化学量論組成 の酸化窒化ケイ素である、請求の範囲第１項ないし第３項のいずれか１項に記載 の方法。
  6. ６．約４２５℃の最終硬化の後に、約１．０ないし５．０重量％のリンを含む膜 を形成し得る、リンがドープされたスピンオングラス溶液からスピンオングラス 膜を構成する、請求の範囲第１項ないし第３項のいずれか１項に記載の方法。
  7. ７．スピンオングラス膜の膜厚が、約３５ないし１５０ｎｍの範囲内である請求 の範囲第６項に記載の方法。
  8. ８．スピンオングラス膜の膜厚が、７５ｎｍである請求の範囲第６項に記載の方 法。
  9. ９．スピンオングラス膜を塗布した後、第２のパッシベーション膜を塗布するま で、乾燥した不活性雰囲気中に装置を保持する、請求の範囲第１項に記載の方法 。
  10. １０．乾燥した不活性ガスが窒素である請求の範囲第９項に記載の方法。
  11. １１．スピンオングラス膜を塗布し、乾燥した不活性雰囲気中に保持した後、装 置を、連続的なホットプレート部を通過させて残留している水分及び揮発分を除 去する、請求の範囲第９項又は第１０項に記載の方法。
  12. １２．連続部におけるホットプレートの温度が、１２０℃未満の第１の温度から 、３００℃を越える最終の温度まで上昇する、請求の範囲第１１項記載の方法。
  13. １３．第１の温度が約８０℃であり、最終の温度が約３５０℃である請求の範囲 第１１項記載の方法。
  14. １４．第２の膜が、ドープされた窒化ケイ素、アンドープの窒化ケイ素、酸化窒 化ケイ素、アンドープの酸化窒化ケイ素、及びこれらの組み合わせからなる群か ら選択される、請求の範囲第１項ないし第３項のいずれか１項に記載の方法。
  15. １５．第２の膜が、２ｘ１０９ｄｙｅ／ｃｍ２未満の圧縮応力を有し、かつ４． ０×１０２１／ｃｍ３未満の濃度でＳｉ−０結合を含む窒化ケイ素である、請求 の範囲第１項に記載の方法。
  16. １６．第２の膜の膜厚が、約０．５ないし１．５μｍの範囲である請求の範囲第 １５項に記載の方法。
  17. １７．第２の膜の膜厚が約１．０μｍである請求の範囲第１５項記載の方法。
  18. １８．４５０℃未満の温度でのプラズマ蒸着によって第２の膜を形成する、請求 の範囲第１５項に記載の方法。
  19. １９．電子部品をその上に有する基板、基板上に形成された第１の誘電性のパッ シベーション膜、Ｘ及びケイ素の有機金属分子を含む無機スピンオングラス溶液 から、前記第１のパッシベーション膜の上に形成された少なくとも１つの平坦化 層（Ｘは、リン、ヒ素及びアンチモンからなる群から選択され、予備反応させる ことによって、前記ケイ素及びＸの有機金属分子の間に、少なくとも１つのＳｉ ・Ｏ・Ｘ結合を形成する。）、及び前記少なくとも１つの平坦化膜の上に、形成 された第２の誘電性のパッシベーション膜 を具備する半導体装置。
  20. ２０．第１の誘電性のパッシベーション膜の膜厚が、約０．２ないし１．０μｍ の範囲である請求の範囲第１９項に記載の半導体装置。
  21. ２１．第１の誘電性のパッシベーション膜の膜厚が、約０．５μｍである請求の 範囲第１９項記載の半導体装置。
  22. ２２．第１の膜が、ドープされた窒化ケイ素、アンドープの窒化ケイ素、ドープ された酸化窒化ケイ素、アンドープの酸化窒化ケイ素、及びこれらの組み合わせ からなる群から選択される、請求の範囲第１９項ないし第２１項のいずれか１項 に記載の半導体装置。
  23. ２３．第１の膜が、２×１０９ｄｙｅ／ｃｍ２未満の圧縮応力を有し、かつ４． ０×１０２１／ｃｍ３未満の濃度でＳｉ−０結合を含むアンドープの化学量論組 成の酸化窒化ケイ素である、請求の範囲第１９項ないし第２１項のいずれか１項 に記載の半導体装置。
  24. ２４．スピンオングラス膜が、約４２５℃の最終硬化の後に、約１．０ないし５ ．０重量％のリンをむ膜を形成し得る、リンがドープされたスピンオングラス溶 液から構成された、請求の範囲第１９項ないし第２１項のいずれか１項に記載の 半導体装置。
  25. ２５．スピンオングラス膜の膜厚が、約３５ないし１５０ｎｍの範囲内である請 求の範囲第２３項に記載の半導体装置。
  26. ２６．スピンオングラス膜の膜厚が７５ｎｍである請求の範囲第２３項に記載の 半導体装置。
  27. ２７．第２の膜が、２×１０９ｄｙｅ／ｃｍ２未満の圧縮応力を有し、かつ４． ０×１０２１／ｃｍ３未満の濃度でＳｉ−０結合を含むアンドープの化学量論組 成の窒化ケイ素である、請求の範囲第１９項記載の半導体装置。
  28. ２８．第２の膜の膜厚が、約０．５ないし１．５μｍの範囲内にある請求の範囲 第２７項記載の半導体装置。
  29. ２９．第２の膜の膜厚が約１．０μｍである請求の範囲第２７項記載の半導体装 置。
JP50398593A 1991-08-14 1992-08-10 半導体装置のための高性能パッシベーション Expired - Lifetime JP3251584B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA2,056,456 1991-08-14
CA002056456A CA2056456C (en) 1991-08-14 1991-08-14 High performance passivation for semiconductor devices
PCT/CA1992/000346 WO1993004501A1 (en) 1991-08-14 1992-08-10 High performance passivation for semiconductor devices

Publications (2)

Publication Number Publication Date
JPH07501422A true JPH07501422A (ja) 1995-02-09
JP3251584B2 JP3251584B2 (ja) 2002-01-28

Family

ID=4148833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50398593A Expired - Lifetime JP3251584B2 (ja) 1991-08-14 1992-08-10 半導体装置のための高性能パッシベーション

Country Status (7)

Country Link
US (1) US5541445A (ja)
EP (1) EP0598795B1 (ja)
JP (1) JP3251584B2 (ja)
KR (1) KR100273014B1 (ja)
CA (1) CA2056456C (ja)
DE (1) DE69225801T2 (ja)
WO (1) WO1993004501A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204212A (ja) * 1992-08-21 1994-07-22 Sgs Thomson Microelectron Inc 平坦化技術
JPH0888276A (ja) * 1994-09-14 1996-04-02 Yamaha Corp 半導体装置とその製法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US6376911B1 (en) 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6690084B1 (en) * 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US5906859A (en) * 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
DE19834245B4 (de) * 1998-07-29 2007-05-03 Nütro Maschinen- und Anlagenbau GmbH & Co. KG Vorrichtung zum elektrolytischen Beschichten
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6358839B1 (en) * 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company Solution to black diamond film delamination problem
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization

Also Published As

Publication number Publication date
WO1993004501A1 (en) 1993-03-04
DE69225801T2 (de) 1998-12-03
CA2056456C (en) 2001-05-08
EP0598795A1 (en) 1994-06-01
CA2056456A1 (en) 1993-02-15
US5541445A (en) 1996-07-30
DE69225801D1 (de) 1998-07-09
JP3251584B2 (ja) 2002-01-28
EP0598795B1 (en) 1998-06-03
KR100273014B1 (ko) 2000-12-01
KR940702311A (ko) 1994-07-28

Similar Documents

Publication Publication Date Title
JPH07501422A (ja) 半導体装置のための高性能パッシベーション
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
US20110179861A1 (en) Capacitive humidity detector with nanoporous hydrophilic dielectric
JP2002164342A (ja) 半導体装置及びその製造方法
US6344363B1 (en) Method of making ferroelectric film with protective cover film against hydrogen and moisture
TW503514B (en) Film forming method, semiconductor device and semiconductor device manufacturing method
US6660624B2 (en) Method for reducing fluorine induced defects on a bonding pad surface
EP1962336B1 (en) Insulating film material and use thereof in a method for manufacturing a semiconductor device
TW200416937A (en) Semiconductor manufacturing device and the manufacturing method for the same
JPH08241891A (ja) 基板上のスピン−オン−ガラス層の改良方法
KR940010494B1 (ko) 플라즈마법에 의한 스핀-온-글래스의 경화 및 표면 안정화법 및 이러한 방법으로 제조한 제품
Loboda et al. Deposition of low-K dielectric films using trimethylsilane
JP2001308089A (ja) 低誘電率膜及びこの低誘電率膜を有する半導体素子
JPH11111712A (ja) 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置
JP3981870B2 (ja) 半導体装置の製造方法
JP4269696B2 (ja) 絶縁膜形成方法とそれを用いた半導体装置
JPH05234991A (ja) 半導体装置
JPS6051262B2 (ja) 半導体装置
JP2810649B2 (ja) 半導体装置
TW308709B (en) Electron-beam processed films for microelectronics structures
JP2002164346A (ja) 成膜方法、半導体装置及びその製造方法
JPS6346576B2 (ja)
JP2004228599A (ja) 半導体装置
JPH0580416B2 (ja)
Schifko et al. Passivation of ferroelectric PZT capacitors using spin-on-glass

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11