DE69225801T2 - Passivierung mit hoher leistung fuer halbleiteranordnungen - Google Patents

Passivierung mit hoher leistung fuer halbleiteranordnungen

Info

Publication number
DE69225801T2
DE69225801T2 DE69225801T DE69225801T DE69225801T2 DE 69225801 T2 DE69225801 T2 DE 69225801T2 DE 69225801 T DE69225801 T DE 69225801T DE 69225801 T DE69225801 T DE 69225801T DE 69225801 T2 DE69225801 T2 DE 69225801T2
Authority
DE
Germany
Prior art keywords
layer
spin
thickness
glass
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69225801T
Other languages
English (en)
Other versions
DE69225801D1 (de
Inventor
Luc Granby Quebec J2J 1M7 Ouellet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne Digital Imaging Inc
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Application granted granted Critical
Publication of DE69225801D1 publication Critical patent/DE69225801D1/de
Publication of DE69225801T2 publication Critical patent/DE69225801T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Diese Erfindung bezieht sich auf ein Verfahren zum Passivieren einer Halbleiteranordnung sowie eine hierdurch passivierte Halbleiteranordnung.
  • Typische Halbleiteranordnungen bestehen aus einer großen Anzahl aktiver Komponenten, die auf einem Substrat ausgebildet sind und ein oder mehrere Levels Polysilicon, Polycid, Silizid oder eine Kombination hiervon umfassen, sowie ein oder mehrere Levels von Kupplungsschichten, welche durch verschiedene Dielektrika isoliert sind.
  • Feuchtigkeit und Ionen verschiedenen Typs können sehr wichtige negative Effekte auf das Leistungsverhalten und die Verläßlichkeit solcher Anordnungen haben.
  • CMOS-Transistoren zeigen Instabilitäten in der Schwellenwertspannung, wenn Natrium-, Na&spplus;-, Lithium-, Li&spplus;-, Kalium-, K&spplus;-, Wasserstoff-, H&spplus;-, Hydronium-, H&sub3;O&spplus;-, und Hydroxyl-, OH&supmin;-Ionen die Möglichkeit haben, sich dem Tor-Oxidbereich zu nähern. Wasserstoff-, Hydronium- und Hydroxyl-Ionen stammen aus der Feuchtigkeitsionisation.
  • Kupplungs- oder sogenannte Interconnect-Materialien, wie Aluminiumlegierungen und feuerfeste Metalle und Verbindungen auf der Basis von Titan korrodieren, wenn sie elektrisch polarisiert und Feuchtigkeit ausgesetzt sind. Diese galvanischen Reaktionen treten schneller auf, wenn Katalysator-Ionen, wie Chlorid, Cl&supmin;, in den Tracer-Levels oder -Niveaus vorhanden sind und wenn Elemente wie Kupfer in der Aluminiumlegierung Verwendung finden.
  • Dielektrika werden elektrisch durch Feuchtigkeit beeinflußt. Beispielsweise Schüttwiderstandsverminderung, elektrische Polarisation, heiße Elektroneneffekte, langsamer Abbau durch Einfang. Beeinflußt werden sie mechanisch auch dadurch, daß sie dazu neigen, eine Druckfestigkeit anzunehmen, während sie Feuchtigkeit absorbieren. Sie können auch chemisch angegriffen werden, insbesondere, wenn sie mit Bor und Phosphor legiert sind. Eine Zersetzung zu Bor- und Phosphorsäuren kann hieraus resultieren und die Korrosion der umgebenden Interconnect-Materialien initiieren.
  • Um einen Feuchtigkeitsaufbau und ein Eindrigen von Ionen in die Anordnung zu verhindern, ist es bekannt, eine Passivierungsschicht auf der Oberfläche der Anordnung auszubilden. Dies ist gewöhnlich so bemustert, daß das Öffnen von Verbindungspolstern möglich wird, an die Verbindungsdrähte angeschlossen werden. Die Passivierungsschicht verhindert auch, daß leitende Partikel und Kratzer die obersten Kupplungen kurzschließen.
  • Die Passivierungsschicht kann abgeschieden werden aus Silizium, Sauerstoff, Stickstoff, Phosphor und/oder einem ein anderes metallisches Element enthaltenden Gas, wie beispielsweise Chemical-Vapour-Deposition-Verfahren unter atmosphärischem Druck (APCVD), Chemical-Vapour-Deposition-Verfahren unter niedrigem Druck (LPCVD), Chemical-Vapour-Deposition-Verfahren unter Plasmaverstärkung (PECVD), laser-unterstütztes Chemical- Vapour-Deposition-Verfahren (LACVD), photo-unterstütztes Chemical-Vapour-Deposition-Verfahren (PACVD) oder Chemical- Vapour-Deposition-Verfahren (ECRCVD) mit Elektron-Cyclotron- Resonanz (ECRCVD). Diese Schicht kann abgeschieden werden aus Silizium- und/oder Siliziumnitrid und/oder Siliziumoxid und/oder Siliziumoxynitrid-Targets mit oder ohne Sauerstoff, Stickstoff oder irgendeinem anderen reaktionsfähigen Gas durch Sputtern, Reaktionssputtern, Begchichtung durch Vakuumzerstäubung oder reaktive Beschichtung durch Vakuumzerstäubung. Die Abscheidung kann auch durch irgendeine Kombination dieser Techniken vorgenommen werden.
  • Der abgeschiedene Film besteht aus Siliziumoxid, das sich mit Phosphor oder anderen metallischen Elementen legieren läßt, Siliziumnitrid, Siliziumoxynitrid oder Kombinationen hiervon.
  • Da die Passivierungsschicht aus der Vapour-Phase oder durch Sputtern (Zerstäuben) abgeschieden wird, wird die Oberflächenüberdeckung stark durch den freiliegenden Raumwinkel der zu überdeckenden Oberfläche beeinflußt. Die obere Topographie, die sich auszeichnet durch einen großen freiliegenden Raumwinkel, nimmt mehr Passivierungsmaterial auf und erzeugt so eine dickere Passivierungsschicht als die mit zurückliegenden Bereichen versehenen Regionen mit nur einem geringen Raumwinkel, der dem Dampf ausgesetzt ist, aus dem die Passivierungsschicht wächst. Das Nettoergebnis ist eine Überdeckung der Passivierungsoberfläche, die mit der darunterliegenden Topographie variiert, und hat viele Nähte, Spalte, Hohlräume oder andere Schwachstellen.
  • Wasserdampfmoleküle können in die Passivierungsschicht bei einer Geschwindigkeit diffundieren, die eine Funktion ihrer Diffusionskonstanten D im Passivierungsmaterial ist. Die Zeit t, die notwendig ist, damit Wasser durch das Passivierungsmaterial diffundiert, ist proportional dem Quadrat der Dicke 62 der Passivierungsschicht oder umgekehrt proportional zur Diffusionskonstante. Das bedeutet, daß bei irgendeiner Temperatur und für irgendeine Konzentration der Feuchtigkeit im Bereich der Anordnung eine dicke Passivierungsschicht δT viel besser sein sollte als eine dünne δt, und der Schutz sollte zunehmen mit dem Quadrat der Dicke der Passivierungsschicht:
  • (tT/tt) = (δT/δ)²
  • Ein Verdoppeln der Dicke der Passivierungsschicht sollte den Widerstand der Anordnungen in irgendeiner feuchten Umgebung vervierfachen. In der Praxis führt eine Zunahme der Dicke der passivierungsschicht nur zu einer geringen Verbesserung im Schutz der Anordnung wegen des reduzierten Schritts einer Überdeckung an Schwachstellen.
  • Die Verwendung des teilweisen Rückätzverfahrens unter Verwendung einer halbanorganischen Spin-on-Glasschicht (nach dem Aufschleuderverfahren hergestellte Glasschicht) für eine Halbleiteranordnung-Passivierungsanwendung wurde vorgeschlagen von Intel [D. Pramanik, S. Nariani und G. Spadini, 6. Annual IEEE VMIC Conf., Santa Clara, Kalifornien, 12.-13. Juni 1989, S. 454-462]. Das Spin-on-Glas war ein 0,23 um dickes Siloxan, das teilweise fortgeätzt wurde unter Verwendung eines SF&sub6;-Rückätzplasmas, um den größten Teil des Spin-On-Glases von der oberen Topographie zu entfernen und es in den Spalten zu lassen.
  • Es wurde jedoch gefunden, daß diese Siloxan-Spin-On-Gläser, welche Methyl-, CH&sub3;-, Ethyl-, C&sub2;H&sub5;-, Propyl-, C&sub3;H&sub7;- oder Butyl-, C&sub4;H&sub9;-Gruppen umfassen, die mit Siliziumatomen in der Spin-On-Glaslösung und der Spin-On-Glasschicht verbunden sind, für eine Feldinversion sorgen, was zu einem Versagen der CMOS- Anordnungen führt. Wasserstoff von den organischen Gruppen dieser quasi-anorganischen Spin-On-Gläser sind der Grund des Problems. Quasi-anorganische Spin-On-Gläser können in Passivierungsanwendungen nicht eingesetzt werden, insbesondere, wenn ein Plasmasiliziumnitrid mit hohem Wasserstoffanteil über der Spin-On-Glasschicht abgeschieden wird. Der Wasserstoff aus dem Siliziumnitrid und den Spin-On-Glasschichten würde in Wechselwirkung treten und Instabilitäten in der Schwellenwertspannung hervorrufen. Allgemein gesagt: Organische Materialien sollten in empfindlichen CMOS-Anordnungen vermieden werden.
  • Da diese quasi-anorganischen Spin-On-Gläser thermisch nicht stabil bei Temperaturen höher als etwa 450ºC sind, ist die Verwendung von keramischen Aufmachungen sehr schwierig. Da weiterhin die quasi-anorganischen Spin-On-Gläser schnell während des Sauerstoffplasma-Freiliegens zerstört werden, ist ein trockenes Photoresist-Strippen nicht möglich. Eine Sättigung der Passivierungsschicht mit Feuchtigkeit kann während des feuchten Photoresist-Strippens eintreten.
  • Somit wurden Versuche, die durch Veränderungen in der Dicke der Passivierungsschicht hervorgerufenen Probleme durch die Verwendung von Spin-On-Glas zu vermeiden, nicht als erfolgreich gewertet.
  • Ein Ziel der vorliegenden Erfindung besteht darin, die oben genannten Nachteile des Standes der Technik geringer werden zu lassen.
  • Erfindungsgemäß ist ein Verfahren zum Passivieren einer Halbleiteranordnung vorgesehen, die das Abscheiden einer ersten dielektrischen Passivierungsschicht auf der Oberfläche der Anordnung umfaßt, wobei wenigstens eine Planarisierungsschicht über dieser ersten Passivierungsschicht aus einer anorganischen Spin-On-Glaslösung gebildet wird, die organometallische Moleküle von X sowie Silizium enthält, wo X gewählt ist aus der Gruppe, die aus Phosphor, Arsen und Antimon besteht, und diese Spin-On-Glaslösung vorreagiert wird, um wenigstens eine Si O X-Bindung zwischen diesen organometallischen Molekülen von Silizium und X zu bilden und anschließend eine zweite dielektrische Passivierungsschicht auf dieser wenigstens einen Planarisierungsschicht abzuscheiden.
  • Bevorzugt ist X Phosphor.
  • Unter Verwendung eines Passivierungssandwiches einschließlich einer anorganischen SOG- (Spin-On-Glas-) Planarisierungsschicht können die Probleme, die durch die sich verändernde Dicke der Passivierungsschicht hervorgerufen wurden, im wesentlichen reduziert werden.
  • Die anorganischen Spin-On-Glaslösungen, wie sie erfindungsgemäß verwendet werden, können in einem Nicht-Rückätzverfahren angewendet werden. Sie sind mit Phosphor dotiert und enthalten silizium- und phosphor-organometallische Moleküle, die in verschiedenen Arten von Lösungsmitteln und Alkoholen verdünnt sind. Diese silizium- und phosphor-organometallischen Moleküle werden vorreagiert in der Lösung, um wenigstens eine, vorzugsweise zwei oder mehr Silizium-Sauerstoff-Phosphor-, Si O P-Bindungen zwischen Phosphoratomen der phosphor-organometallischen Moleküle und Siliziumatomen der silizium-organometallischen Moleküle zu bilden. Die erhaltenen phosphor- und silizium-organometallischen Moleküle sind unabhängig und in flüssiger Lösung im Lösungsmittelgemisch, sind jedoch bereits durch wenigstens eine, und bevorzugt zwei Si O P-Bindungen vor dem Spinnen oder Auf schleudern verbunden. Das silizium-organometallische Molekül ist Tetraethylorthosilan (TEOS). Solch Spin- On-Glas-Lösungen sind im Handel unter den Namen Accuglas P-062A und Accuglas P-062L5, hergestellt von Allied-Signal, Milpitas, Kalifornien, USA, erhältlich.
  • Zwei ähnliche Lösungen werden von Filmtronics, Butler, Pennsylvania, USA und Tokyo Ohka Kogyo, Gotenba, Japan hergestellt. Diese Lösungen werden jeweils nach ihrem Hersteller benannt als P-062F und OCD-2P-37313-SG. Diese beiden Phosphosilicatlösungen jedoch, wie dies für irgendeine andere Lösung mit den gleichen Charakteristiken der Fall ist, sind nicht geeignet zur Verwendung bei der vorliegenden Erfindung wegen einer inadäquaten Vorreaktion der Spin-On-Glaslösung und/oder weil das phosphor-organometallische Molekül die Bildung wenigstens einer und bevorzugt von zwei oder mehr úSiúOúPú-Bindungen zwischen Phosphoratomen der phosphor-organometallischen Moleküle und Siliziumatomen der silizium-organometallischen Moleküle nicht erlaubt. Für diese Lösungen bilden sich nur Si O P-Bindungen während des Aushärtens des Spin-On-Glasfilms, und der erhaltene phosphor-dotierte Silicatfilm hat nur ein schlecht gebundenes Phosphor, das dazu neigt, auszulaugen, und dazu neigt, Phosphorsäure bei Vorhandensein von Feuchtigkeit zu bilden.
  • Das phosphor-organometallische Molekül, das silizium-organometallische Molekül, TEOS, Wasser und verschiedene Alkohole, schematisiert als R O H in der untenstehenden Formel, werden dann vorreagiert, um in der Spin-On-Glaslösung komplexe organometallische Moleküle von etwa 1000 bis 5000 u.m.a. Molekulargewicht in Suspension in der Wasser, Alkohole und Katalysatorsäuren enthaltenden Lösung zu erhalten. Die verschiedenen Alkoholmoleküle bilden Van-der-Waals-Bindungen mit den peripheren Silanol-Bindungen, úSiOH, und blockieren Silanol-Silanol-Kondensationen, die zu einer Steigerung des Verbundmolekulargewichts und des Wassergehalts in der Lösung führen würden.
  • Während des Überziehens und Spinnens oder Aufschleuderns über den vorher abgeschiedenen dielektrischen Film verdampfen Lösungsmittel und Wasser, und eine Spin-On-Glaspolymerisation tritt als Ergebnis der Kondensation von Silanol-Paaren auf, was zur Bildung von Wasser im Überschuß, das verdampft, führt. Die Polymerisation des Spin-On-Films hört auf, wenn die Entfernung zwischen benachbarten Silanol-Gruppen zu groß wird oder wenn zu viele Nebenprodukte, wie Wasserdampf, den Kondensationsmechanismus blockieren. Ein Erwärmen ist dann erforderlich, um Kondensationsnebenprodukte zu eliminieren und weitere Kondensation, Verdichtung und die Bildung einer harten phosphor-dotierten anorganischen Schicht, der sogenannten SOG- Schicht, zu ermöglichen.
  • Wie in unserer hiermit zusammenhängenden kanadischen Patentanmeldung Nr. 2,006,174 erwähnt, ist eine Nicht-Rückätz-Multipel-Überzugssequenz, die zwei oder mehr Schichten des Spin-On- Glases benutzt, notwendig, um ein Reißen des Filmes zu vermeiden. Formel
  • Ein In-Line-Aushärten bis auf eine Temperatur von etwa 300ºC und bevorzugt wenigstens 350ºC ist auch notwendig, um Silanol- Ethoxy-Gruppen, SiOH- SiOC&sub2;H&sub5;-Kondensation sowie ein erhebliches Filmschrumpfen und eine Ethanolverdampfung zwischen jedem Überzugsvorgang sicherzustellen.
  • Wie in unserer kanadischen Patentanmeldung Nr. 2,017,719 erwähnt, wird während, zwischen und nach jedem der multiplen Überzugsvorgänge mit dem Spin-On-Glas der Siliziumwafer transportiert, ausgehärtet und in einer feuchtigkeitsfreien Umgebung gelagert, um zu verhindern, daß Wassermoleküle die Si-O-P-Bindungen bei der Verarbeitung brechen.
  • Wie in der kanadischen Patentanmeldung Nr. 2,017,710 erwähnt, werden die endgültigen multiplen Überzüge aus der Spin-On- Glasschicht in situ in trockener Umgebung gehärtet oder bevorzugt in einem Vakuum bei Temperaturen von etwa 425ºC eine Stunde lang, bevor das obere schützende Dielektrikum abgeschieden wird.
  • Es ist möglich, wirksamer die Spin-On-Glasschicht der Wafer auszuhärten, die auf einer oder mehreren Elektroden eines Plasmareaktors positioniert ist, indem das elektrische Feld verwendet wird, das nahe der Oberfläche des Wafers durch die Inert- oder Reaktionsgas-Glimmentladung erzeugt wurde. Diese Aushärtsequenz ist besonders attraktiv und wirksam, wenn die obere Schutzschicht ein plasma-abgeschiedener Film ist, der in einem unter Vakuumlast-und-Sperre-Parallelplattenreaktor abgeschieden wird, wie dies der Fall für PECVD SiN in einem NOVELLUS-Reaktor der Fall ist.
  • Die endgültige Dichte der Spin-On-Glasschicht hängt ab von vielen Faktoren, ist jedoch geringer als die Dichte der anderen anorganischen Gläser, die durch andere üblicherweise angewendete Techniken wie LPCVD oder PECVD abgeschieden wurden. Diese niedrigere Dichte ist zurückzuführen auf das Vorhandensein von vielen Poren in der Spin-On-Glasschicht, welche Kanalwege hoher Leitfähigkeit zwischen der Spin-On-Glasoberfläche und ihrer Masse hervorrufen.
  • Diese Poren ermöglichen es den adsorbierten Gasmolekülen, die auf der SOG-Filmoberfläche vorhanden sind, kontinuierlich und schnell durch die Masse des Films hindurch zu diffundieren und schnell physikalisch die Verbindung zum Glas herzustellen, indem Van-der-Waals-Bindungen niedriger Energie (< 0,1 eV) (gezeigt als " " gebildet werden. Die Gasmoleküle werden schnell physikalisch durch das SOG-Filmnetzwerk absorbiert.
  • Wasserdampf kann langsam eine hohe Energie 0 0,1 eV) in chemischen Bindungen (gezeichnet als " " auf dem folgenden Diagramm) mit dem SOG-Filmnetzwerk bilden, indem ein Paar von Silanolgruppen, SiOH, gebildet wird. Wasser wird langsam durch das SOG-Filmnetzwerk gebildet:
  • Diese langsame chemische Absorption des Wasserdampfes durch den SOG-Film ist besonders wirksam, wenn die SOG-Lösung phosphor-organometallische Moleküle enthält, die ein sehr wirksames Wasserdampf-Gettering abgeben, und zwar aufgrund des Vorhandenseins der Phosphor-Sauerstof f-Doppelbindungen im SOG- Film:
  • Unsere kürzlichen kanadischen Patentanmeldungen Nr. 2,027,720 und Nr. 2,023,172 zeigen diese physikalischen und chemischen Reaktionen, bei denen vorkommt, daß Wasserdampf und P:O oder SiOSi -Bindungen bei relativ niedriger Temperatur reversibel sind. Die Spin-On-Glasschicht wird leicht getrocknet, wenn sie einer trockenen Umgebung ausgesetzt ist oder bevorzugt einem Vakuum bei Temperaturen von etwa 425ºC über einen ausreichend langen Zeitraum, damit möglich wird:
  • (1) langsame chemische Desorption oder Zerstörung der chemischen Bindungen mit dem Glasnetzwerk,
  • (2) schnelle physikalische Desorption oder Zerstörung der Van-der-Waals-Bindungen mit dem Glasnetzwerk,
  • (3) rasche Diffusion von der Masse zur Oberfläche durch die benachbarten Poren, und
  • (4) rasche Desorption von der Oberfläche.
  • Die erhaltene Spin-On-Glasschicht ist trocken und, wie in der kürzlichen kanadischen Patentanmeldung Nr. 2,032,763 erwähnt, enthält weniger Wasserstoff als typische, aus Wasserdampf abgeschiedene Phosphosilicatschichten, die normalerweise als Passivierungs schichten Verwendung finden.
  • Spin-On-Glasschicht-Aussetzung gegen feuchte Luft sorgt für eine rasche Readsorption von Wasserdampf an der Filmoberfläche, eine schnelle Diffusion von Pore zu Pore, eine schnelle physikalische Reabsorption und chemische Reabsorption. Da die Spin-On-Glasschicht poröser als die aus umgebendem Wasserdampf abgeschiedenen Gläser ist und da die Poren der Spin-On-Glasschicht normalerweise unter Vakuum stehen, wird die Spin-On- Glasschicht sehr schnell mehr Wasserdampf, gebunden als H&sub2;O, absorbieren und chemisch mehr hiervon als SiOH-Gruppen absorbieren als ihr äquivalentes Volumen von wasserdampf-abgeschiedenen Gläsern, wenn diese Luft oder einer Druckkocherumgebung ausgesetzt werden. In der gleichen Weise wird Wasserdampf, da in die Spin-On-Glasschicht Phosphor eingebaut ist, auch chemisch als POH-Gruppen gebunden.
  • Da sie aktiver als für die Feuchtigkeitsabsorption sind, wird die Spin-On-Glasschicht dann die umgebenden Dielektrika gegen Feuchtigkeitsabsorption schützen und für jede gegebene Feuchtigkeitslast ihre höhere Massenwiderstandsfähigkeit beibehalten.
  • Die resultierende Anordnung, in die eine trockene Spin-On- Glasschicht eingebaut ist, verfügt dann über eine verbesserte Sperre gegen das Eindringen von Wasserdampf in Transistorausbildungen während eines hochbeschleunigten Beanspruchungstests (HAST), während Temperatur- und Feuchtigkeit-Vorspannungstests, (THB) anderen Verläßlichkeitstests oder einfach im Gebrauch.
  • Die erste Schicht kann abgeschieden werden durch chemische Abscheidung aus der Gasphase bei atmosphärischem Druck (APCVD), chemische Abscheidung aus der Gasphase bei niedrigem Druck (LPCVD), plasmaverstärkte chemische Abscheidung aus der Gasphase (PECVD), laser-unterstützte chemische Abscheidung aus der Gasphase (LACVD), photo-unterstützte chemische Abscheidung aus der Gasphase (PACVD), elektron-cyclotron-chemische Abscheidung aus der Gasphase (ECRCVD), Sputtern, Vorspannungsbestäuben, Kathodenbestäuben oder irgendeine Kombination dieser Techniken. Plasmaverstärkte chemische Abscheidung aus der Gasphase (PECVD) ist bevorzugt.
  • Diese erste Schicht kann Siliziumdioxid, stöchiometrisch oder nicht, dotiert oder nicht mit metallischen Elementen wie Phosphor sein. Sie kann dotiertes oder nicht-dotiertes Siliziumnitrid, stöchiometrisch oder nicht, oder dotiertes oder nichtdotiertes Siliziumoxynitrid oder eine Kombination dieser sein. Die erste Schicht ist bevorzugt nicht-dotiertes stöchiometrisches Siliziumoxynitrid mit einer Druckfestigkeit von weniger als 2,0 E8 N/m² (2,0 E9 dyn/cm²) und einer Konzentration von Si-H-Bindungen von weniger als 4,0 E27/m³ (4,0 E21/cm³). Die Dicke der ersten dielektrischen Schicht liegt bei etwa 0,2 bis 1,0 um und bevorzugt 0,5 um.
  • Die für die Abscheidung dieser ersten dielektrischen Schicht verwendete Ausrüstung kann eine einzelne Wafermaschine oder eine diskontinuierliche Maschine oder kann unabhängig oder integriert mit dem Spin-On-Glasprozessor sein, der für die Spin-On-Abscheidung Verwendung findet.
  • Die verwendete Spin-On-Glaslösung ist eine phosphor-dotierte Spin-On-Glaslösung, die die Bildung eines Films mit etwa 1,0 bis 5,0 Gew.-% und bevorzugt 2,0 Gew.-% Phosphor nach einer abschließenden Aushärtung bei etwa 425ºC erlaubt. Die in den komplexen organometallischen Molekülen der Spin-On-Glaslösung enthaltenden Phosphoratome werden an die Siliziumatome dieser komplexen organometallischen Moleküle durch wenigstens eine und bevorzugt mehr als eine Si-O-P-Bindung(en) gebunden.
  • Die Dicke eines Spin-On-Glasfilms mit einem einzigen Überzug, der nach dem Aufschleudern bei einer Drehgeschwindigkeit von 4000 Umdrehungen pro Minute, etwa 20 Sekunden lang, bei einer Temperatur von etwa 21ºC und einer relativen Feuchte von etwa 40% RH erhalten wurde, beträgt etwa 35 nm bis 150 nm, bevorzugt 75 nm.
  • Der überzogene Wafer wird bevorzugt vom Aufschleuder- oder Spin-Bereich in die erste In-Line-Hot-Plate in einer trockenen Stickstoffatmosphäre transportiert. Die trockene Stickstoffumgebung sollte bis zur Überführung in das zweite dielektrische Abscheidungsausrüstungsgerät aufrechterhalten werden, welches verwendet wird, um die Oberschicht abzuscheiden, welche die Spin-On-Glasschicht mit dem multiplen Überzug schützt.
  • Der Wafer kann automatisch in trockener Stickstoffumgebung durch aufeinanderfolgende Hot-Plate-Stationen transportiert werden, um Restlösungsmittel zu verdampfen, Restfeuchtigkeit zu verdampfen, die Kondensation von weit benachbarten Silanolgruppen zu ermöglichen, was zur Bildung von mehr zu verdampfendem Wasser führt, um eine wirksame Kondensation von Ethoxygruppen mit benachbarten Silanolgruppen zu ermöglichen, was zur Bildung von mehr zu verdampf endem Ethanol führt, und um eine allmähliche volumetrische Kontraktion sicherzustellen.
  • Die Temperatur dieser verschiedenen Hot Plates steigert sich von der ersten zur letzten, die erste liegt bei einer Temperatur von weniger als 120ºC und bevorzugt 80ºC, wobei die letzte sich auf einer Temperatur von wenigstens 300ºC und bevorzugt 350ºC oder höher befindet. Die Umgebung um diese Hot Plates ist trockener Stickstoff.
  • Nach Vervollständigung der In-Line-Aushärtung wird jeder Wafer in einer trockenen Stickstoffumgebung gekühlt und zum Überzugsbereich zur Zugabe eines weiteren Überzugs für einen anderen In-Line-Aushärtungszyklus zurückgeschickt.
  • Sind diese verschiedenen Überzüge abgeschlossen und die In- Line-Aushärtungssequenz beendet, wobei sich zwischen zwei und fünf, bevorzugt vier Überzüge von Spin-On-Glas sammeln, werden die Wafer schnell an die unabhängige oder integrierte Ausrüstung überführt, die verwendet wird, um die Schutzoberschicht abzuscheiden. Eine Minimierung der Luftbewetterung ist wichtig für eine unabhängige Ausrüstung, und aus diesem Grund wird ein Trockenstickstoff oder Vakuumtransportmechanismus für eine integrierte Ausrüstung bevorzugt.
  • Die unabhängige oder integrierte Ausrüstung ermöglicht eine endgültige Aushärtung in situ vor der Abscheidung der obersten Schutzschicht. Die Rolle dieser In-situ-Aushärtung besteht darin, die Spin-On-Glasschicht auszuhärten, indem die Silanolgruppen soweit wie möglich kondensiert werden und soweit wie möglich der Wasserdampf evakuiert wird.
  • Die oberste Schutzschicht kann durch chemische Abscheidung aus der Gasphase bei atmosphärischem Druck, APCVD, chemische Abscheidung aus der Gasphase bei niedrigem Druck, LPCVD, plasmaverstärkte chemische Abscheidung aus der Gasphase, PECVD, laser-unterstützte chemische Abscheidung aus der Gasphase, LACVD, photo-unterstützte chemische Abscheidung aus der Gasphase, PACVD, elektron-cyclotron-chemische Abscheidung aus der Gasphase, ECRCVD, Sputtern, Kathodenbestäubung, Reaktionsbestäubung oder irgendeine Kombination dieser Techniken abgeschieden werden. Plasmaverstärkte chemische Abscheidung aus der Gasphase, PECVD, wird bevorzugt und eine In-situ-Plasmaaushärtung des Spin-On-Glases, wie beschrieben in unserer Patentanmeldung: "CURING AND PASSIVATION OF SPIN-ON GLASSES BY A PLASMA PROCESS, AND PRODUCT PRODUCED THEREBY", ist ebenfalls zu bevorzugen.
  • Die zweite Schicht kann Siliziumdioxid, stöchiometrisch oder nicht, dotiert oder nicht mit metallischen Elementen wie Phosphor sein. Sie kann dotiertes oder nicht-dotiertes Siliziumnitrid, stöchiometrisch oder nicht, oder dotiertes oder nichtdotiertes Siliziumoxynitrid oder eine Kombination hiervon sein. Ein plasmaverstärktes chemisches Abscheiden aus der Gasphase von Siliziumnitrid, abgeschieden bei einer Temperatur von weniger als 450ºC und mit einer Druckfestigkeit von weniger als 2,0 E8 N/m² (2,0 E9 dyn/cm²) und einer Konzentration von Si-H-Bindungen von weniger als 4,0 E27/m³ (4,0 E21/cm³) ist bevorzugt. Die Dicke dieser zweiten dielektrischen Schicht liegt bei etwa 0,5 bis 1,5 um und bevorzugt bei 1,0 um.
  • Die Erfindung wird nun genauer beispielsweise mit Bezug auf die beiliegenden Zeichnungen erläutert, in denen:
  • Fig. 1 ein Halbleiter-Doppelniveau-Polysilicon, eine einzige Niveau-Kopplung vor der Aufbringung einer Passivierungsschicht zeigt;
  • Fig. 2 die in Fig. 1 gezeigte Anordnung mit einer nach dem Stand der Technik aufgebrachten Passivierungsschicht zeigt;
  • Fig. 3 den Effekt der Steigerung der Dicke der Passivierungsschicht in der in Fig. 2 gezeigten Anordnung zeigt;
  • Fig. 4a und 4b die Stufen der Bildung eines Spin-On-Glas-Passivierungssandwich nach der Erfindung zeigen;
  • Fig. 5 ein Diagramm einer Kammanordnung ist, wie sie zur Überprüfung des Leistungsverhaltens einer Passivierungsschicht Verwendung findet;
  • Fig. 6a und 6b zwei Unterstrukturen für die Kammanordnung zeigen;
  • Fig. 7a bis 7c Diagramme sind und den Leckstrom für einfache, doppelte und SOG-Sandwich-Passivierungsschichten zeigen, wie sie abgeschieden werden, bemessen durch die erste Kammstruktur, d.h. ohne eine SOG-Unterschicht;
  • Fig. 8a bis 8c Diagramme sind, die den Leckstrom für einfache, doppelte und SOG-Sandwich-Passivierungsschichten, gemessen durch die zweite Kammstruktur, d.h. mit einer SOG-Unterschicht, zeigen;
  • Fig. 9a bis 9c Ergebnisse ähnlich den Fig. 7a bis 7c nach einer Stunde in einem Druckkocher zeigen;
  • Fig. 10a bis 10c Ergebnisse ähnlich den Fig. 8a bis 8c nach einer Stunde in einem Druckkocher zeigen;
  • Fig. 11a bis 11c Ergebnisse ähnlich den Fig. 7a bis 7c nach zehn Stunden in einem Druckkocher zeigen; und
  • Fig. 12a bis 12c Ergebnisse ähnlich den Fig. 8a bis 8c nach zehn Stunden in einem Druckkocher zeigen.
  • Nach den Figuren umfaßt die in Fig. 1 gezeigte Halbleiteranordnung, die vor der Aufbringung einer Passivierungsschicht dargestellt ist, ein Siliziumsubstrat 1, ein Feldoxid 2, ein Polysilicon-, Silicid- oder Feuerfestmetall-Gatter 3 und einen Kontakt 4 zu einer Kondensatorelektrode, einem Gatter oder dem Siliziumsubstrat. Obere und untere Kondensatorelektroden 5, 6 sind aus Polysilicon, Polycid oder feuerfestem Metall gemacht. Die Anordnung wird mit einer im Zurückfließen hergestellten BPSG-Schicht oder einer Spin-On-Glasschicht 7 planarisiert.
  • Wird die Passivierungsschicht 8 unter Verwendung üblicher Techniken aufgebracht, so ist das Ergebnis das in Fig. 2 gezeigte. Die Oberflächenüberdeckung variiert mit vielen Nähten, Spalten, Hohlräumen und anderen Schwachpunkten&sub1; die in der Schicht 8 ausgebildet sind.
  • Fig. 3 zeigt, was passiert, wenn die Dicke der Passivierungsschicht vergrößert wird. Nur eine minimale Verbesserung in dem Verhalten der Anordnung wird aufgrund der reduzierten Stufenüberdeckung an Schwachpunkten 8a beobachtet.
  • Die Herstellung einer Anordnung nach der vorliegenden Erfindung soll nun mit Bezug auf die Fig. 4a und 4b beschrieben werden. Zunächst wird eine konventionelle Passivierungsschicht durch chemische Abscheidung in der Dampfphase auf die teilweise vervollständigte, in Fig. 1 gezeigte Anordnung abgeschieden, um eine Anordnung, wie in Fig. 2 gezeigt, zu erzeugen. Anschließend wird eine phosphor-dotierte, anorganische Spin- On-Glasschicht 9, wie beispielsweise aus Accuglass P-062A, hergestellt von Allied-Signal, Milpitas, Kalifornien, USA aufgebracht und in einer oder mehreren Schichten über die abgeschiedene erste Schicht 8 ausgehärtet Während Phosphor bevorzugt wird, könnte man die Maßnahmen der Erfindung auch mit Arsen oder Antimon arbeiten lassen. Diese SOG-Schicht füllt die Risse und sichert eine glatte Oberfläche.
  • Schließlich wird eine andere Passivierungsschicht 10 durch chemische Abscheidung aus der Dampfphase auf die SOG- Schicht(en) 9 abgeschieden. Das resultierende Sandwich hat wenige oder keine Schwachpunkte. Die Passivierungsschichtdicke ist gleich oder größer als die kombinierte Dicke der beiden durch chemische Abscheidung aus der Dampfphase abgeschiedenen Filme.
  • Da der SOG-Versuch die Bildung von Schwachpunkten durch Sicherung einer Minimaldicke von wenigstens der Summe der beiden chemisch aus der Dampfphase abgeschiedenen Schichtendicken sicherstellt, ist sie weit wirksamer, als wenn man eine Passivierung mit doppelter Dicke ausgeschieden aus der Dampfschicht verwendet.
  • Die Verwendung einer anorganischen Spin-On-Glaslösung, die Phosphor und silizium-organometallische Moleküle verwendet, die vorreagiert sind, um wenigstens eine Si-O-P-Bindung zwischen den phosphor- und silizium-organometallischen Molekülen zu bilden, vermeidet die oben erwähnten Feuchtigkeitsprobleme.
  • Da der Bahnwiderstand von Dielektrika schnell in der Anwesenheit von Feuchtigkeit sich verschlechtert, wird das Leistungsverhalten der Standard-Passivierungsschicht von einer Passivierungsschicht doppelter Dicke und des SOG-Passivierungssandwichs verifiziert, indem der Leckstrom zwischen zwei unabhängigen Kämmen (siehe Fig. 5) überwacht wird, während der Feuchtigkeitsgehalt über der Passivierungsschicht zunimmt.
  • Zwei darunterliegende Filmstrukturen A, B wurden verwendet, um den Leckstrom zwischen den beiden unabhängigen Kämmen zu venfizieren. Im ersten Fall, Struktur A, (Fig. 6a), sitzen die Kämme 20, gebildet durch eine Kupplungs- oder Interconnectschicht, auf einem Feldoxid 21, das aus dem darunterliegenden Substrat 22 gewachsen ist. Im zweiten Fall, Struktur B, (Fig. 6b), sitzt der Kamm 20 auf einer Spin-On-Glasschicht 23, die über einem Feldoxid 21 abgeschieden wurde, das vorher von dem darunterliegenden Substrat 22 gewachsen ist.
  • Eine elektrische Prüfung des Leckstroms zwischen den beiden unabhängigen Kämmen wurde bei einer Vorspannung von 100 Volt, die zwischen den Bindungsbereichen 15, 16 (Fig. 5) angelegt wurde, ausgeführt. Diese Spannung induziert ein elektrisches Feld von 0,5 MV/cm im dielektrischen Material, das die beiden Kämme isoliert. Wenn völlig trocken, hat dieses isolierende Dielektrikum einen Bahn- oder Massenwiderstand von etwa 1,0E+16 &Omega;cm. Das Eindringen von Feuchtigkeit in den dielektrischen Bereich sorgt dafür, daß der Bahnwiderstand oder der spezifische Massenwiderstand um viele Größenordnungen vermindert wird. Der Überwachungsleckstrom kann dieses Eindringen aufspüren.
  • Da die beiden unabhängigen Kämme 0,8 um dick sind, da sie durch etwa 2,0 um Dielektrika voneinander isoliert sind, da ihre gesamte freiliegende Länge etwa 349958 um pro Struktur (994,2 um/Arm x 2 Arm/Teilung x 88 Teilungen/Kamm x 2 Kämme/Struktur) ist, sollte der Leckstrom etwa 0,1 pA oder -1,0 auf einer logarithmischen Skala in pA-Einheiten betragen.
  • Etwa 172 Messungen des Zwischenkamm-Leckstroms wurden vorgenommen und auf einer logarithmischen Skala (in pA) aufgetragen:
  • 1) für jede der beiden Waferstrukturen: Struktur A ohne die darunterliegende SOG-Schicht, Struktur B mit einer darunterliegenden SOG-Schicht unter dem Paar von Kämmen zur Erhöhung des Leckstroms für das gleiche Eindringen von Feuchtigkeit;
  • 2) für jede der drei untersuchten Passivierungsschichten: einfache Passivierung, die eine Schicht mit einfacher Dicke aus Standard-Passivierungsmaterial ist, doppelte Passivierung, bei der es sich um eine doppelte Schichtdicke des Passivierunqsmaterials handelt, SOG-Passivierung, die eine Kombination einer Passivierungsschicht ist, abgeschieden unter einem Spin-On-Glasfilm, welcher unter einer anderen Passivierungsschicht aufgeschleudert wurde. Die kumulative Dicke dieser SOG-Passivierung ist ähnlich einer der Doppel-Passivierungsschicht;
  • 3) für drei Testbedingungen: wie abgeschieden, was bedeutet, nach Vervollständigung der Anordnung und ohne bewußtes Aussetzen der Feuchtigkeit, nach einer Stunde Druckkocher bei 121ºC und etwa 180 kPa Feuchtigkeit, und nach zehn Stunden Druckkocher bei 121ºC und etwa 180 kPa Feuchtigkeit.
  • Der Leckstrom (etwa 1000 pA oder 1 nA), zugeordnet zu der wieabgeschiedenen Struktur A (ohne SOG-Unterschicht) unter Verwendung einer einzigen oder einer doppelten Passivierung (Fig. 7a, 7b), zeigt, daß dieser Typ von Passivierung nicht adäquat ist, um eine Restfeuchtigkeitsabsorption aus der feuchten Luft des Herstellungsbereichs zu verhindern. Ein um drei Größenordnungen niedriger liegender Leckstrom (etwa 2 pA) wird dem verbesserten Schritt der Überdeckung der SOG-Passivierung (Fig. 7c) zugeordnet und stellt fest, daß dieser verbesserte Überdeckungsschritt die Restfeuchtigkeit eliminiert.
  • Der Restfeuchtigkeitseffekt ist sogar spektakulärer in dem Fall der wie-abgeschiedenen Struktur B (mit SOG-Unterschicht), weil der Massenwiderstand oder der Bahnwiderstand der SOG in Anwesenheit von Feuchtigkeit schneller als der von Feldoxid fällt. In diesem Fall zeigt die einfache und doppelte Passivierung (Fig. 8a und 8b) einen höheren Leckstrom (etwa 50.000 pA oder 50 nA), während der Leckstrom der SOG-Passivierung (Fig. 8c) zehntausendmal niedriger (etwa 2 pA) bleibt. Diese zweite Struktur ist wesentlich empfindlicher für den Nachweis von Feuchtigkeit in Dielektrika.
  • Ein Aussetzen einem Druckkocher über eine (1) Stunde bei 121ºC und 175 kPa sorgt für ein Eindringen von Feuchtigkeit in die Dielektrika und vergrößert den Zwischenkamm-Leckstrom, wenn die Passivierung nicht absolut ist. Der hohe Leckstrom (etwa 50.000 pA oder 50 nA), zugeordnet zur Struktur A nach einer Stunde in einem Druckkocher (ohne SOG-Unterschicht) unter Verwendung einer einzigen Passivierung (Fig. 9a) zeigt die Permeabilität dieser Passivierung. Der vergleichbare Leckstrom (etwa 10.000 pA oder 10 nA) in Zuordnung zur doppelten Passivierung (Fig. 9b) zeigt, daß die Verbesserung einer doppelten Dicke minimal ist, wie vorhergesagt bei der Diskussion des Überdeckungsschrittes. Eine um dreimal niedrigere Größenordnung des Leckstroms (etwa 50 pA) ist wieder zugeordnet der SOG-Passivierung (Fig. 9c) und zeigt den günstigen Effekt des Schritts der verbesserten Überdeckung des SOG.
  • Der Stufenüberdeckungseffekt ist spektakulär nach einer Stunde in einem Druckkocher. In diesem Fall zeigen die einfache Passivierung und die doppelte Passivierung (Fig. 10a und 10b) fast den gleichen Leckstrom (etwa 300.000 pA oder 0,3 uA), während ein zehntausenfach kleinerer Leckstrom (etwa 10 pA) mit der SOG-Passivierung (Fig. 10c) aufrechterhalten wird. Verglichen mit dem 300.000-pA-Leckstrom dieser einfachen Passivierung und dieser doppelten Passivierung ist der 10-pA- Leckstrom der SOG-Passivierung wahrscheinlich die überzeugendste Angabe der hohen Leistung aufgrund der verbesserten Überdeckungsstufe oder des Überdeckungsschritts der SOG-Passivierung.
  • Ein Aussetzen einem Druckkocher über zehn (10) Stunden bei 121ºC und 175 kPa ruft eine noch größere Feuchtigkeitspenetration in den Dielektrika hervor, und der Zwischenkamm-Leckstrom wird noch mehr erhöht. Der hohe Leckstrom (etwa 250.000 pA oder 0,25 uA) in Zuordnung zur Struktur A, wobei eine einzige Passivierung (Fig. 11a) verwendet wird, und der vergleichbare Leckstrom (etwa 100.000 pA oder 0,1 uA) in Zuordnung zur doppelten Passivierung (Fig. lib) zeigen wieder, daß die reduzierte Stufen- oder Schrittüberdeckung sowie Schwachpunkte einer Passivierung mit doppelter Dicke zeigen, daß die Verbesserung minimal ist. Die SOG-Passivierung (Fig. 11c) hält einen um drei Größenordnungen niedrigeren Leckstrom (etwa 100 pA) um drei Größenordnungen niedrigeren Leckstrom (etwa 100 pA) aufrecht.
  • Im Falle einer empfindlicheren Struktur B, nach zehn Stunden in einem Druckkocher, zeigen die einfache Passivierung und die doppelte Passivierung (Fig. 12a und 12b) fast den gleichen hohen Leckstrom (etwa 300.000 pA oder 0,3 uA), während der Leckstrom der SOG-Passivierung (etwa 10.000 pA oder 10 nA) erste Anzeichen eines wichtigen Feuchtigkeitseintritts in den Zwischenkamm-Dielektrikumsbereich zeigt.
  • Die Struktur B wurde nur als ein sehr empfindliches Demonstrationsvehikel verwendet. In einer realen Halbleiteranordnung wird das erste Kupplungs- oder Interconnect-Niveau über einem Dielektrikum hoher Dichte und hoher Temperatur von ähnlicher Qualität wie das Feldoxid abgeschieden, und aus diesem Grunde sind die Ergebnisse der Struktur Nr. 1 bei weitem realistischer.
  • Diese Ergebnisse zeigen, daß der verbesserte Schritt bzw. die verbesserte Stufe der Überdeckung der SOG-Passivierung über eine darunterliegende Topographie einen viel besseren Schutz gegen feuchtigkeitsbezogene Beschädigungen erlaubt als Standard-Passivierungsschichten, abgeschieden aus der Dampfphase bzw. Gasphase, oder solche dickeren Passivierungsschichten.

Claims (29)

1. Verfahren zum Passivieren einer Halbleitervorrichtung, dadurch gekennzeichnet, daß es folgende Schritte aufweist: Abscheiden einer ersten dielektrischen Passivierungsschicht auf der Oberfläche der Vorrichtung, Bilden von zumindest einer Planarisierungsschicht über der ersten Passivierungsschicht aus einer anorganischen Spin-on-Glaslösung bzw. Aufschleuder-Glaslösung mit organometallischen Molekülen von X und Silizium, wobei X aus folgender Gruppe ausgewählt ist: Phosphor, Arsen und Antimon, wobei die Spin-on-Glaslösung vorreagiert ist, so daß sie zumindest eine Si-O-X-Bindung zwischen den organometallischen Molekülen von Silizium und X bildet, und darauffolgend Abscheiden einer zweiten dielektrischen Passivierungsschicht auf der zumindest einen Planarisierungsschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der ersten dielektrischen Passivierungsschicht im Bereich von etwa 0,2 bis 1,0 um liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der ersten dielektrischen Passivierungsschicht etwa 0,5 um beträgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Schicht aus folgender Gruppe ausgewählt ist: dotiertes Siliziumnitrid, undotiertes Siliziumnitrid, dotiertes Siliziumoxynitrid, undotiertes Siliziumoxynitrid und eine Kombination davon.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Schicht undotiertes stöchiometrisches Siliziumoxynitrid ist, welches eine Kompressionsspannung von weniger als 2,0 E8 N/m² (2,0 E9 dyn/cm²) und eine Konzentration von Si-H-Bindungen von weniger als 4, E27/m³ (4,0 E21/cm³) aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Spin-On-Glasschicht aus einer phosphordotierten Spin-On-Glaslösung hergestellt wird, welche die Bildung einer Schicht mit etwa 1,0 bis 5 Gewichtsprozent Phosphor nach einer Endbehandlung bei ungefähr 425ºC ermöglicht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der Spin-On-Glasschicht im Bereich von etwa 35-150 nm liegt.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der Spin-On-Glasschicht 75 nm beträgt.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung nach Aufbringung der Spin-On-Glasschicht in einer trockenen Inertgasumgebung aufbewahrt wird, bis die zweite Passivierungschicht aufgebracht wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das trockene Inertgas Stickstoff ist.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Vorrichtung nach Aufbringung der Spin-On-Glasschicht und während der trockenen Inertgas-Atmosphäre durch aufeinanderfolgende Heizplattenstationen zur Entfernung von Restfeuchtigkeit und flüchtigen Komponenten geleitet wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Temperatur der Heizplatten an den aufeinanderfolgenden Stationen von einer ersten Temperatur unterhalb etwa 120ºC bis zu einer letzten Temperatur von mehr als etwa 300ºC ansteigt.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Temperatur etwa 80ºC und die letzte Temperatur etwa 350ºC beträgt.
14. Verfahren nach einem der Ansprüch 1 bis 3, dadurch gekennzeichnet, daß die zweite dielektrische Schicht Nitrid, undotiertes Siliziumnitrid, dotiertes Siliziumoxynitrid, undotiertes Siliziumoxynitrid und eine Kombination davon ist.
15. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht Siliziumnitrid mit einer Kompressionsspannung von weniger als 2, E8 Nim² (2,0 E9 dyn/cm²) und einer Konzentration an Si-H-Bindungen von weniger als 4,0 E27/m³ (4,0 E21/cm³) ist.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Dicke der zweiten Schicht im Bereich von etwa 0,5 bis 1,5 um liegt.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Dicke der zweiten Schicht etwa 1,0 um beträgt.
18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die zweite Schicht durch Plasma unterstützte Dampfabscheidung bei einer Temperatur von weniger als 450º abgeschieden wird.
19. Halbleitervorrichtung mit einem Substrat mit darauf ausgebildeten elektronischen Komponenten, einer ersten dielektrischen Passivierungsschicht auf der Oberfläche der Vorrichtung, zumindest einer Spin-On- Glasschicht auf der ersten Passivierungsschicht mit organometallischen Molekülen von X und Silizium, wobei X aus folgender Gruppe ausgewählt ist: Phosphor, Arsen und Antimon, wobei zumindest eine Si-O-X-Bindung zwischen den organometallischen Molekülen von Silizium und X gebildet ist, und einer zweiten dielektrischen Passivierungsschicht auf der zumindest einen Planarisierungsschicht.
20. Halbleitervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die Dicke der ersten dielektrischen Passivierungsschicht im Bereich von etwa 0,2 bis 1,0 um liegt.
21. Halbleitervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die Dicke der ersten dielektrischen Passivierungsschicht etwa 0,5 um beträgt.
22. Halbleitervorrichtung nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, daß die erste Schicht aus folgender Gruppe ausgewählt ist: dotiertes Siliziumnitrid, undotiertes Siliziumnitrid, dotiertes Siliziumoxynitrid, undotiertes Siliziumoxynitrid und eine Kombination davon.
23. Halbleitervorrichtung nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, daß die erste Schicht undotiertes stöchiometrisches Siliziumoxynitrid mit einer Kompressionsspannung von weniger als 2,0 E8 N/m² (2,0 E9 dyn/cm²) und einer Konzentration von Si-H-Bindungen von weniger als 4,0 E27/m³ (4,0 E21/cm³) ist.
24. Halbleitervorrichtung nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet daß die Spin-On-Glasschicht aus phosphordotierter Spin-On- Glaslösung hergestellt ist, welche die Bildung einer Schicht mit 1,0 bis 5 Gewichtsprozent Phosphor nach einer Endbehandlung bei etwa 425ºC ermöglicht.
25. Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß die Dicke der Spin-On-Glasschicht im Bereich von 35 bis 150 nm liegt.
26. Halbleitervorrichtung nach Anspruch 23, dadurch gekennzeichnet, daß die Dicke der Spin-On-Glasschicht 75 nm beträgt.
27. Halbleitervorrichtung nach Anspruch 19, dadurch gekennzeichnet daß die zweite Schicht Siliziumnitrid mit einer Kompressionsspannung von
weniger als etwa 2,0 E8 Nim (2,0 E9 dyn/cm ) und einer Konzentration von Si-H-Bindungen von weniger als etwa 4,0 E27/m³ (4,0 E21/cm³) ist.
28. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß die Dicke der zweiten Schicht im Bereich von etwa 0,5 bis 1,5 um liegt.
29. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß die Dicke der zweiten Schicht etwa 1,0 um beträgt.
DE69225801T 1991-08-14 1992-08-10 Passivierung mit hoher leistung fuer halbleiteranordnungen Expired - Fee Related DE69225801T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA002056456A CA2056456C (en) 1991-08-14 1991-08-14 High performance passivation for semiconductor devices
PCT/CA1992/000346 WO1993004501A1 (en) 1991-08-14 1992-08-10 High performance passivation for semiconductor devices

Publications (2)

Publication Number Publication Date
DE69225801D1 DE69225801D1 (de) 1998-07-09
DE69225801T2 true DE69225801T2 (de) 1998-12-03

Family

ID=4148833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69225801T Expired - Fee Related DE69225801T2 (de) 1991-08-14 1992-08-10 Passivierung mit hoher leistung fuer halbleiteranordnungen

Country Status (7)

Country Link
US (1) US5541445A (de)
EP (1) EP0598795B1 (de)
JP (1) JP3251584B2 (de)
KR (1) KR100273014B1 (de)
CA (1) CA2056456C (de)
DE (1) DE69225801T2 (de)
WO (1) WO1993004501A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204212A (ja) * 1992-08-21 1994-07-22 Sgs Thomson Microelectron Inc 平坦化技術
JPH0888276A (ja) * 1994-09-14 1996-04-02 Yamaha Corp 半導体装置とその製法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US6376911B1 (en) 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6690084B1 (en) * 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US5906859A (en) * 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
DE19834245B4 (de) * 1998-07-29 2007-05-03 Nütro Maschinen- und Anlagenbau GmbH & Co. KG Vorrichtung zum elektrolytischen Beschichten
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6358839B1 (en) * 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company Solution to black diamond film delamination problem
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization

Also Published As

Publication number Publication date
JPH07501422A (ja) 1995-02-09
WO1993004501A1 (en) 1993-03-04
CA2056456C (en) 2001-05-08
EP0598795A1 (de) 1994-06-01
CA2056456A1 (en) 1993-02-15
US5541445A (en) 1996-07-30
DE69225801D1 (de) 1998-07-09
JP3251584B2 (ja) 2002-01-28
EP0598795B1 (de) 1998-06-03
KR100273014B1 (ko) 2000-12-01
KR940702311A (ko) 1994-07-28

Similar Documents

Publication Publication Date Title
DE69225801T2 (de) Passivierung mit hoher leistung fuer halbleiteranordnungen
DE69115498T2 (de) Multischichtenverbindungs-cmos-vorrichtung mit ausgeschleudertem glas
US5598026A (en) Low dielectric constant insulation layer for integrated circuit structure and method of making same
DE112007000215B4 (de) Verfahren zur Herstellen einer Halbleitervorrichtung mit porösem Silizium-Dielektrikum
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
DE10154771B4 (de) Zusammensetzung auf Siliziumbasis, Film mit niedriger Dielektrizitätskonstante und Verfahren zu dessen Herstellung
DE69635953T2 (de) VERFAHREN ZUR HERSTELLUNG EINER Ta205 DIELEKTRISCHEN SCHICHT
DE69333722T2 (de) Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen
JP3137644B2 (ja) 半導体装置を製造するためのスピンオン・ガラス加工技術
DE69107847T2 (de) Sog mit einer feuchtigkeitsundurchlässigen deckenden schutzschicht.
DE102004013928A1 (de) Grabenisolation mit dotierter Oxid-Grabenfüllung
DE19630342C2 (de) Herstellungsverfahren einer isolierenden Zwischenschicht auf einem Halbleitersubstrat
DE2832740A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
US5892269A (en) Semiconductor device including an intrusion film layer
DE1956964A1 (de) Halbleiter und deren Herstellungsmethode
DE112010004081T5 (de) Rezeptur für die Rotationsbeschichtung und Verfahren zum Ablösen eines lonenimplantiertenFotolacks
DE4140180A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE69705387T2 (de) Verbundfolie mit niedriger Dielektrizitätskonstante für integrierte Schaltungen aus anorganischem Aerogel und mit einem organischen Füllstoff gepfropftes anorganisches Material sowie dessen Herstellung
DE112004001324T5 (de) Filme mit niedriger Dielektrizitätskonstante und Herstellungsverfahren für diese Filme sowie elektronische Bauteile, die diese Filme verwenden
Sugano et al. Ordered structure and ion migration in silicon dioxide films
DE69803950T2 (de) Zusammensetzung und Verfahren zum Bilden von elektrisch isolierenden Dünnschichten
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE2224515A1 (de) Verfahren zum Verdichten von Silikatgläsern
DE4013449C2 (de) Verfahren zur Herstellung von Isolierschichten auf einem Halbleitersubstrat
US6825132B1 (en) Manufacturing method of semiconductor device including an insulation film on a conductive layer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ZARLINK SEMICONDUCTOR INC., KANATA, ONTARIO, CA

8327 Change in the person/name/address of the patent owner

Owner name: DALSA SEMICONDUCTOR INC., WATERLOO, ONTARIO, CA

8328 Change in the person/name/address of the agent

Representative=s name: VONNEMANN, KLOIBER & KOLLEGEN, 80796 MUENCHEN

8339 Ceased/non-payment of the annual fee