KR940702311A - 반도체 장치용 보호층 형성방법 - Google Patents

반도체 장치용 보호층 형성방법

Info

Publication number
KR940702311A
KR940702311A KR1019940700459A KR19940700459A KR940702311A KR 940702311 A KR940702311 A KR 940702311A KR 1019940700459 A KR1019940700459 A KR 1019940700459A KR 19940700459 A KR19940700459 A KR 19940700459A KR 940702311 A KR940702311 A KR 940702311A
Authority
KR
South Korea
Prior art keywords
layer
spin
semiconductor device
thickness
protective layer
Prior art date
Application number
KR1019940700459A
Other languages
English (en)
Other versions
KR100273014B1 (ko
Inventor
루스 오우엘렛트
Original Assignee
돈 멕킨타이어
미텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 돈 멕킨타이어, 미텔 코포레이션 filed Critical 돈 멕킨타이어
Publication of KR940702311A publication Critical patent/KR940702311A/ko
Application granted granted Critical
Publication of KR100273014B1 publication Critical patent/KR100273014B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치의 보호방법에 관한 것으로, 제1유전체 보호층을 증착시키며,X와 실리콘의 오가노메탈릭 분자를 포함하는 무기스핀온 글래스 용액으로부터 상기 제1보호 층상에 적어도 하나의 평탄화층을 형성하며, 여기서 X는 인, 비소 및 안티몬으로 구성되는 그룹으로부터 선택되며, 상기 스핀-온 글래스 용액은 상기 실리콘과 X의 오가노메탈릭 분자사이의 상기 적어도 하나의 Si· O·X 결합을 형성하도록 사전 반응되며, 계속해서 상기 적어도 하나의 평탄화 층상에 제2유전체 보호층을 증착시키는 단계를 구비한다. 이러한 방법은 사용하므로, 진행중인 토포그라피의 스텝 커버리지를 개선시키고 그러한 층의 두께가 증가될 때 보다는 표준 증기 상태의 증착 보호용 습기와 관련된 불량을 쉽게 훨씬 더 방지해준다.

Description

반도체 장치용 보호층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4a 및 4b도는 본 발명에 따라 겹쳐진 스핀-온 글래스 불활성층을 형성하는 단계를 설명하는 도면, 제7a 및 7b도는 제1콤브구조 즉 SOG하부층이 없이 측정 도핑된 단일, 이중 SOG-겹침 불황성층 수설전류를 도시한 다이어그램.

Claims (29)

  1. 반도체 장치의 보호방법에서, 상기 장치의 표면에 제1유전체 보호층을 증착시키며,X와 실리콘의 오가노메탈릭 분자를 포함하는 무기스핀온 글래스 용액으로부터 상기 제1보호 층상에 적어도 하나의 평탄화층을 형성하며, 여기서 X는 인, 비소 및 안티온으로 구성되는 그룹으로부터 선택되며, 상기 스핀-온 글래스 용액은 상기 실리콘과 X의 오가노메탈릭 분자사이의 상기 적어도 하나의 Si· O·X 결합을 형성하도록 사전 반응되며, 계속해서 상기 적어도 하나의 평탄화층 상에 제고 유전체 보호층을 증착시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 보호방법.
  2. 제1항에 있어서, 상기 제1유전체 보호층의 두께는 약 0.2 내지 1.0㎛의 범위인 것을 특징으로 하는 반도체 장치의 보호방법.
  3. 제1항에 있어서, 상기 제2유전체 보호층의 두께는 약 0.5㎛인 것을 것을 특징으로 하는 반도체 장치의 보호방법.
  4. 제1 내지 3항중 어느 한 항에 있어서, 상기 제1층은, 도핑된 실리콘 나이트라이드, 도핑되지 않은 실리콘 나이트라이드, 도핑된 실리콘 옥시나이트라이드, 도피되지 않은 실리콘 옥시나이트라이드 및 그것들의 결합체로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 보호방법.
  5. 제1 내지 3항중 어느 한 항에 있어서, 상기 제1층은, 2.0E9 다인/cm2이하의 압력과 4.0E21/cm2이하의 Si-H 결합 농도를 갖는 도핑되지 않은 화학양론 실리콘 옥시나이트라이드인 것을 특징으로 하는 반도체 장치의 보호방법.
  6. 제1 내지 3항중 어느 한 항에 있어서, 글래스 층상의 스핀은, 약 425℃에서 최종 경화 시킨 후에 약 1.0 내지 5.0wt%인 을 갖는 층을 형성시키는 인-도프드 스핀-온 글래스 용액으로부터 제조되는 것을 특징으로 하는 반도체 장치의 보호방법.
  7. 제6항에 있어서, 상기 스핀-온 글래스 층의 두께는 약 35 내지 150nm의 범위인 것을 특징으로 하는 반도체 장치의 보호방법.
  8. 제6항에 있어서, 상기 스핀-온 글래스 층의 두께는 약 75nm인 것을 특징으로 하는 반도체 장치의 보호방법.
  9. 제1항에 있어서, 상기 스핀-온 글래스 층을 인가시킨 후에 상기 장치는, 제2보호층이 인가될 때까지 드라이 불활성 가스 분위기에서 유지되는 것을 특징으로 하는 반도체 장치의 보호방법.
  10. 제9항에 있어서, 상기 드라이 불활성 가스는 나이트로젠인 것을 특징으로 하는 반도체 장치의 보호방법.
  11. 제9 또는 10항에 있어서, 스핀-온 글래스층의 인가후에 그리고 상기 드라이 불활성 가스 분위기에서, 상기 장치는 잔류 수분 및 휘발성 성분을 제거하기 위해 연속되는 핫 플레이트 스테이션을 통과하는 것을 특징으로 하는 반도체 장치의 보호방법.
  12. 제11항에 있어서, 상기 연속되는 스테이션에서 핫 플레이트의 온도는 120 이하의 최초온도에서 300℃ 이상의 최종 온도로 증가되는 것을 특징으로 하는 반도체 장치의 보호방법.
  13. 제11항에 있어서, 상기 최초 온도는 약 80℃이며 상기 최종 온도는 약 350℃인 것을 특징으로 하는 반도체 장치의 보호방법.
  14. 제1 내지 3항중 어느 한 항에 있어서, 상기 제2유전체 층은, 도프드실리콘 나이트라이드, 도핑되지 않는 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 도핑되지 않는 실리콘 옥시나이트라이드 및 그것들의 결합제로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 보호방법.
  15. 제1항에 있어서, 상기 제2층은, 약 2.0E9 다인/cm2이하의 압력과 약 4.0E21/cm2이하의 Si-H 결합 농도를 갖는 실리콘 나이트라이드인 것을 특징으로 하는 반도체 장치의 보호방법.
  16. 제15항에 있어서, 상기 제2층의 두께는 약 0.5 내지 1.5㎛범위인 것을 특징으로 하는 반도체 장치의 보호방법.
  17. 제15항에 있어서, 상기 제2층의 두께는 약 1.0㎛인 것을 특징으로 하는 반도체 장치의 보호방법.
  18. 제15항에 있어서, 상기 제2층의 두께는 약 450℃ 이하의 온도로 보강된 플라즈마 기상 증착에 의해 증착되는 것을 특징으로 하는 반도체 장치의 보호방법.
  19. 반도체 장치로서, 그 위에 형성된 전자도자를 갖는 기판을 갖으며 상기 장치의 표면상에 제1유전체 보호층을 갖으며, X및 실리콘의 오가노메탈릭 분자를 포함하는 무기 스핀-온 글래스 용액으로 부터 형성된 상기 제1보호층 상에 놓인 적어도 하나의 평탄화층을 갖으며, 여기서 X는 인, 비소 및 안티몬을 포함하는 그룹으로부터 선택되어 인과 실리콘 오가소메탈릭 분자사이의 적어도 하나의 Si· O·X 결합을 형성하며, 상기 적어도 하나의 평탄화층 상에 제2유전체 보호층을 갖는 것을 특징으로 하는 반도체 장치의 보호방법.
  20. 제19항에 있어서, 상기 제1유전체 보호층의 두께는 약 0.2 내지 1.0㎛의 범위인 것을 특징으로 하는 반도체 장치의 보호방법.
  21. 제19항에 있어서, 상기 제1유전체 보호층의 두께는 0.5㎛인 것을 특징으로 하는 반도체 장치의 보호방법.
  22. 제19 내지 21항중 어느 한 항에 있어서, 상기 제2층은, 도핑된 실리콘 나이트라이드, 도핑되지 않는 실리콘 나이트라이드, 도핑된 실리콘 옥시나이트라이드, 도핑되지 않는 실리콘 옥시나이트라이드 및 그것들의 결합으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 보호방법.
  23. 제19 내지 21항중 어느 한 항에 있어서, 상기 제1층은 2.0E9 다인/cm2이하의 압력과 4.OE21/cm2이하의 Si-H 결합의 농도를 갖는 도핑되지 않는 화학양론 실리콘 옥시나이트라이드인 것을 특징으로 하는 반도체 장치의 보호방법.
  24. 제19 내지 21항 중 어느 한 항에 있어서, 상기 스핀-온 글래스 층은, 약 425℃에서 최종 경화한 후 약 1.0 내지 5.0wt%를 갖는 층을 형성시키는 인으로 도핑된 스핀-온 글래스 용액으로부터 제조되는 것을 특징으로 하는 반도체 장치의 보호방법.
  25. 제23항에 있어서, 상기 스핀-온 글래스의 두께는 약 35 내지 150nm의 범위인 것을 특징으로 하는 반도체 장치의 보호방법.
  26. 제23항에 있어서, 상기 스핀-온 글래스의 두께는 약 75nm인 것을 특징으로 하는 반도체 장치의 보호방법.
  27. 제19항에 있어서, 상기 제2층은, 약 2.0E9 다인/cm2이하의 압력과 4.OE21/cm2이하의 Si-H 결합의 농도를 갖는 것을 특징으로 하는 실리콘 나이트라이드인 것을 특징으로 하는 반도체 장치의 보호방법.
  28. 제27항에 있어서, 상기 제2층의 두께는 약 0.5 내지 1.5㎛의 범위인 것을 특징으로 하는 반도체 장치의 보호방법.
  29. 제27항에 있어서, 상기 제2층의 두께는 약 1.0㎛인 것을 특징으로 하는 반도체 장치의 보호방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940700459A 1991-08-14 1992-08-10 반도체 장치용 패시베이션 층형성 방법 KR100273014B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CA2056456 1991-08-14
CA002056456A CA2056456C (en) 1991-08-14 1991-08-14 High performance passivation for semiconductor devices
CA2,056,456 1991-08-14
JP9200346 1992-03-31

Publications (2)

Publication Number Publication Date
KR940702311A true KR940702311A (ko) 1994-07-28
KR100273014B1 KR100273014B1 (ko) 2000-12-01

Family

ID=4148833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940700459A KR100273014B1 (ko) 1991-08-14 1992-08-10 반도체 장치용 패시베이션 층형성 방법

Country Status (7)

Country Link
US (1) US5541445A (ko)
EP (1) EP0598795B1 (ko)
JP (1) JP3251584B2 (ko)
KR (1) KR100273014B1 (ko)
CA (1) CA2056456C (ko)
DE (1) DE69225801T2 (ko)
WO (1) WO1993004501A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1119042A2 (en) * 1992-08-21 2001-07-25 STMicroelectronics, Inc. Planar integrated circuit
JPH0888276A (ja) * 1994-09-14 1996-04-02 Yamaha Corp 半導体装置とその製法
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US6376911B1 (en) 1995-08-23 2002-04-23 International Business Machines Corporation Planarized final passivation for semiconductor devices
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6690084B1 (en) * 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US5906859A (en) * 1998-07-10 1999-05-25 Dow Corning Corporation Method for producing low dielectric coatings from hydrogen silsequioxane resin
DE19834245B4 (de) * 1998-07-29 2007-05-03 Nütro Maschinen- und Anlagenbau GmbH & Co. KG Vorrichtung zum elektrolytischen Beschichten
US6323101B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Semiconductor processing methods, methods of forming silicon dioxide methods of forming trench isolation regions, and methods of forming interlevel dielectric layers
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US7235499B1 (en) 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6358839B1 (en) * 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company Solution to black diamond film delamination problem
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
GB2211348A (en) * 1987-10-16 1989-06-28 Philips Nv A method of forming an interconnection between conductive levels
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
JP2859288B2 (ja) * 1989-03-20 1999-02-17 株式会社日立製作所 半導体集積回路装置及びその製造方法
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
EP0408216A3 (en) * 1989-07-11 1991-09-18 Hitachi, Ltd. Method for processing wafers and producing semiconductor devices and apparatus for producing the same
CA2006174A1 (en) * 1989-12-20 1991-06-20 Luc Ouellet Method of making crack-free insulating films with sog interlayer
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization

Also Published As

Publication number Publication date
JP3251584B2 (ja) 2002-01-28
CA2056456A1 (en) 1993-02-15
US5541445A (en) 1996-07-30
JPH07501422A (ja) 1995-02-09
CA2056456C (en) 2001-05-08
EP0598795B1 (en) 1998-06-03
KR100273014B1 (ko) 2000-12-01
WO1993004501A1 (en) 1993-03-04
DE69225801D1 (de) 1998-07-09
DE69225801T2 (de) 1998-12-03
EP0598795A1 (en) 1994-06-01

Similar Documents

Publication Publication Date Title
KR940702311A (ko) 반도체 장치용 보호층 형성방법
CA2009518C (en) Spin-on glass processing technique for the fabrication of semiconductor device
KR20010071413A (ko) 다공성 절연 화합물 및 이것의 제조 방법
KR980002289A (ko) 마이크로전자 장치용 다층 피막
JPH08250490A (ja) 改質水素シルセスキオキサンｓｏｇ塗布
US20220005930A1 (en) Apparatus with multidielectric spacers on conductive regions of stack structures, and related methods
EP0021133B1 (en) Semiconductor device comprising an interconnection electrode and method of manufacturing the same
EP0860462A2 (en) Composition and method for the formation of silica thin films
Nam et al. Characterization of spin-coated silicate and phosphosilicate thin films prepared by the sol-gel method
GB1559512A (en) Semi-conductor devices
JPH06291202A (ja) 半導体装置の製造方法
US20030098501A1 (en) Semiconductor with a stress reduction layer and manufacturing method therefor
CN100505223C (zh) 微电子互连结构体中的多层覆盖阻隔层
US20030010961A1 (en) Composition for forming low dielectric constant insulating film, method of forming insulating film using the composition and electronic parts having the insulating film produced thereby
KR970052802A (ko) 반도체 소자의 층간 절연막 형성방법
KR100448245B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
KR920017228A (ko) 다층 레벨의 도체 배선 패턴을 갖는 반도체장치 제조방법
JP3307918B2 (ja) ホウ酸ガラス不動態化層のための防湿層
JPH04199625A (ja) 半導体装置
KR100653978B1 (ko) 반도체 소자의 금속배선간 절연막 형성방법
JPH05198689A (ja) 半導体装置及びその製造方法
KR20000046940A (ko) 반도체소자의 층간절연막 형성방법
JPH08111458A (ja) 半導体装置およびその製造方法
JPS5578554A (en) Semiconductor
KR20050009909A (ko) 반도체 소자의 층간 절연막 구조 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041111

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee