KR970052802A - 반도체 소자의 층간 절연막 형성방법 - Google Patents

반도체 소자의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR970052802A
KR970052802A KR1019950050495A KR19950050495A KR970052802A KR 970052802 A KR970052802 A KR 970052802A KR 1019950050495 A KR1019950050495 A KR 1019950050495A KR 19950050495 A KR19950050495 A KR 19950050495A KR 970052802 A KR970052802 A KR 970052802A
Authority
KR
South Korea
Prior art keywords
heat treatment
insulating film
temperature
semiconductor device
film
Prior art date
Application number
KR1019950050495A
Other languages
English (en)
Other versions
KR100361536B1 (ko
Inventor
박상균
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050495A priority Critical patent/KR100361536B1/ko
Publication of KR970052802A publication Critical patent/KR970052802A/ko
Application granted granted Critical
Publication of KR100361536B1 publication Critical patent/KR100361536B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 층간 절연막 형성방법에 관한 것으로, 고단차의 토플로지를 가즌 다수의 도전층이 형성된 소정의 기판 상부에 수분 및 불순물 확산방지를 위한 제1절연막인 산화절연막을 증착하고 제1절연막 상부에 제2절연막인 BPSG절연막을 소정두께 형성한 다음, 연속적으로 상기 기판을 열처리로에 장입하여 1단계 열처리 온도까지 일정 속도로 온도를 올려 상기 BPSG막을 치밀화하여 후속공정에서의 열화현상을 방지하고 1단계 점성유동시키고 상기 제1단계 열처리 온도로부터 최종 열처리온도까지 일정속도로 온도를 상승시켜 최종 열처리 온도에서 열처리 공정을 실시함으로서 상기 BPSG막을 유동시켜 완전 평탄화한 다음, 상기 평탄화 열처리된 기판이 열충격을 받지 않도록 일정속도로 일정온도까지 냉각시켜 평탄화된 층간절연막을 형성함으로써 후속공정을 실시할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 층간 절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 및 제2B도는 본 발명의 실시예에 따른 반도체 소자의 층간 절연막 형성방법을 도시한 관계도.

Claims (10)

  1. 고단차의 토플로지를 가즌 다수의 도전층이 형성된 소정의 기판 상부에 수분 및 불순물 확산방지를 위한 제1절연막인 산화절연막을 증착하는 공정과, 상기 제1절연막 상부에 제2절연막인 BPSG절연막을 소정두께 형성하는 공정과, 연속적으로 상기 기판을 열처리로에 장입하여 1단계 열처리 온도까지 일정 속도로 온도를 올려 상기 BPSG막을 치밀화하여 후속공정에서의 열화현상을 방지하고 1단계 점성유동시키는 공정과, 상기1단계 열처리온도로부터 최종 열처리온도까지 일정속도로 온도를 상승시켜 최종 열처리 온도에서 열처리 공정을 실시함으로서 상기 BPSG막을 유동시켜 완전 평탄화하는 공정과, 상기 평탄화 열처리된 기판이 열충격을 받지 않도록 일정속도로 일정온도까지 냉각시키는 공정을 포함하는 반도체 소자의 층간 절연막 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 화학기상증착법으로 300Å이상 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 350내지 550℃온도에서 B,P농도 3.0wt% 이상으로 하여 1500Å보다 두껍게 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  4. 제1항에 있어서, 상기 제1단계 열처리온도까지의 온도상승속도는 5℃내지 100℃/min의 속도로 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  5. 제1항 또는 제4항에 있어서, 상기 제1단계 열처리공정은 650내지 800℃의 온도에서 N2, Ar등의 가스분위기로 5분이상 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  6. 제1항 또는 제4항에 있어서, 상기 제1단계 열처리공정은 650내지 800℃의 온도에서 H2+O2등의 수증기분위기에서 5분이상 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  7. 제6항에 있어서, 상기 제1절연막인 산화절연막은 Si-Rich(Si/O=0.5이상의 조성)산화막으로 300Å이상 증착되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  8. 제1항에 있어서, 상기 최종 열처리온도까지의 온동상승속도는 3℃내지 50℃/min의 속도로 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  9. 제1항 또는 제8항에 있어서, 상기 제1단계 열처리공정은 800내지 900℃의 온도에서 N2, Ar등의 가스분위기로 10분이상 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
  10. 제1항에 있어서, 상기 냉각공정은 최종 열처리후 500내지 800℃온도까지 -3℃내지 -50℃/min의 냉각속도로 실시되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050495A 1995-12-15 1995-12-15 반도체소자의층간절연막형성방법 KR100361536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050495A KR100361536B1 (ko) 1995-12-15 1995-12-15 반도체소자의층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050495A KR100361536B1 (ko) 1995-12-15 1995-12-15 반도체소자의층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR970052802A true KR970052802A (ko) 1997-07-29
KR100361536B1 KR100361536B1 (ko) 2003-02-11

Family

ID=37490655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050495A KR100361536B1 (ko) 1995-12-15 1995-12-15 반도체소자의층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100361536B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004278A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 층간 절연막 형성 방법
KR100637978B1 (ko) * 1999-12-31 2006-10-23 동부일렉트로닉스 주식회사 급속 열처리 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090250793A1 (en) * 2008-04-08 2009-10-08 Yuri Sokolov Bpsg film deposition with undoped capping
KR101026695B1 (ko) * 2008-12-02 2011-04-07 박현숙 조명 펜스
KR102243055B1 (ko) 2019-03-25 2021-04-21 주식회사 트윈휀스산업 복수개의 컬러 도장을 갖는 휀스 결합 구조체 및 이를 제조하는 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004278A (ko) * 1999-06-28 2001-01-15 김영환 반도체 소자의 층간 절연막 형성 방법
KR100637978B1 (ko) * 1999-12-31 2006-10-23 동부일렉트로닉스 주식회사 급속 열처리 방법

Also Published As

Publication number Publication date
KR100361536B1 (ko) 2003-02-11

Similar Documents

Publication Publication Date Title
US6232658B1 (en) Process to prevent stress cracking of dielectric films on semiconductor wafers
US5139971A (en) Anneal to decrease moisture absorbance of intermetal dielectrics
JPH05218009A (ja) 半導体装置の層間絶縁膜形成方法
KR970052802A (ko) 반도체 소자의 층간 절연막 형성방법
KR960005801A (ko) 반도체 장치 제조방법
KR100203134B1 (ko) 반도체 소자의 층간절연막 평탄화방법
US4297149A (en) Method of treating SiPOS passivated high voltage semiconductor device
KR940010194A (ko) 반도체장치의 배선층 형성방법
KR100338094B1 (ko) 반도체소자의금속층형성방법
JP2508601B2 (ja) 電界効果型薄膜トランジスタ
KR950006345B1 (ko) 텅스텐질화박막을 베리어메탈로 이용한 실리콘 반도체소자의 알루미늄금속배선 형성방법
KR960005863A (ko) 반도체 소자의 질화막 형성방법
KR100332124B1 (ko) 반도체소자의게이트전극형성방법
KR960035888A (ko) 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법
JP2785482B2 (ja) 半導体装置の製造方法
KR100343452B1 (ko) 반도체 장치의 유전막 제조방법
KR100212015B1 (ko) 반도체 소자의 게이트전극 형성방법
KR100332529B1 (ko) 탄탈륨 옥시나이트라이드 게이트 절연막을 포함하는 반도체 소자 및 이의 제조방법
RU2095889C1 (ru) Способ изготовления фоточувствительных приборов с зарядовой связью
KR960009979B1 (ko) 게이트산화막 제조방법
KR100351982B1 (ko) 반도체 장치의 절연막 제조방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR880000276B1 (ko) 모오스(mos) 트랜지스터에서의 게이트 절연층 형성방법
JPH10189575A (ja) 半導体装置の製造方法
KR940016541A (ko) 텅스텐 폴리사이드 게이트(tungsten polycide gate)에서 수소 분위기(in low pressure tube)에서의 열처리(annealing)를 통한 불소(fluorine) 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee