JP3733106B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3733106B2 JP3733106B2 JP2002328455A JP2002328455A JP3733106B2 JP 3733106 B2 JP3733106 B2 JP 3733106B2 JP 2002328455 A JP2002328455 A JP 2002328455A JP 2002328455 A JP2002328455 A JP 2002328455A JP 3733106 B2 JP3733106 B2 JP 3733106B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- region
- sog film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、複数の配線層を含む半導体装置に関する。
【0002】
【従来の技術】
近年、半導体装置の微細化の進展に伴って、配線幅の減少による電気抵抗の増加と、配線ピッチの減少に伴う隣接する配線間の容量の増加とが顕著になってきているため、配線遅延が大きくなってきている。このため、半導体装置内部における配線遅延の低減が、半導体装置を高速動作させる上で重要になってきている。この配線遅延による遅延時間は、配線の抵抗成分と容量成分とによって決まる。したがって、配線遅延を低減するためには、配線材料として銅(Cu)などを用いることにより配線抵抗を低減するとともに、各配線間を絶縁する絶縁膜として低誘電率の材料を用いることにより配線間容量を低減するのが有効である。
【0003】
従来、各配線間を絶縁する絶縁膜として用いる低誘電率材料としては、たとえば、有機SOG(Spin On Glass)膜が知られている。この有機SOG膜は、有機官能基を含むシリコン化合物をモノマとして、これを重合することによって得られる二酸化シリコンを主成分とする絶縁膜である。低誘電率材料である有機SOG膜を、各配線層間を絶縁する絶縁膜として用いることにより、配線層間の容量が低減されるので、配線遅延が改善される。
【0004】
図10〜図12は、従来の有機SOG膜を各配線層間の絶縁膜として用いた半導体装置の製造方法を説明するための断面図である。この従来の半導体装置の製造方法としては、まず、図10に示すように、半導体基板100上に形成された層間絶縁膜101上に、所定の間隔を隔てて複数の下層配線102を形成する。層間絶縁膜101および下層配線102を覆うように、シリコン酸化膜103を形成する。その後、シリコン酸化膜103の上面上に、塗布法を用いて、下層配線102間に埋め込まれるとともに、上面がなだらかに平坦化された有機SOG膜104を形成する。
【0005】
次に、図11に示すように、有機SOG膜104上に、シリコン酸化膜106を堆積した後、そのシリコン酸化膜106の上面をCMP(Chemical Mechanical Polishing)法を用いて研磨することにより平坦化する。
【0006】
次に、図12に示すように、通常のフォトリソグラフィー技術と異方性エッチング技術とを用いて、有機SOG膜104およびシリコン酸化膜106に、下層配線102の上面に達するコンタクトホール108を形成する。そして、このコンタクトホール108内に、タングステン(W)、銅(Cu)またはアルミニウム(Al)などの金属材料を埋め込んだ後、その金属材料の表面をCMP法またはエッチバック法などを用いて平坦化することによって、プラグ109を形成する。
【0007】
図12に示した従来の構造では、下層配線102間に、低誘電率材料である有機SOG膜104が埋め込まれているので、隣接する下層配線102間の容量が低減される。
【0008】
ところで、有機SOG膜104は、密度が低いため、基本的に水分を吸収しやすい性質を有している。また、有機SOG膜104は、プラズマに対する耐性が低い。このため、コンタクトホール108を形成する際にマスクとして用いるレジスト(図示せず)を、プラズマエッチングを用いたアッシング処理により除去する際に、コンタクトホール108内の有機SOG膜104の露出面において、有機SOG膜104の有機成分が脱離してしまうという不都合がある。そして、有機成分が脱離した有機SOG膜104の露出面は、水分の吸収が活発になるので、有機SOG膜104の露出面に水分が吸収されることになる。この場合、下層配線102と接続されるプラグ109をコンタクトホール108内に形成する際に、有機SOG膜104の露出部分から水分が放出されるため、その放出された水分に起因してプラグ109に空洞が形成されるいわゆるポイズンドビア(poisoned via)現象が発生するという不都合がある。そして、このポイズンドビア現象によるプラグ109の空洞によって、プラグ109の抵抗値が上昇したり、断線不良などが発生するという不都合がある。
【0009】
そこで、従来、上記した不都合を解消するために、有機SOG膜にイオン注入することにより有機SOG膜に含まれる有機成分を分解して高密度化する技術が提案されている(特許文献1、特許文献2および特許文献3)。このように有機成分を分解して高密度化することにより有機SOG膜が改質される。
【0010】
図13〜図16は、従来の改質された有機SOG膜を各配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。この従来の提案された半導体装置の製造プロセスとしては、まず、図13に示すように、半導体基板110上に形成された層間絶縁膜111上に、所定の間隔を隔てて複数の下層配線112を形成する。そして、下層配線112および層間絶縁膜111を覆うように、シリコン酸化膜113を形成する。そのシリコン酸化膜113上に、隣接する下層配線112間を埋め込むとともに上面が平坦化された有機SOG膜114を塗布法により形成する。この後、有機SOG膜114に、図14に示すように、不純物をイオン注入することによって、改質された有機SOG膜(改質SOG膜)115が形成される。この改質SOG膜115は、不純物のイオン注入により有機成分が分解されることによって高密度化されている。
【0011】
次に、図15に示すように、改質SOG膜115上に、シリコン酸化膜116を形成した後、シリコン酸化膜116の上面をCMP法により研磨することにより平坦化する。そして、図16に示すように、通常のフォトリソグラフィー技術および異方性エッチング技術を用いて、シリコン酸化膜116および改質SOG膜115に、下層配線112の上面に達するコンタクトホール118を形成する。このコンタクトホール118内に、W、CuまたはAlなどの金属材料を埋め込んだ後、その金属材料の表面をCMP法またはエッチバック法などを用いて、平坦化することによって、プラグ119を形成する。
【0012】
図16に示した従来の提案された製造方法を用いて形成された構造では、有機SOG膜114を改質することにより高密度化された改質SOG膜115を用いることによって、コンタクトホール118内には水分を吸収しにくい改質SOG膜115が露出されるので、プラグ119の形成時にコンタクトホール118内に露出された改質SOG膜115から水分が放出されるのが抑制される。これにより、コンタクトホール118内におけるプラグ119の抵抗値の上昇や断線不良などが発生するのを抑制することが可能となる。
【0013】
【特許文献1】
特許第3015717号公報
【特許文献2】
特許第2975934号公報
【特許文献3】
特開平9−312339号公報
【発明が解決しようとする課題】
しかしながら、イオン注入などによって有機SOG膜114が改質されることにより改質SOG膜115が形成されると、有機SOG膜114が本来有している比誘電率が増大してしまうという問題点があった。この場合、改質SOG膜115を隣接する下層配線112間の絶縁膜として用いた場合には、図12に示した有機SOG膜104を隣接する下層配線102間の絶縁膜として用いる場合に比べて、配線間容量の低減効果が小さくなるという問題点があった。その結果、配線遅延の改善効果が小さくなってしまうという問題点があった。
【0014】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、隣接する配線層間の容量を低減しながら、絶縁膜からの水分の放出に起因する導電性プラグの抵抗値の上昇や断線不良などを抑制することが可能な半導体装置を提供することである。
【0016】
【課題を解決するための手段および発明の効果】
この発明の第1の局面による半導体装置は、半導体基板上に所定の間隔を隔てて形成された複数の第1配線層と、複数の第1配線層を埋め込むように形成され、第1配線層に達する開口部を有する第1絶縁膜と、第1絶縁膜の開口部内に充填されるとともに、第1配線層に接触するように形成された導電性プラグとを備えている。そして、第1絶縁膜の第1配線層と導電性プラグとの接触面近傍における第1領域に、選択的に不純物が導入されることにより、第1絶縁膜の第1領域が選択的に改質されている。
【0017】
この第1の局面による半導体装置では、上記のように、第1絶縁膜の第1配線層と導電性プラグとの接触面近傍における第1領域に、選択的に不純物を導入することにより、第1絶縁膜の第1領域を選択的に改質することによって、第1絶縁膜として比誘電率の小さい絶縁膜を用いれば、第1絶縁膜の比誘電率の小さい部分により、隣接する第1配線層間の容量を低減しながら、第1絶縁膜の改質された第1領域により、第1絶縁膜からの水分の放出に起因する導電性プラグの抵抗値の上昇や断線不良などを抑制することができる。
【0018】
上記第1の局面による半導体装置において、好ましくは、導電性プラグは、第1配線層の上面に接触するように形成されており、第1絶縁膜は、第1配線層と導電性プラグとの接触面近傍において改質された第1領域と、第1領域以外の改質されていない第2領域とを含み、第1絶縁膜の第1領域と第2領域との境界面が、第1配線層の上面よりも下方に位置する。このように構成すれば、確実に、第1絶縁膜からの水分の放出に起因する導電性プラグの抵抗値の上昇や断線不良などを抑制することができる。
【0019】
上記第1の局面による半導体装置において、第1絶縁膜は、第1配線層に直接接触するように形成されていてもよい。このように構成すれば、第1配線層と第1絶縁膜との間に第1絶縁膜よりも比誘電率の大きい他の絶縁膜を介在させる場合に比べて、隣接する第1配線層間の容量をより低減することができる。
【0020】
上記第1の局面による半導体装置において、好ましくは、第1絶縁膜に選択的に導入された不純物は、ホウ素である。このように構成すれば、ホウ素は絶縁膜に導入される不純物として広く使用されているので、容易に、かつ、制御性よく第1絶縁膜に不純物を導入することができる。
【0021】
上記第1の局面による半導体装置において、好ましくは、第1絶縁膜は、有機SOG膜を含む。このように構成すれば、比誘電率の小さい第1絶縁膜を得ることができる。
【0022】
上記第1の局面による半導体装置において、第1配線層は、半導体基板上に形成された層間絶縁膜の上面に接触するように形成されていてもよい。
【0023】
上記第1の局面による半導体装置において、好ましくは、第1絶縁膜の開口部は、第1配線層の上面および側面を露出させるとともに、第1絶縁膜の改質された第1領域下に位置する領域を露出させるように形成されており、開口部内に露出された第1領域下に位置する第1絶縁膜の領域には、改質領域が形成されている。このように構成すれば、第1配線層に対する開口部の位置ずれに起因して第1絶縁膜の改質された第1領域以外の領域が開口部内で露出された場合にも、第1絶縁膜からの水分の放出に起因する導電性プラグの抵抗値の上昇や断線不良などを抑制することができる。
【0033】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【0034】
(第1実施形態)
図1は、本発明の第1実施形態による半導体装置を示した断面図である。まず、図1を参照して、第1実施形態による半導体装置の構造について説明する。この第1実施形態による半導体装置では、半導体基板10上に形成された層間絶縁膜11上に、所定の間隔を隔てて複数の下層配線12が形成されている。なお、下層配線12は、本発明の「第1配線層」の一例である。この下層配線12は、約540nmの厚みを有するように形成されている。また、複数の下層配線12の配線面積の密度(層間絶縁膜11の開口率)は、約50%である。また、下層配線12の側面および上面上と、層間絶縁膜11の上面上とには、約50nmの厚みを有するシリコン酸化膜13が形成されている。このシリコン酸化膜13は、本発明の「第2絶縁膜」の一例である。なお、シリコン酸化膜13は、後述する有機SOG膜14の層間絶縁膜11および下層配線12への密着性を改善するなどのために形成されている。すなわち、シリコン酸化膜13は、有機SOG膜14に比べて、層間絶縁膜11および下層配線12に対する密着性に優れている。
【0035】
また、シリコン酸化膜13上には、有機SOG膜14および改質SOG膜15が形成されている。なお、有機SOG膜14は、本発明の「第1絶縁膜」および「第2領域」の一例であり、改質SOG膜15は、本発明の「改質された第1絶縁膜」および「第1領域」の一例である。有機SOG膜14は、各下層配線12間を埋め込むように約390nmの厚みで形成されている。また、改質SOG膜15は、有機SOG膜14上に、約300nmの厚みで形成されている。この改質SOG膜15は、有機SOG膜14の表面近傍にホウ素イオンをイオン注入することにより有機SOG膜14の表面近傍における特性が改質されて形成されたものである。有機SOG膜14と改質SOG膜15との境界面26は、下層配線12の上面から約100nmだけ下方に位置するように配置されている。
また、改質SOG膜15上には、約1000nmの厚みを有するシリコン酸化膜16が形成されている。シリコン酸化膜16には、下層配線12の上面20に達するコンタクトホール18aおよび18bが形成されている。コンタクトホール18aおよび18b内には、Ti層とTiN層とのバリア層(図示せず)と、そのバリア層を介して形成されたタングステン(W)とを含むプラグ19aおよび19bがそれぞれ形成されている。プラグ19aおよび19bの上面に接触するように、上層配線27が形成されている。なお、コンタクトホール18aおよび18bは、本発明の「開口部」の一例であり、プラグ19aおよび19bは、本発明の「導電性プラグ」の一例である。また、上層配線27は、本発明の「第2配線層」の一例である。
【0036】
なお、図1に示した第1実施形態の構造では、コンタクトホール18bは、適正な位置からずれて形成されている。このため、コンタクトホール18bは、下層配線12の上面および側面を露出させるとともに、改質SOG膜15下に位置する有機SOG膜14の領域を露出させるように形成されている。第1実施形態では、コンタクトホール18bの底部の有機SOG膜14が露出された領域に、有機SOG膜14を低圧プラズマ処理することにより形成された改質SOG領域21が設けられている。この改質SOG領域21は、本発明の「改質領域」の一例である。
【0037】
第1実施形態による半導体装置では、上記のように、有機SOG膜14の下層配線12とプラグ19aおよび19bとの接触面近傍に選択的にホウ素を導入することにより改質SOG膜15を形成することによって、比誘電率の小さい有機SOG膜14により、隣接する下層配線12間の容量を低減しながら、改質SOG膜15により、有機SOG膜14からの水分の放出に起因するプラグ19aおよび19bの抵抗値の上昇や断線不良などを抑制することができる。
【0038】
すなわち、有機SOG膜14と改質SOG膜15との境界面26を、下層配線12とプラグ19aおよび19bとが接触する下層配線12の上面20よりも下方にくるようにすることによって、下層配線12間には比誘電率の小さい有機SOG膜14が充填されるとともに、下層配線12とプラグ19aおよび19bとの接触面近傍には改質SOG膜15が配置されることになる。これにより、下層配線12間の配線間容量を低減しながら、有機SOG膜14からの水分の放出に起因してプラグ19aおよび19bに空洞が発生するポイズンドビア現象を抑制することができる。その結果、下層配線12間の配線間容量を低減しながら、ポイズンドビア現象に起因するプラグ19aおよび19bの抵抗値の上昇や断線不良などを抑制することができる。
【0039】
また、第1実施形態による半導体装置では、上記のように、有機SOG膜14と、層間絶縁膜11および下層配線12との間に、密着性に優れたシリコン酸化膜13を介在させることによって、有機SOG膜14の層間絶縁膜11および下層配線12に対する密着性を向上させることができる。
【0040】
また、第1実施形態では、プラグ19bの下面と有機SOG膜14との間にも、改質SOG領域21を形成することによって、開口部18bの位置がずれた場合にも、改質SOG領域21により有機SOG膜14からの水分の放出に起因するプラグ19bの抵抗値の上昇や断線不良などを抑制することができる。
【0041】
図2〜図7は、図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。次に、図2〜図7を参照して、第1実施形態による半導体装置の製造方法について説明する。
【0042】
まず、図2に示すように、半導体基板10上に、下地としての平坦化された層間絶縁膜11を形成する。層間絶縁膜11の上面に接触するように、所定の間隔を隔てて複数のアルミニウム(Al)などの金属材料からなる下層配線12を約540nm(T1)の厚みで形成する。この場合、下層配線12が形成される領域R1における層間絶縁膜11の開口率(配線面積の密度)が約50%になるように、下層配線12を形成する。その後、プラズマCVD(Chemical Vapor Deposition)法を用いて、層間絶縁膜11の上面と、下層配線12の側面および上面とを覆うように、シリコン酸化膜13を約50nm(T2)の厚みで形成する。このシリコン酸化膜13の形成時のプラズマCVD法で用いるガスは、モノシランと亜酸化窒素(SiH4+N2O)、モノシランと酸素(SiH4+O2)、または、TEOS(Tetra−ethoxy−silane)と酸素(TEOS+O2)などを用いる。また、シリコン酸化膜13の成膜温度は、約200℃〜約500℃である。
【0043】
次に、図3に示すように、塗布法を用いて、シリコン酸化膜13の上面上に、有機SOG膜14aを約400nmの厚みで形成する。具体的には、化学式:CH3Si(OH)3を持つシリコン化合物のアルコール系溶液(たとえば、イソプロピルアルコール+アセトンなど)をシリコン酸化膜13が形成された半導体基板10の表面に滴下して、その半導体基板10を回転させる。この時の半導体基板10の回転条件は、回転速度:約5000回転/分で約20秒間である。これにより、アルコール系溶液の被膜は、下層配線12が形成される領域R1において、凹部には厚く、凸部には薄く、段差を緩和するように形成される。その結果、アルコール系溶液の被膜の表面はなだらかに平坦化される。
【0044】
その後、窒素雰囲気中において、約100℃で約1分間の熱処理と、約200℃で約1分間の熱処理と、約250℃で約1分間の熱処理と、約22℃で約1分間の熱処理と、約400℃で約30分間の熱処理とを順次施す。これにより、上記したアルコール系溶液が蒸発するとともに、重合反応が進行して、表面がなだらかに平坦化された有機SOG膜14aが形成される。上記の条件によって形成された有機SOG膜14aは、下層配線12が形成されていない領域R2において、約690nm(T3)の厚みで形成される。また、下層配線12が存在する領域R3においては、下層配線12の上面上に形成された約50nmの厚みを有するシリコン酸化膜13上に、約150nm(T4)の厚みで有機SOG膜14aが形成される。
【0045】
次に、図4に示すように、イオン注入法を用いて、ホウ素イオン(B+)を、加速エネルギ:約80keV、ドーズ量:約2×1015ions/cm2の条件下で、有機SOG膜14a(図3参照)に注入する。これにより、有機SOG膜14aのうちのホウ素イオンが注入された部分は、有機成分が含まれず、かつ、水分および水酸基がわずかしか含まれない高密度化された改質SOG膜15に改質される。
【0046】
ここで、有機SOG膜14aの改質深さである改質SOG膜15とイオン注入がなされなかった有機SOG膜14との境界面26は、イオン注入の加速エネルギによって決定される。第1実施形態では、図4に示すように、境界面26が、プラグ19aおよび19b(図1参照)との接触面となる下層配線12の上面20よりも下方に形成されるような条件で、イオン注入を行う。上記したイオン注入条件では、有機SOG膜14aは、有機SOG膜14aの上面から約300nm(T5)までの深さ部分が改質される。これにより、下層配線12が形成されている領域R3では、下層配線12の上面20から、(T5−(T2+T4))=約100nmの深さ(D)までが改質されて改質SOG膜15になる。
【0047】
このように、有機SOG膜14と改質SOG膜15との境界面26を、下層配線12の上面20よりも下方に位置するようにイオン注入を行うことによって、適正に位置合わせされたプラグ19a(図1参照)と下層配線12との接触面近傍が、改質SOG膜15と隣接することが保証される。これにより、適正に位置合わせされたプラグ19aと下層配線12との接触面近傍において、有機SOG膜14から水分が放出されるのが抑制されるので、有機SOG膜14からの水分の放出に起因してプラグ19aに空洞が発生するポイズンドビア現象を抑制することができる。これにより、ポイズンドビア現象に起因してプラグ19aの抵抗値の上昇や断線不良などが発生するのを抑制することができる。
【0048】
次に、図5に示すように、プラズマCVD法を用いて、改質SOG膜15の上面上に、シリコン酸化膜16を約1000nmの厚みで形成する。なお、シリコン酸化膜16の形成条件は、シリコン酸化膜13の形成条件と同じである。そして、シリコン酸化膜16の上面を、CMP法を用いて研磨することにより平坦化する。
【0049】
次に、図6に示すように、通常のフォトリソグラフィー技術を用いて、シリコン酸化膜16上の所定領域に、パターン化されたレジスト17を形成する。そして、このレジスト17をマスクとして、通常の異方性エッチング技術を用いて、コンタクトホール18aおよび18bを形成する。この時、下層配線12に対する位置合わせが適正なコンタクトホール18aと、下層配線12に対する位置合わせが不適正なコンタクトホール18bとが形成される。すなわち、半導体装置の微細化効果が進展するに伴って、適正に位置合わせするのが困難になってきているため、図6に示すような下層配線12に対して位置合わせが不適正なコンタクトホール18bが形成される場合がある。このような位置合わせの不適正なコンタクトホール18bの底部18cには、有機SOG膜14が露出することになる。このような場合にも、有機SOG膜14からの水分の放出に起因するプラグ19bの抵抗値の上昇や断線不良などを抑制するのが好ましい。
【0050】
そこで、第1実施形態では、レジスト17を除去するためのアッシング処理時に、コンタクトホール18bの底部18cに露出された有機SOG膜14の部分を改質するように、以下に示す2つの条件の酸素プラズマを段階的に照射する。
【0051】
(第1段階:低圧プラズマ処理)
温度:0℃
圧力:0.66Pa
酸素流量:120sccm
(第2段階:高圧プラズマ処理)
温度:270℃
圧力:133Pa
酸素流量:4500sccm
なお、単位sccmは、0℃、1気圧において1分間に流れる流体の体積(cc)を意味する。
【0052】
上記した第1段階の低圧プラズマ照射は、位置ずれしたコンタクトホール18bの底部18cにおける有機SOG膜14の露出面を改質することによって、改質SOG領域21を形成する効果を有する。ただし、この第1段階の低圧プラズマ処理ではレジスト17を十分に除去することができないため、第2段階の高圧プラズマ照射を行う。これにより、レジスト17が完全に除去される。
【0053】
ここで、上記した2段階の酸素プラズマ照射による有機SOG膜14の露出面に対する改質効果を裏付ける実験結果について、図8を参照して説明する。図8には、プラズマ照射前の有機SOG膜の膜表面(C1)と、上記した第1段階の低圧プラズマ照射および第2段階の高圧プラズマ照射の両方を行った後の膜表面(C2)と、上記第2段階の高圧プラズマ照射を行った後の膜表面(C3)との赤外吸収スペクトルを測定した結果が示されている。図8において、横軸には、波数(cm-1)が示されており、縦軸には、赤外線の吸収率の大きさが相対的に示されている。
【0054】
図8を参照して、スペクトルC1およびC2には、メチル基(−CH3)の存在を示す1350cm-1の吸収ピークP1が確認された。また、スペクトルC1およびC2には、水酸基(−OH)の存在を示す3800cm-1〜3400cm-1付近の吸収ピークP2は確認されなかった。その一方、第2段階の高圧プラズマ照射のみを行った試料のスペクトルC3には、メチル基の存在を示す吸収ピークP1は確認されず、水酸基の存在を示す吸収ピークP2のみが確認された。
【0055】
上記の結果から、第2段階の高圧プラズマ処理のみを行った場合(C3)には、水分の吸収により比誘電率が増大するとともに、膜内に吸収された水分によって電気特性の劣化が引き起こされると考えられる。また、この場合、膜内に吸収された水分は、プラグ19bが形成される際にコンタクトホール18bから放出されるので、プラグ19bに空洞が形成されるポイズンドビア現象が生じる。このため、下層配線12との接続品質の低下を招く要因にもなる。その一方、第1段階の低圧プラズマ照射および第2段階の高圧プラズマ照射の両方を行った場合(C2)には、膜の内部に有機成分(メチル基)が残存して膜内への水分の吸収が抑制される。これにより、位置ずれが生じたコンタクトホール18bにプラグ19bを形成する際に、水分が放出されないため、プラグ19bに空洞が形成されるポイズンドビア現象を抑制することができる。その結果、下層配線12とプラグ19bとの良好な接続が得られる。
【0056】
上記のことから、第1段階の低圧プラズマ照射がレジスト17をアッシングする際に、膜内への水分吸収の抑制に対して有効に作用していることがわかる。つまり、第1段階の低圧プラズマ照射が、有機SOG膜14の露出面に対して改質効果を付与することを示している。
【0057】
なお、第1段階の低圧の酸素プラズマ照射によって有機SOG膜14の露出面が改質される効果は、プラズマ圧力を約2Pa以下にすることで得られることが本願発明者らの実験によって確認されている。
【0058】
上記した2段階のプラズマ照射を行うことによって、下層配線12に対する位置合わせが不適正なコンタクトホール18bについても、底部18cにおける有機SOG膜14の露出面に改質SOG領域21が形成されるので、プラグ19bと有機SOG膜14とが直接接触することがない。
【0059】
上記のように、レジスト17のアッシング処理を行った後、コンタクトホール18aおよび18b内に、プラグ19aおよび19bをそれぞれ形成する。プラグ19aおよび19bは、スパッタ法によりチタン(Ti)を形成した後、CVD法により窒化チタン(TiN)を形成し、さらに、ブランケットタングステンCVD法によりタングステン(W)を堆積する。そして、表面を、CMP法を用いてシリコン酸化膜16の上面が露出するまで研磨する。これにより、図7に示すような、下層配線12と接続されるプラグ19aおよび19bが形成される。
【0060】
最後に、シリコン酸化膜16の上面上と、プラグ19aおよび19bの上面上とに、金属膜(図示せず)を堆積した後、通常のフォトリソグラフィー技術および異方性エッチング技術を用いてその金属膜をパターニングすることによって、図1に示したような、上層配線27を形成する。このようにして、第1実施形態による半導体装置が完成される。
【0061】
第1実施形態による半導体装置の製造プロセスでは、上記のように、有機SOG膜14aを改質するために、ホウ素イオンをイオン注入することによって、ホウ素は絶縁膜にイオン注入される不純物として広く使用されているので、容易に、かつ、制御性よく有機SOG膜14aに不純物をイオン注入することができる。これにより、容易に、かつ、制御性よく有機SOG膜14aを改質することができる。
【0062】
(第2実施形態)
図9は、本発明の第2実施形態による半導体装置を示した断面図である。図9を参照して、この第2実施形態では、図1に示した第1実施形態による半導体装置の構造において、シリコン酸化膜13が省略された構造を有する。第2実施形態のその他の構造は、第1実施形態と同様である。
【0063】
この第2実施形態では、隣接する下層配線12間に、比誘電率の大きいシリコン酸化膜13が存在しないため、図1に示した第1実施形態の構造に比べて、隣接する下層配線12間における配線間容量をより低減することができる。
【0064】
なお、第2実施形態のその他の効果は、上記した第1実施形態と同様である。
【0065】
また、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【0066】
たとえば、上記実施形態では、有機SOG膜14aの上層部を選択的に改質する際に、ホウ素イオンを加速エネルギ:約80keVで注入する場合について説明したが、本発明はこれに限らず、他の注入条件を用いてイオン注入を行ってもよい。すなわち、イオン注入条件は、下層配線12の厚み、下層配線12の開口率(配線面積の密度)、または、有機SOG膜14aの膜厚などに応じて、適宜変更するのが好ましい。これにより、下層配線12の上面20が改質SOG膜15と確実に隣接する構造を形成することができる。
【0067】
また、上記実施形態では、有機SOG膜14aを改質するためにイオン注入する不純物として、ホウ素イオンを用いたが、本発明はこれに限らず、アルゴンイオンや窒素イオンなどを用いてもよい。
【0068】
また、以下のようなものを注入することによっても、有機SOG膜14aを改質することができる。
【0069】
(i)アルゴン以外の不活性ガスイオンを用いてもよい。すなわち、ヘリウムイオン、ネオンイオン、クリプトンイオン、キセノンイオンまたはラドンイオンを用いることができる。これらの不活性ガスは、有機SOG膜と反応しないため、イオン注入による膜特性への悪影響が生じる恐れが全くない。
【0070】
(ii)ホウ素、窒素以外の元素周期表3b、4b、5b、6bまたは7bの各族の元素単体のイオンまたはこれらの化合物イオンを用いてもよい。特に、酸素、アルミニウム、イオウ、塩素、ガリウム、ゲルマニウム、ヒ素、セレン、臭素、アンチモン、ヨウ素、インジウム、スズ、テルル、鉛またはビスマスの元素単体イオンまたはこれらの化合物イオンを用いることができる。
【0071】
(iii)元素周期表4aまたは5aの各族の元素単体のイオンまたはこれらの化合物イオンを用いることもできる。特に、チタン、バナジウム、ニオブ、ハフニウムまたはタンタルの元素単体イオンまたはこれらの化合物イオンを用いることができる。
【0072】
(iv)上記各イオンの複数種類の組み合わせも用いることができる。この場合、上記各イオンの相乗効果によりさらに優れた効果を得ることができる。
【0073】
(v)その他、上記各イオンの他、有機SOG膜を改質することが可能な、運動エネルギを有して注入される原子、分子またはその他の粒子も用いることができる。
【0074】
また、上記実施形態では、シリコン酸化膜13および16を、プラズマCVD法を用いて形成したが、本発明はこれに限らず、シリコン酸化膜13および16を他の方法を用いて形成してもよい。たとえば、常圧CVD法、減圧CVD法、ECR(Electron Cycrotron Resonance)プラズマCVD法、光励起CVD法、TEOS−CVD法、または、PVD法などを用いてシリコン酸化膜を形成してもよい。このうち、常圧CVD法を用いる場合には、モノシランと酸素(SiH4+O2)を反応ガスとして、成膜温度を約400℃以下とすることが好ましい。また、減圧CVD法を用いる場合には、モノシランと亜酸化窒素(SiH4+N2O)を反応ガスとして、成膜温度を約900℃以下とすることが好ましい。
【0075】
また、上記実施形態では、シリコン酸化膜13および16を形成する例を示したが、本発明はこれに限らず、シリコン酸化膜13および16に代えて、他の絶縁膜を用いてもよい。たとえば、水分や水酸基を遮断する性質に加えて機械的強度が高い他の絶縁膜を用いてもよい。このような他の絶縁膜としては、たとえば、シリコン窒化膜、シリケートガラス、または、BPSG(Boro−Phospho Silicate Glass)膜などが考えられる。この場合、これらの絶縁膜は、CVD法やPVD法など、どのような方法によって形成してもよい。
【0076】
また、上記実施形態では、下層配線12の下地として、層間絶縁膜11を用いたが、本発明はこれに限らず、半導体基板の上方に形成された絶縁性の任意の表面を下層配線12の下地として用いることができる。たとえば、半導体基板の表面上に形成されたMOSトランジスタなどの素子を含む構造において、ゲート絶縁膜を下地として形成されるゲート電極配線間を絶縁するための絶縁膜に、本発明を適用してもよい。
【図面の簡単な説明】
【図1】図1は、本発明の第1実施形態による半導体装置を示した断面図である。
【図2】図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図3】図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図4】図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図5】図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図6】図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図7】図1に示した第1実施形態による半導体装置の製造プロセスを説明するための断面図である。
【図8】図1に示した第1実施形態による半導体装置の効果を説明するための特性図である。
【図9】本発明の第2実施形態による半導体装置を示した断面図である。
【図10】従来の有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【図11】従来の有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【図12】従来の有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【図13】従来の改質された有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【図14】従来の改質された有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【図15】従来の改質された有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【図16】従来の改質された有機SOG膜を配線層間の絶縁膜として用いた半導体装置の製造プロセスを説明するための断面図である。
【符号の説明】
10 半導体基板
11 層間絶縁膜
12 下層配線(第1配線層)
13 シリコン酸化膜
14、14a 有機SOG膜(第1絶縁膜)
15 改質SOG膜
16 シリコン酸化膜
18a、18b コンタクトホール(開口部)
19a、19b プラグ(導電性プラグ)
21 改質SOG領域(改質領域)
27 上層配線(第2配線層)
Claims (4)
- 半導体基板上に所定の間隔を隔てて形成された複数の第1配線層と、
前記複数の第1配線層を埋めるように形成され、前記第1配線層に達する開口部を有する第1絶縁膜と、
前記開口部内に充填されるとともに、前記第1配線層に接触するように形成された導電性プラグとを備え、
前記第1絶縁膜は、有機SOG膜に不純物を導入することにより改質された第1領域と、前記第1領域以外の第2領域とを含み、
前記第1領域と前記第2領域との境界面が、第1配線層の上面よりも下方に位置し、
前記第1絶縁膜の開口部は、前記第1配線層の上面および側面を露出させるとともに、前記第2領域を露出させるように形成され、
前記開口部内に露出された前記第2領域には、前記有機SOG膜に2Pa以下の圧力で酸素プラズマを照射して改質された第3領域が形成され、
前記第2領域のうち、前記第3領域以外の領域は前記有機SOG膜からなる、半導体装置。 - 前記第1絶縁膜は、前記第1配線層に直接接触するように形成されている、請求項1に記載の半導体装置。
- 前記第1絶縁膜に選択的に導入された不純物は、ホウ素である、請求項1又は2に記載の半導体装置。
- 前記第1配線層は、前記半導体基板上に形成された層間絶縁膜の上面に接触するように形成されている、請求項1〜3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002328455A JP3733106B2 (ja) | 2001-12-07 | 2002-11-12 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-373972 | 2001-12-07 | ||
JP2001373972 | 2001-12-07 | ||
JP2002328455A JP3733106B2 (ja) | 2001-12-07 | 2002-11-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003234403A JP2003234403A (ja) | 2003-08-22 |
JP3733106B2 true JP3733106B2 (ja) | 2006-01-11 |
Family
ID=27790589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002328455A Expired - Fee Related JP3733106B2 (ja) | 2001-12-07 | 2002-11-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3733106B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165264A (ja) * | 2004-12-07 | 2006-06-22 | Sony Corp | メモリ、磁気ヘッド及び磁気センサー、並びにこれらの製造方法 |
-
2002
- 2002-11-12 JP JP2002328455A patent/JP3733106B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003234403A (ja) | 2003-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851384B2 (en) | Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film | |
US7884474B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
US7314828B2 (en) | Repairing method for low-k dielectric materials | |
JP3015717B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20110076831A1 (en) | Solving Via-Misalignment Issues in Interconnect Structures Having Air-Gaps | |
KR100339677B1 (ko) | 반도체장치의제조방법및반도체장치 | |
US5892269A (en) | Semiconductor device including an intrusion film layer | |
US6399478B2 (en) | Method of making a dual damascene structure with modified insulation | |
JP3015763B2 (ja) | 半導体装置の製造方法 | |
JPH10335458A (ja) | 半導体装置及びその製造方法 | |
JP3015738B2 (ja) | 半導体装置の製造方法 | |
US6917110B2 (en) | Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer | |
JP3545250B2 (ja) | 半導体装置の製造方法 | |
JP3733106B2 (ja) | 半導体装置 | |
US6825132B1 (en) | Manufacturing method of semiconductor device including an insulation film on a conductive layer | |
JP2001313338A (ja) | 半導体装置の製造方法 | |
JP3015765B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20010055873A1 (en) | Semiconductor device and fabrication method thereof | |
KR20010062679A (ko) | 반도체 장치의 제조 방법 | |
JP2002170881A (ja) | 半導体装置及びその製造方法 | |
JP2000323572A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001267418A (ja) | 半導体装置及びその製造方法 | |
JP2000200833A (ja) | 半導体装置の製造方法 | |
JP2000277611A (ja) | 半導体装置の製造方法 | |
JPH11330239A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040415 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |