KR100192390B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR100192390B1 KR100192390B1 KR1019930025165A KR930025165A KR100192390B1 KR 100192390 B1 KR100192390 B1 KR 100192390B1 KR 1019930025165 A KR1019930025165 A KR 1019930025165A KR 930025165 A KR930025165 A KR 930025165A KR 100192390 B1 KR100192390 B1 KR 100192390B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- film
- semiconductor device
- etching
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000992 sputter etching Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 abstract description 27
- 239000010410 layer Substances 0.000 abstract description 23
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치 제조방법에 관한 것으로서 반도체장치의 배선저항을 감소시키고 신뢰성을 향상시킬 수 있는 반도체장치의 제조방법에 관한 것이다.
본 발명은 반도체기판상에 식각저지막을 형성한 후, 상기 식각저지막상에 절연막을 형성하는 단계와, 상기 절연막을 선택적으로 제거하여 홈을 형성한 후 스퍼터식각에 의해 상기 형성된 홈의 상부를 경사지게 식각하는 단계와, 결과물 전면에 배선막을 형성하는 단계와, 상기 배선막을 선택적으로 식각하여 상기 홈 상부에 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체장치 제조방법을 제공한다.
본 발명에 의하면, 반도체장치의 배선저항 및 신뢰성을 개선시킬 수 있으며, 배선공정 이후의 층간평탄화공정을 용이하게 행할 수 있게 된다.
Description
제1도는 종래 기술에 의한 반도체장치의 배선 형성방법을 도시한 공정순서도.
제2도는 본 발명의 일실시예에 의한 반도체장치의 제조방법을 도시한 공정순서도.
제3도는 본 발명의 배선형성방법에 따른 특징을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 충간절연막
13 : 식각저지막 14 : 보조절연막
15, 19 : 포토레지스터 16 : 골
17 : Ar 스퍼터링 18 : Al
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히 반도체장치의 배선형성방법에 관한 것이다.
반도체 직접회로의 집적도가 증가함에 따라 반도체 집적회로에 있어서의 배선의 폭 및 두께 등도 매우 작은 사이즈로 감소하게 되었다.
이에 따라 반도체 직접회로의 배선의 신뢰성이 중요한 문제로 부각되기에 이르렀다.
특히, 반도체 집적회로의 배선용 금속으로 많이 사용되는 Al에 있어서 일렉트로 마이그레이션(Electromigration) 또는 스트레스마이그레이션(Stressmigration)으로 인한 Al배선의 손상은 반도체장치의 신뢰성을 저하시키는 요인이 되고 있다.
이에 따라 기존의 Al배선막의 신뢰성을 개선시키기 위해서 일렉트로마이그레이션 및 스트레스마이그레이션에 대한 내성 증대를 위한 Al결정입자(grain)크기의 증채 및 Al결정의 방향성의 향상에 대한 연구가 진행되어 왔다.
이를 위한 하나의 연구방향으로서 Al단결정막을 형성하는 기술이 1993년 IEEE IRPS(International Reliability Physics Symposium)에서 발표된 준이치 와다 등의 논문인 New Method dg making Al single crystal interconnections on amor phous insulators에 기술된바 있다.
단결정 Al배선막이 일렉트로마이그레이션 및 스트레스마이그레이션에 대해 매우 우수한 내성을 가지는데, 상기 기술은 이를 이용한 것이다.
상기 종래 기술을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도(a)에 도시된 바와 같이 (100)방향의 실리콘기판(1)상에 절연막으로 1㎛두께의 산화막(2)을 형성한다.
이어서, 반응성 이온식각(RIE; Reactive Ion Etching)기술을 이용하여 상기 산화막(2)에 주기적인 홈(Groove)(3)을 형성한다. 이때 상기 홈(3)은 깊이, 폭, 및 피치(pitch)를 각각 0.4㎛, 0.6㎛, 0.6㎛로 형성한다.
이어서, 제1도(b)에 도시된 바와 같이 상기 주기적인 홈(3)이 형성된 산화막(2)상에 0.4㎛두께의 Al막(4)을 상온에서의 직류마그네트론 스퍼터링(DC Magnetron Sputtering)으로 증착한다.
다음에 제1도(c)에 도시된 바와 같이 Ar가스 분위기에서 기판의 뒷면으로부터 할로겐램프 히터(Halogen lamp heater)를 통해 45초동안 500℃로 인시튜(in-situ)열처리(5)한다. (여기서 인시튜 열처리라고 하는 것은 Al을 증착시키기 위한 스퍼터링 챔버 내의 진공상태를 브레이크(break)하지 않은 상태에서 연속적으로 열처리하여 Al배선막 표면에 자연산화막이 형성되는 것을 방지하는 것을 말한다.) 상기 공정을 마친 후 원하는 형태의 배선으로 상기 Al배선막을 패터닝함으로써 배선공정을 완료하게 된다.
이상과 같은 방법으로 Al배선막을 형성한 결과, 상기 산화막(2)에 형성된 홈(3)에 채워진 Al배선막이 동일한 방위(orientation)를 갖는 단결정으로 변화하게 되었다.
따라서 상술한 바와 같이 일렉트로마이그레이션 및 스트레스마이그레이션에 대해 강한 내성을 갖는 단결정 Al으로 배선을 형성함으로써 반도체집적회로의 신뢰성을 향상시킬 수 있게 되는 것이다.
그러나 상술한 종래 기술에 있어서는 배선간의 절연막인 산화막내에 홈을 형성할 때 그 깊이를 반응성 이온식각공정시 식각시간을 조절하여 조정하기 때문에 균일성이 떨어지게 되며 이에 따라 스퍼터링법으로 Al막을 증착하게 되면 홈안으로 채워지는 Al의 피복성(step coverage)이 나빠지게 되어 후속공정인 램프에 의한 열처리공정시 균일하게 Al결정이 단결정화되는 효과를 기대하기 어렵다.
또한 온도구배가 홈 주위에 대해 발생할 수 있으므로 재현성문제가 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위한 것으로, 반도체장치의 배선저항을 감소시키고 신뢰성을 향상시킬 수 있는 반도체장치의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 배선형성방법은 반도체기판상에 식각저지막을 형성한 후, 상기 식각저지막상에 절연막을 형성하는 단계, 상기 절연막을 선택적으로 제거하여 홈을 형성한 후 스퍼터식각에 의해 상기 형성된 홈의 상부를 경사지게 식각하는 단계, 결과물 전면에 배선막을 형성하는 단계, 상기 배선막을 선택적으로 식각하여 상기 홈 상부에 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 반도체장치의 배선형성방법을 공정순서에 따라 도시한 것이다.
이를 참조하여 본 발명의 반도체장치의 배선형성방법을 설명하기로 한다.
먼저, 제2도(a)에 도시된 바와 같이 소자(도시되지 않음)가 형성된 반도체기판(11)상에 배선 또는 전도선과의 격리를 위한 충간절연막, 예컨데 산화막(12)을 형성한다.
그리고 산화막(12)위에 식각저지막(Etch stopper)(13)을 1000∼2000Å 정도의 두께로 형성한다.
식각저지막(13)은 후속공정에서 식각저지막상에 형성될 보조절연막을 건식 식각하는 공정시 식각저지용으로 사용하기 위한 것으로, 보조절연막과의 식각선택비가 큰 물질로 형성한다.
이어서, 상기 식각저지막(13)위에 보조절연막(14)을 2000∼5000Å 정도의 두께로 형성한다.
보조절연막으로서는 무기성 절연막으로 실리콘산화막을 플라즈마 기상증착(PECVD: Plasma Enhanced Chemical Vapor Deposition)법에 의해 SiH4가스와 O2가스를 반응가스로 이용하여 증착하여 형성하거나 또는 질화막을 NH3가스와 SiH4가스 등을 반응가스로 이용한 플라즈마 기상증착법에 의해 형성한다.
또한 유기성 절연막으로서 폴리이미드(Polyimide)나 PIQ 등을 스핀코팅(spin coating)법에 의해 도포하여 형성할 수 있다.
이때 보조절연막을 실리콘산화막으로 형성할 경우에는 상기 식각저지막(13)은 질화막이나 유기성질화막을 이용하여 형성하며, 보조절연막을 유기성절연막으로 형성할 경우에는 식각저지막을 무기성절연막을 이용하여 형성한다.
이어서, 제2도(b)에 도시된 바와 같이 상기 보조절연막(14)상에 포토레지스트(15)를 도포한 후, 일반적인 사진식각법(Photolithography)을 이용하여 상기 포토레지스트를 소정의 패턴으로 패터닝한다.
그리고 상기 포토레지스트 패턴을 마스크로 이용하여 그 하부의 보조절연막(14)을 건식식각하여 보조절연막의 소정부분에 골(16)을 형성한다.
이때 상기 보조절연막의 식각공정으로서는 보조절연막이 실리콘산화막일 경우에는 CHF3, CF4등의 가스를 이용하고 보조절연막이 실리콘질화막일 경우에는 SF6, CF4등의 F를 포함하는 가스를 이용하여 건식식각공정을 행하며, 보조절연막이 유기성절연막일 경우에는 O2플라즈마 또는 O2스퍼터링 등을 이용하여 식각을 행한다.
이때, 상기 형성된 식각저지막(13)상에서 식각정지가 일어나게 된다.
다음에, 제2도(c)에 도시된 바와 같이 상기 마스크로 사용된 포토레지스트패턴을 제거한 후 상기 보조절연막(14)에 형성된 골의 상단부에 경사면을 형성하기 위하여 Ar 등의 불활성가스의 이온을 이용하여 스퍼터에치(17)를 실시한다.
이어서, 제2도(d)에 도시된 바와 같이 상기 골이 형성된 보조절연막(14) 상부에 일반적인 Al스퍼터링방법, 즉, Ar가스를 스퍼터링가스로 이용하여 5mmTorr의 입력으로 RF바이어스 또는 DC바이어스 마그네트론 스퍼터링(17)에 의해 Al(18)을 40 00∼10000Å 정도의 두께로 증착한다.
다음에 제2도(e)에 도시된 바와 같이 상기 Al막(18)상에 포토레지스트(19)를 도포한 후, 일반적인 사진식각공정을 이용하여 소정패턴으로 패터닝한 다음, 이 포토레지스트패턴(19)을 마스크로 이용하여 상기 Al막(18)을 식각하여 소정패턴의 Al배선막을 형성한다.
이와 같이 형성된 본 발명의 배선형성방법의 특징을 제3도를 참조하여 설명하믄 다음과 같다.
먼저, 제3도(a)를 참조하면, 배선막의 설계법칙, 즉, 배선높이(h1)와 폭(w1)이 동일할 때 기존의 배선구조(제3도(a)의 좌측구조)보다 본 발명의 배선구조(제3도(a)의 우측구조)가 배선의 실질면적이 증대되는 효과를 나타낸다.
또한 제3도(b)를 참조하면 배선의 실제면적이 같을 경우에는 배선높이는 h1 《h2으로 배선의 종횡비가 감소되므로 이후의 층간절연막 평탄화공정이 용이하게 되는 잇점이 있다.
이상 상술한 바와 같이 본 발명에 의하면, 반도체장치의 배선저항 및 신뢰성을 개선시킬 수 있으며, 배선공정 이후의 층간평탄화공정을 용이하게 행할 수 있게 된다.
Claims (1)
- 반도체기판상에 식각저지막을 형성한 후, 상기 식각저지막상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 제거하여 홈을 형성한 후, 스퍼터식각에 의해 상기 형성된 홈의 상부를 경사지게 식각하는 단계; 결과물 전면에 배선막을 형성하는 단계; 상기 배선막을 선택적으로 식각하여 상기 홈 상부에 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930025165A KR100192390B1 (ko) | 1993-11-24 | 1993-11-24 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930025165A KR100192390B1 (ko) | 1993-11-24 | 1993-11-24 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015600A KR950015600A (ko) | 1995-06-17 |
| KR100192390B1 true KR100192390B1 (ko) | 1999-06-15 |
Family
ID=19368866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930025165A KR100192390B1 (ko) | 1993-11-24 | 1993-11-24 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192390B1 (ko) |
-
1993
- 1993-11-24 KR KR1019930025165A patent/KR100192390B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015600A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| US4721689A (en) | Method for simultaneously forming an interconnection level and via studs | |
| EP0373360B1 (en) | Method and structure for providing improved insulation in VLSI and ULSI circuits | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4545852A (en) | Planarization of dielectric films on integrated circuits | |
| EP0496614A1 (en) | Method for forming contact hole in process of manufacturing semiconductor device | |
| US6187663B1 (en) | Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials | |
| US6174800B1 (en) | Via formation in a poly(arylene ether) inter metal dielectric layer | |
| US6355572B1 (en) | Method of dry etching organic SOG film | |
| US5639345A (en) | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate | |
| US5281850A (en) | Semiconductor device multilayer metal layer structure including conductive migration resistant layers | |
| US4666553A (en) | Method for planarizing multilayer semiconductor devices | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| JPH0563940B2 (ko) | ||
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| US3856648A (en) | Method of forming contact and interconnect geometries for semiconductor devices and integrated circuits | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| KR100192390B1 (ko) | 반도체장치의 제조방법 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| JP3074171B1 (ja) | 層間絶縁膜の形成方法、及び半導体装置 | |
| JPH05129247A (ja) | 半導体装置の製造方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| US5756397A (en) | Method of fabricating a wiring in a semiconductor device | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |