JPH02158132A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関する。特に、信頼性を高める
とともに、コンタクトホール等を形状制御性良く形成で
きる半導体装置に関するものである。

〔発明の概要） 本発明は、半導体基板上に、ホウ素を含有する不純物含
有ガラスから成る膜と、シリコンナイトライドから成る
膜とを形成したことにより、装置の信頼性を高めるとと
もに、両者の湿式エツチング速度の相違が小さいことを
利用して、コンタクトホール等の形成を形状良く達成で
きるようにしたものである。

〔従来の技術〕

従来より、半導体装置の信頼性を向上する手段として、
次のような技術が知られている。

■ＬＰ−３ｉＮ（低圧シリコンナイトライド）から成る
層間膜を用いる。ＬＰ−３ｉＮは緻密であり、外部から
の各種物質の侵入を防止できる０例えば、半導体装置中
に例えばＰ−３ｉＮ（プラズマシリコンナイトライド）
から成る部分があると、該Ｐ−３ｉＮから水素が侵入し
て、劣化の加速（例えばゲート酸化膜の劣化の加速）な
どをもたらすことがあるが、ＬＰ−５ｉＮはこのような
水素の侵入を阻止できる。また、ナトリウムイオン（Ｎ
ａ”）などの侵入は半導体装置の信頼性を劣化させるが
、このような有害物質による外部汚染を防止する防止膜
の役割を果たすことができる。

■ＰＳＧ　（リンシリケートガラス）から成る層間膜を
用い、これによりナトリウムイオン汚染等のゲッタリン
グ（捕捉）作用をもたせる。

〔発明が解決しようとする問題点〕

ところが上記■■の両手段を併用しようとすると、シリ
コンナイトライドと、ＰＳＧとの湿式エツチングのエツ
チング速度の違いにより、問題が生ずる。

この問題について、第５図を参照して説明すると、次の
とおりである。例えば第５図＜ａ）に示すように、基板
ａ上にｐｓｃ層すを形成し、更にＬＰ−３ｉＮＪｉｉｃ
を形成して、その上にＳ　ｉ　Ｏ。

等による上層膜ｄを形成する。次に基板ａの拡散層ａ゛
　との接続をとるためのコンタクトホールｅを形成する
ため、レジストｆを用いて、ＲＩＥ等によりドライエツ
チングを行う。これにより第５図（ｂ）の構造を得る。

レジストｆを除去すると、第５図（ｃ）に示すような、
例えば上層に形成するアルミニウム配線との接続をとる
ためのコンタクトホールｅが形成された構造となる。し
かし、上記ＲＩＥ等のドライエツチング時に、基板ａの
表層面ｇが、ダメージを受ける。例えば、レジストから
の炭素による汚染等が生じる。かかるダメージは、程度
の差はあれ、ドライエツチングには不可避的に伴われる
。この表層面ｇのダメージは、基板ａの特に拡散層ａ′
に残存することは信頼性の低下等を招くので、該表層面
ｇを除去する必要がある。また、基板ａがシリコンであ
る場合など、コンタクトホールｅが形成されるとシリコ
ン表面が空気にさらされるので、該表面に自然酸化膜が
生ずる。良好な接続をとるためには、この自然酸化膜を
除去する必要がある。

上記のような理由で、通常、７ンモニア水と過酸化水素
水との混合液による湿式エツチング、及びフッ化水素酸
系の溶液による湿式エツチングを行って、基板ａの表層
面ｇを除去することが行われる。ところが、このような
湿式エツチングを施すと、例えば、フッ化水素酸系のエ
ツチング液でのエツチング速度は、シリコンナイトライ
ドがほとんどゼロ（溶解除去されない）なのに対して、
ＰＳＧは該エツチング速度が大きく、数百〜数千人程度
エツチングされる。このため、第５図（ｄ）で特にハツ
チングを付して示す部分がエツチング除去される。即ち
、ＰＳＧ層すが内部にえぐられて、ＬＰ−ＳｉＮ＠ｃが
ひさしなったような形状となる。

この問題は、特にアスペクト比が大きいコンタクトホー
ルや、微細なコンタクトホール、例えば径が２μｍ以下
、更に１．５μｍ以下の微細構造のものにおいて、重大
である。

本発明は、上記の問題点を解決して、前記■■の手段を
併用して、シリコンナイトライドから成る層及び不純物
含有ガラスから成る層の双方を有する構造にして信頼性
を高めるようにした場合でも、良好なコンタクト形状を
得ることができる半導体装置を提供せんとするものであ
る。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明の半導体装置は、半
導体基板上にホウ素を含有する不純物含有ガラスから成
る膜と、シリコンナイトライドから成る膜とを形成した
構成とする。

本発明の構成について、本発明の態様の一例を示す第１
図の例示を参照して説明すると、次のとおりである。

本発明の半導体装置は、第１図（ｄ）に例示するように
、半導体基板１上に、ホウ素を含有する不純物ガラスか
ら成る膜２と、シリコンナイトライドから成る膜３を有
する。

膜２．３は、それぞれ少なくとも１層あればよく、各々
複数層とすることもできる。膜２．３は互いに接してい
てもよいが、両者の間に他の層が介在していてもよい。

〔作用〕

本発明の半導体装置は、緻密でかつ不純物侵入を阻止す
る効果の大きいシリコンナイトライドから成る膜３を有
し、かつ不純物のゲッタリング効果等を有する不純物含
有ガラスから成る膜２を有するので、不純物による劣化
が防がれ、信頼性が高いものである。

かつ膜２を構成する不純物含有ガラスは、ホウ素を含有
するので、湿式エツチング時のエツチング速度が小さ（
、従って膜３を構成するシリコンナイトライドとのエツ
チング速度の差が小さいので、コンタクトホール等を形
成する場合も形状の良い孔開けを達成できる。

第１図の例示を用いて説明すれば、シリコン基板等の半
導体基板１上にＢＰＳＧ　（ホウ素添加のＰＳＧ）等の
ホウ素を含有する不純物含有ガラスから成る膜２を形成
し、その上にＬＰ−ＳｉＮ等のシリコンナイトライドか
ら成る膜３を形成し、更にその上に例えばＳｉＯ□から
成る絶縁膜４を形成して第１図（ａ）のようにし、次い
で、第１図（ｂ）に示すようにレジスト５を用いてＲＩ
Ｅ等でコンタクトホール６等を形成して、その後レジス
ト５の除去により第１図（Ｃ）の構造を得、ここで基板
１　（特に拡散層１１）の表層面１２を湿式エツチング
で除去すると、エツチング速度が膜２と膜３では極端に
違うことはないので、第１図（ｄ）でハンチングを付し
て示す如く、膜２にそれほどのえぐれは生じず、膜３に
はひさし形状も生じない、形状の良いコンタクトホール
６が得られる。なお図示例示では、Ｓｔｏｗから成る絶
縁膜４も、膜２程度のエツチングがなされる。

（なお第１図の構造においては、膜２は１０００〜３０
００人程度の厚さ、膜３は３００〜１０００人程度の厚
さで形成でき、絶縁膜４は、ＳｉＯ□のほかＡｓ５Ｇで
一形成してもよく、例えば５００〜６００　人厚で形成
できる）。

〔実施例〕

以下本発明の実施例について、図面を参照して説明する
。なお当然のことではあるが、本発明は以下の実施例に
のみ限定されるものではない。

第２図に示すのは、本発明を、ＭＩＳ型トランジスタ、
特にＰ型の基板１上に高濃度不純物領域であるＮ′−領
域と低濃度不純物領域であるＮ−領域とをそれぞれ有す
るソースｌａ、　ドレインｌｂをもった、いわゆるＬＤ
Ｄ構造のトランジスタに適用したものである。

本実施例においては、基板１上にＳｉＯ□によりゲート
絶縁膜１３及びポリシリコンによりゲート電極１４を形
成する。なお５ｉｎｚは、ゲート電極１４形成後Ｓｉｎ
、のＣＶＤとエッチバック等の手段で、ゲート電極１４
を囲うとともに、サイドウオール１４゛　をなすように
形成されている。

本実施例においては、この上に、ホウ素を含有する不純
物含有ガラスから成る膜２を形成する。

本実施例では具体的にはＰＳＧにホウ素を添加したＢＰ
ＳＧ　（例えばリンが２．５〜６，５賀ｔ％程度、例え
ば４．５ｗｔ％で、ホウ素が数−１％（０，５〜３．５
　ｗｔ％）程度、例えば２．０ｗｔ％のもの）を用いた
。このような膜２は、Ｓ　ｉＨ４、Ｏｘ　、Ｂｘ　Ｈ＆
等の材料ガスを用いたＣＶＤ等により、容易に形成でき
る。その他、材料ガスとして任意のＢ、ＰＳＳｉ源を用
いることができ、形成手段も任意である。

本実施例では、この上にシリコンナイトライドから成る
膜３としてＬＰ−３ｉＮ膜を形成した。

膜３を構成するためのシリコンナイトライドの形成手段
も任意であるが、ここでは５ｉＨａとＮ　Ｈｓとを原料
ガスとして形成する手段を採用した。

なお本実施例では、更に上層にリフロー膜（平坦化膜）
１５として、Ａｓ５Ｇ（ヒ素シリケートガラス）から成
る膜を設けた。

本実施例では、上記の如＜ＰＳＧにホウ素を添加した不
純物含有ガラスから成る膜２を用いたので、フン化水素
酸系の湿式エツチングのエツチング速度が、従来のＰＳ
Ｇに比べ、数分の１〜数十分の１に低下できる。よって
図に符号６で示す如くアルミニウム配線等と接続をとる
ためのコンタクトホールを開口し、その後ウェットエツ
チングを施しても、膜２　（ＢＰＳＧ）のえぐれや、膜
３（ＳｉＮ）によるひさしの形成が低減できる。

本実施例ではコンタクトホール６形成後、バッファフッ
酸と称されるＮＨ４ＦとＨＦとの混合水溶液、及び希フ
ッ酸を用いてウェットエツチングを行ったが、形状の良
いコンタクトホール６が得られた。

本実施例では特に、膜２のＢＰＳＧのエツチング速度が
、同条件でのＰＳＧのエツチング速度に比べて１／２〜
１／３になるレート低減を達成できた。

本実施例では、更に図示構造の上層にパンシベーシッン
膜として水素汚染源となるプラズマシリコンナイトライ
ド膜を形成しても、ＬＰ−３ｔから成るシリコンナイト
ライドの膜３が存在するので、水素汚染等の各種の不純
物侵入による汚染を防止できる。かつ、ゲート１４　（
ポリシリコンのみならず、ポリサイド構造をとるもので
もよく、特に限定はない）の上層の眉間膜として、ＢＰ
ＳＧから成る不純物含有ガラスの膜２が存在しているの
で、このゲッタリング効果等により、劣化が防止される
。

従って、本実施例は、不純物侵入による劣化等を防止で
き、しかもコンタクトホール６を形状制御性良（形成で
きるものである。

コンタクトホール６の形成後、アルミニウム等により配
線をとって接続を行うが、配線用に用いる導体材料は任
意である。本発明は、アルミニウムや、７ｌ−５ｔ　　
（例えばＳｆ１ｗｔ％含有のアルミニウム合金）、また
Ａｌ−３ｉ−Ｃｕ系合金の如く、スパッタによって配線
層を形成する材料について、特に有効である。スパッタ
を用いると、第５図を用いて説明したひさし構造（えぐ
れ）があると、材料が充分に充填されず、接続不良をも
たらすことがあるからである。

次に第３図を参照して、本発明の第２の実施例について
説明する。

本実施例は、基板１に通常のソース領域１ａ及びドレイ
ン領域１ｂが形成され、かつゲート構造が、フローティ
ングゲート１４ａと、コントロールゲート１４ｂ（いず
れもポリシリコン等から形成できる）から成る半導体装
置に、本発明を適用したものである。

本実施例は例えば、ＥＰＲＯＭ−？）ＥＥＰＲＯＭ等の
不揮発性メモリーとして具体化できる。

本実施例においては、上記２層構造のゲート構造１４ａ
、１４ｂの上に、ゲート絶縁膜と連続するｓｉｏ、膜１
３を介して、ホウ素含有の不純物ガラスから成る膜２を
形成して、更にこの上層にシリコンナイトライド膜３を
形成したものである。

膜２，３の具体的材料は、実施例−１のものと同じにす
ることができる。また、更に上層に、同じ＜Ａｓ５Ｇか
ら成るリフロー膜１５を形成した。

本実施例も、第１の実施例と同様の効果を有する。

次に第４図を参照して、本発明の第３の実施例について
説明する。

本実施例は、基板１に第１の実施例と同様なしＤＤ構造
のソース領域１ａ及びドレイン領域１ｂを有し、かつゲ
ート電極１４（ポリシリコン等）上に眉間膜等を介して
更にポリシリコン層（いわゆる第２層ポリシリコン）７
が形成されて成る半導体装置に本発明を適用したもので
ある。

本実施例は例えば、ＳＲＡＭ等のメモリーに具体化でき
る。

本実施例においては、第１層ポリシリコンである上記ゲ
ート電極１４の上に、ゲート絶縁膜と連続するｓｔａｇ
膜１３を介して、ホウ素含有の不純物ガラスから成る膜
２を形成する。本実施例にあっては、その上に５ｉＯｚ
層１６を形成し、その上のゲート電極１４に対応する位
置に第２１１ポリシリコン層７を形成し、更にその上に
５ｉＯｔ層１７を形成し、これらの上層に、シリコンナ
イトライド膜３を形成する。膜２．３の具体的材料は、
実施例−１のものと同様でよい、また、本実施例におい
ては、更に上層にＢＰＳＧから成るリフロー膜１５を形
成した。

本実施例も、第１の実施例と同様の効果を有する。

〔発明の効果〕

上述の如（、本発明によれば、シリコンナイトライドか
ら成る層及び不純物含有ガラスから成る層の双方を有す
る構造をとることにより、不純物等による劣化を抑制し
て信頼性を高めるようにできるとともに、しかも湿式エ
ツチングを用いる場合にも良好なコンタクト形状を得る
ことができるという効果を有する。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は、本発明の詳細な説明するため
の構成例の一例を示すものである。第２図乃至第４図は
、各々本発明の第１乃至第３の実施例を、断面図で示す
ものである。第５図（ａ）〜（ｄ）は、従来技術を示す
。 １・・・半導体基板、２・・・ホウ素を含有する不純物
含有ガラスから成る膜、３・・・シリコンナイトライド
から成る膜。

Claims (1)

【特許請求の範囲】
1. １、半導体基板上に、ホウ素を含有する不純物含有ガラ
   スから成る膜と、シリコンナイトライドから成る膜とを
   形成したことを特徴とする半導体装置。