JPH053166A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH053166A JPH053166A JP34791A JP34791A JPH053166A JP H053166 A JPH053166 A JP H053166A JP 34791 A JP34791 A JP 34791A JP 34791 A JP34791 A JP 34791A JP H053166 A JPH053166 A JP H053166A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- silicon oxide
- oxide film
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【構成】ＢＰＳＧ膜２，酸化シリコン膜３，ＢＰＳＧ膜
４を順次積層して設けた層間絶縁膜にコンタクト孔を設
け、コンタクト孔の側面にのみ、多結晶シリコン膜７を
設けたコンタクト孔にアルミニウム電極８を設ける。 【効果】コンタクト孔底面の酸化膜エッチングの際に生
ずる酸化シリコン膜の側面の窪みの発生を抑えてコンタ
クト孔の金属電極のコンタクト不良を防止する。
４を順次積層して設けた層間絶縁膜にコンタクト孔を設
け、コンタクト孔の側面にのみ、多結晶シリコン膜７を
設けたコンタクト孔にアルミニウム電極８を設ける。 【効果】コンタクト孔底面の酸化膜エッチングの際に生
ずる酸化シリコン膜の側面の窪みの発生を抑えてコンタ
クト孔の金属電極のコンタクト不良を防止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特
に、電極配線用のコンタクト孔に関する。
に、電極配線用のコンタクト孔に関する。
【０００２】
【従来の技術】従来の半導体装置は、まず、図２（ａ）
に示すようにＰ型シリコン基板１上にＢＰＳＧ膜２を形
成した後ＣＶＤ法により酸化シリコン膜３を堆積し、酸
化シリコン膜３の上にＢＰＳＧ膜４を積層して設ける。
次に、ＢＰＳＧ膜４の上にフォトレジスト膜５を塗布し
てパターニングする。
に示すようにＰ型シリコン基板１上にＢＰＳＧ膜２を形
成した後ＣＶＤ法により酸化シリコン膜３を堆積し、酸
化シリコン膜３の上にＢＰＳＧ膜４を積層して設ける。
次に、ＢＰＳＧ膜４の上にフォトレジスト膜５を塗布し
てパターニングする。
【０００３】次に、図２（ｂ）に示すように、フォトレ
ジスト膜をマスクとしてＢＰＳＧ膜４，酸化シリコン膜
３，ＢＰＳＧ膜２を順次異方性エッチングでエッチング
してコンタクト孔を設け、フォトレジスト膜５を除去す
る。次に、コンタクト孔のシリコン基板１の表面にリン
イオンをイオン注入してＮ型拡散層６を形成する。
ジスト膜をマスクとしてＢＰＳＧ膜４，酸化シリコン膜
３，ＢＰＳＧ膜２を順次異方性エッチングでエッチング
してコンタクト孔を設け、フォトレジスト膜５を除去す
る。次に、コンタクト孔のシリコン基板１の表面にリン
イオンをイオン注入してＮ型拡散層６を形成する。
【０００４】次に、図２（ｃ）に示すように、アルミニ
ウム電極とＮ型拡散層６との接触を良くするために酸化
膜ウェットエッチによりコンタクト孔のシリコン基板１
の表面をエッチングする。このとき、ＢＰＳＧ膜２，４
と酸化シリコン膜３のエッチングレートの違いにより酸
化シリコン膜３の側面がエッチングされ、窪み９を生ず
る。 次に、図２（ｄ）に示すように、コンタクト孔を
含む表面にアルミニウム層を堆積してパターニングしア
ルミニウム電極８を形成する。
ウム電極とＮ型拡散層６との接触を良くするために酸化
膜ウェットエッチによりコンタクト孔のシリコン基板１
の表面をエッチングする。このとき、ＢＰＳＧ膜２，４
と酸化シリコン膜３のエッチングレートの違いにより酸
化シリコン膜３の側面がエッチングされ、窪み９を生ず
る。 次に、図２（ｄ）に示すように、コンタクト孔を
含む表面にアルミニウム層を堆積してパターニングしア
ルミニウム電極８を形成する。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
は、酸化シリコン膜の側面がエッチングされて窪みがで
きるため、次のアルミニウム電極を形成するとき、アル
ミニウム層のカバッレッヂが悪くなり、コンタクト孔内
でアルミニウム電極の断線やコンタクト抵抗の増加を生
ずるという問題点があった。
は、酸化シリコン膜の側面がエッチングされて窪みがで
きるため、次のアルミニウム電極を形成するとき、アル
ミニウム層のカバッレッヂが悪くなり、コンタクト孔内
でアルミニウム電極の断線やコンタクト抵抗の増加を生
ずるという問題点があった。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けた酸化シリコン膜と、前記酸化シリ
コン膜の上に設けたＢＰＳＧ膜と、前記酸化シリコン膜
及びＢＰＳＧ膜を選択的に順次エッチングして設けたコ
ンタクト孔と、前記コンタクト孔の側面にのみ設けた多
結晶シリコン膜と前記コンタクト孔に設けた金属電極と
を有する。
半導体基板上に設けた酸化シリコン膜と、前記酸化シリ
コン膜の上に設けたＢＰＳＧ膜と、前記酸化シリコン膜
及びＢＰＳＧ膜を選択的に順次エッチングして設けたコ
ンタクト孔と、前記コンタクト孔の側面にのみ設けた多
結晶シリコン膜と前記コンタクト孔に設けた金属電極と
を有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ）〜（ｄ）は本発明の一実施例の
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
製造方法を説明するための工程順に示した半導体チップ
の断面図である。
【０００９】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１の一主面に下層の表面を平担化するためのＢ
ＰＳＧ膜２及び絶縁耐圧を高めるためのＣＶＤ法による
酸化シリコン膜３とＢＰＳＧ膜４を順次積層して堆積
し、ＢＰＳＧ膜４の上にフォトレジスト膜５を塗布して
パターニングする。
コン基板１の一主面に下層の表面を平担化するためのＢ
ＰＳＧ膜２及び絶縁耐圧を高めるためのＣＶＤ法による
酸化シリコン膜３とＢＰＳＧ膜４を順次積層して堆積
し、ＢＰＳＧ膜４の上にフォトレジスト膜５を塗布して
パターニングする。
【００１０】次に、図１（ｂ）に示すように、フォトレ
ジスト膜５をマスクとして異方性ドライエッチングによ
りＢＰＳＧ膜４，酸化シリコン膜３，ＢＰＳＧ膜２を順
次エッチングしてコンタクト孔を開孔する。次に、コン
タクト孔のシリコン基板１の表面にリンイオンをイオン
注入してＮ型拡散層６を形成する。次に、コンタクト孔
を含む表面に薄い多結晶シリコン膜７を堆積し酸化シリ
コン膜３のサイドエッチ部を充填する。
ジスト膜５をマスクとして異方性ドライエッチングによ
りＢＰＳＧ膜４，酸化シリコン膜３，ＢＰＳＧ膜２を順
次エッチングしてコンタクト孔を開孔する。次に、コン
タクト孔のシリコン基板１の表面にリンイオンをイオン
注入してＮ型拡散層６を形成する。次に、コンタクト孔
を含む表面に薄い多結晶シリコン膜７を堆積し酸化シリ
コン膜３のサイドエッチ部を充填する。
【００１１】次に図１（ｃ）に示すように、異方性ドラ
イエッチングにより多結晶シリコン膜７をエッチバック
しコンタクト孔の側面にのみ多結晶シリコン膜７を残し
て水平面上の多結晶シリコン膜７を除去する。
イエッチングにより多結晶シリコン膜７をエッチバック
しコンタクト孔の側面にのみ多結晶シリコン膜７を残し
て水平面上の多結晶シリコン膜７を除去する。
【００１２】次に、図１（ｄ）に示すように、アルミニ
ウム電極とＮ型拡散層６の接触を良好にするために酸化
膜ウェットエッチによりコンタクト孔のシリコン基板１
の表面を軽くエッチングしたのち、コンタクト孔を含む
表面にアルミニウム電極８を選択的に形成する。
ウム電極とＮ型拡散層６の接触を良好にするために酸化
膜ウェットエッチによりコンタクト孔のシリコン基板１
の表面を軽くエッチングしたのち、コンタクト孔を含む
表面にアルミニウム電極８を選択的に形成する。
【００１３】なお、ＢＰＳＧ膜２を形成せず、酸化シリ
コン膜３及びＢＰＳＧ膜４の２層構造の絶縁膜の場合に
も同様の効果が得られる。
コン膜３及びＢＰＳＧ膜４の２層構造の絶縁膜の場合に
も同様の効果が得られる。
【００１４】
【発明の効果】以上説明したように本発明は、コンタク
ト孔の側面に薄い多結晶シリコン膜を形成することによ
り、コンタクト孔側面の窪みの発生を防止してアルミニ
ウム電極のカバーレッヂを向上させ、電極配線の断線や
コンタクト抵抗の増加を防止するという効果を有する。
ト孔の側面に薄い多結晶シリコン膜を形成することによ
り、コンタクト孔側面の窪みの発生を防止してアルミニ
ウム電極のカバーレッヂを向上させ、電極配線の断線や
コンタクト抵抗の増加を防止するという効果を有する。
【図１】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
【図２】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
１ Ｐ型シリコン基板 ２，４ ＢＰＳＧ膜 ３ 酸化シリコン膜 ５ フォトレジスト膜 ６ Ｎ型拡散層 ７ 多結晶シリコン膜 ８ アルミニウム電極 ９ 窪み
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｍ 7353−4Ｍ
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上に設けた酸化シリコン膜
と、前記酸化シリコン膜の上に設けたＢＰＳＧ膜と、前
記酸化シリコン膜及びＢＰＳＧ膜を選択的に順次エッチ
ングして設けたコンタクト孔と、前記コンタクト孔の側
面にのみ設けた多結晶シリコン膜と、前記コンタクト孔
に設けた金属電極とを有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34791A JPH053166A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34791A JPH053166A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053166A true JPH053166A (ja) | 1993-01-08 |
Family
ID=11471322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34791A Pending JPH053166A (ja) | 1991-01-08 | 1991-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053166A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226409A (ja) * | 1993-12-13 | 1995-08-22 | Nec Corp | 半導体装置の製造方法 |
| JPH104138A (ja) * | 1996-06-14 | 1998-01-06 | Nec Corp | 半導体装置およびその製造方法 |
| KR100271426B1 (ko) * | 1997-06-30 | 2000-12-01 | 김영환 | 반도체소자의콘택형성방법 |
| KR20010061033A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체소자의 제조방법 |
-
1991
- 1991-01-08 JP JP34791A patent/JPH053166A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226409A (ja) * | 1993-12-13 | 1995-08-22 | Nec Corp | 半導体装置の製造方法 |
| JPH104138A (ja) * | 1996-06-14 | 1998-01-06 | Nec Corp | 半導体装置およびその製造方法 |
| US6011308A (en) * | 1996-06-14 | 2000-01-04 | Nec Corporation | Semiconductor device having a barrier film formed to prevent the entry of moisture and method of manufacturing the same |
| KR100271426B1 (ko) * | 1997-06-30 | 2000-12-01 | 김영환 | 반도체소자의콘택형성방법 |
| KR20010061033A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555364A (ja) | 半導体素子の隔離膜形成方法 | |
| US6001734A (en) | Formation method of contact/ through hole | |
| JPH06216331A (ja) | 半導体メモリセルの製造方法 | |
| JPH053166A (ja) | 半導体装置 | |
| JP3077454B2 (ja) | 半導体装置の製造方法 | |
| JP2842328B2 (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH01208831A (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPH05335306A (ja) | 半導体装置 | |
| JP2914416B2 (ja) | 半導体装置の製造方法 | |
| JPS62130543A (ja) | 半導体装置の製造方法 | |
| JP3112036B2 (ja) | 半導体装置の製造方法 | |
| JP2500693B2 (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JP3227722B2 (ja) | 半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JP3146554B2 (ja) | 素子分離方法 | |
| JPH10242275A (ja) | 半導体装置の製造方法 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPS58180061A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990907 |