JP2014045077A - プラズマエッチング方法及びプラズマエッチング装置 - Google Patents

プラズマエッチング方法及びプラズマエッチング装置 Download PDF

Info

Publication number
JP2014045077A
JP2014045077A JP2012186614A JP2012186614A JP2014045077A JP 2014045077 A JP2014045077 A JP 2014045077A JP 2012186614 A JP2012186614 A JP 2012186614A JP 2012186614 A JP2012186614 A JP 2012186614A JP 2014045077 A JP2014045077 A JP 2014045077A
Authority
JP
Japan
Prior art keywords
plasma
film
etching
gas
plasma etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012186614A
Other languages
English (en)
Other versions
JP6096438B2 (ja
Inventor
Yoichi Nakahara
陽一 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012186614A priority Critical patent/JP6096438B2/ja
Priority to US13/973,585 priority patent/US20140073113A1/en
Priority to US14/085,337 priority patent/US9156307B2/en
Publication of JP2014045077A publication Critical patent/JP2014045077A/ja
Application granted granted Critical
Publication of JP6096438B2 publication Critical patent/JP6096438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】肩部分の形状を改善すること。
【解決手段】プラズマエッチング方法は、実施形態の一例において、処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分を有する有機膜と、各線状部分の間において露出する処理対象膜及び線状部分を覆う硬質膜とを有する被処理体に対して、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を堆積させる。プラズマエッチング方法は、実施形態の一例において、シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、有機膜の各線状部分及び各線状部分間の処理対象膜を露出させる。
【選択図】図５

Description

本発明の種々の側面及び実施形態は、プラズマエッチング方法及びプラズマエッチング装置に関するものである。
従来、ＣＦ４ガスのプラズマエッチングによるダブルパターニング技術がある。ダブルパターニング技術では、例えば、被処理膜と、被処理膜の上に形成された複数の小幅のラインからなる有機膜と、各ラインの間において露出する被処理膜とラインとを覆うＳｉ酸化膜とを有するウエハを用いる。ダブルパターニング技術では、まず、Ｓｉ酸化膜にエッチングを施してフォトレジスト膜の各ラインと被処理膜とを露出させる。そして、ダブルパターニング技術では、露出したフォトレジスト膜を選択的に除去する。その後、ダブルパターニング技術では、残存するＳｉ酸化膜をマスクとして被処理膜をエッチングする。
特開２０１０−２１２４１５号公報
しかしながら、上述の技術では、Ｓｉ酸化膜にエッチングを施して有機膜の各ラインと被処理膜とを露出させた際に、残存するＳｉ酸化膜の肩部分がプラズマエッチングされて丸くなるという問題がある。
すなわち、Ｓｉ酸化膜にエッチングを施してフォトレジスト膜の各ラインと被処理膜とをプラズマエッチングにより露出させた段階において、被処理膜の上には、上部が露出した有機膜が残り、有機膜の両側にＳｉ酸化膜が残る。ここで、Ｓｉ酸化膜の上面のうち、有機膜を挟んだ両側部分の肩部分の形状が丸くなることがある。この結果、例えば、その丸くなった側のマスク厚さが薄くなり、その後のエッチングにおけるマスクとしての機能が低下する。
開示するプラズマエッチング方法は、実施態様の一例において、処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分を有する有機膜と、各前記線状部分の間において露出する前記処理対象膜及び前記線状部分を覆う硬質膜とを有する被処理体に対して、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を堆積させる堆積工程と、前記シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、前記有機膜の各前記線状部分及び各前記線状部分間の前記処理対象膜を露出させる第１のエッチング工程とを含む。
開示するエッチング装置の１つの態様によれば、肩部分の形状を改善可能となるという効果を奏する。
図１は、第１の実施形態に係るプラズマエッチング装置の一例を示す断面図である。 図２は、第１の実施形態に係るプラズマエッチング装置のチャンバの周囲に配置されたマルチポール磁石を模式的に示す水平断面図である。 図３は、第１の実施形態に係るプラズマエッチング装置のセグメント磁石の回転動作及びその際の磁場の変化を説明するための図である。 図４は、第１の実施形態における被処理体の構造の概略の一例を示す断面図である。 図５は、第１の実施形態に係るプラズマエッチング方法の処理の流れの一例を示すフローチャートである。 図６−１は、第１の実施形態に係るプラズマエッチング方法の処理の流れの一例を示すための図である。 図６−２は、第１の実施形態に係るプラズマエッチング方法の処理の流れの一例を示すための図である。 図７は、第１の実施形態における第１の堆積工程について更に説明するための図である。 図８は、比較例１及び実施例１〜３についての処理結果を示す図である。 図９は、実施例４についての処理結果について示すための図である。
以下に、開示するプラズマエッチング装置及びプラズマエッチング方法の実施形態について、図面に基づいて詳細に説明する。なお、以下に説明する実施形態により開示する発明が限定されるものではない。各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
（第１の実施形態）
プラズマエッチング方法は、実施形態の一例において、処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分を有する有機膜と、各線状部分の間において露出する処理対象膜及び線状部分を覆う硬質膜とを有する被処理体に対して、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を堆積させる堆積工程を含む。また、プラズマエッチング方法は、実施形態の一例において、シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、有機膜の各線状部分及び各線状部分間の処理対象膜を露出させる第１のエッチング工程を含む。
また、プラズマエッチング方法は、実施形態の一例において、露出した有機膜を選択的に除去するアッシング工程と、残存する硬質膜にエッチングを行う第２のエッチング工程と、残存する硬質膜をマスクとして処理対象膜にエッチングを行う第３のエッチング工程とを更に含む。
プラズマエッチング方法は、実施形態の一例において、堆積工程では、バイアス電圧を印加する。
プラズマエッチング方法は、実施形態の一例において、シリコン含有堆積物が堆積された後に、水素ガスによるプラズマでシリコン含有堆積物の表面改質処理を実行する表面改質工程を更に含む。また、プラズマエッチング方法は、実施形態の一例において、第１のエッチング工程は、表面改質処理の後にエッチングする。
プラズマエッチング方法は、実施形態の一例において、Ｓｉ含有ガスが、ＳｉＣｌ４又はＳｉＦ４を含む。また、プラズマエッチング方法は、実施形態の一例において、Ｓｉ含有ガスが、Ｏ２ガスを更に含む。
プラズマエッチング方法は、実施形態の一例において、ＣＦ系ガスがＣＦ４又はＣ４Ｆ８を含み、ＣＨＦ系ガスがＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３Ｆのいずれか１つを含む。
プラズマエッチング装置は、実施形態の一例において、処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分からなる有機膜と、各線状部分の間において露出する処理対象膜及び線状部分を覆う硬質膜とを有する被処理体に対して、プラズマエッチング処理を行うためのチャンバを有する。また、プラズマエッチング装置は、実施形態の一例において、チャンバ内を減圧するための排気部と、チャンバ内に処理ガスを供給するためのガス供給部とを有する。また、プラズマエッチング装置は、実施形態の一例において、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を被処理体に堆積させ、シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、有機膜の各線状部分及び各線状部分間の処理対象膜を露出させる第１のエッチングを行う制御部を有する。
（第１の実施形態に係るエッチング装置）
図１は、第１の実施形態に係るプラズマエッチング装置の一例を示す断面図である。図１に示す例では、プラズマエッチング装置１００として、平行平板型プラズマエッチング装置を示した。図１に示すように、プラズマエッチング装置１００は、チャンバ（処理容器）１を有する。チャンバ（処理容器）１は、気密に構成され、小径の上部１ａと大径の下部１ｂとからなる段つき円筒状をなす。また、チャンバ（処理容器）１は、アルミニウムで壁部が形成される。
チャンバ１内には、被処理体となるウエハＷを水平に支持する支持テーブル２が設けられる。支持テーブル２は、例えば、アルミニウムで形成されており、絶縁板３を介して導体の支持台４に支持される。また、支持テーブル２の上方の外周には、例えば、Ｓｉで形成されたフォーカスリング５が設けられる。支持テーブル２と支持台４とは、ボールねじ７を含むボールねじ機構により昇降可能となっており、支持台４の下方の駆動部分は、ステンレス鋼（ＳＵＳ）製のベローズ８で覆われている。ベローズ８の外側にはベローズカバー９が設けられている。なお、フォーカスリング５の外側には、バッフル板１０が設けられており、バッフル板１０、支持台４、ベローズ８を通してチャンバ１と導通している。チャンバ１は接地されている。
チャンバ１の下部１ｂの側壁には、排気ポート１１が形成されており、排気ポート１１には排気系１２が接続されている。チャンバ１は、排気系１２の真空ポンプを作動させることで内部を所定の真空度まで減圧することができるようになっている。一方、チャンバ１の下部１ｂの側壁上側には、ウエハＷの搬入出口を開閉するゲートバルブ１３が設けられている。排気系１２を「減圧部」とも称する。
支持テーブル２には、整合器１４を介してプラズマ形成用の第１の高周波電源１５が接続されており、第１の高周波電源１５から所定の周波数の高周波電力が支持テーブル２に供給されるようになっている。支持テーブル２に対向してその上方には、後述のシャワーヘッド２０が互いに平行に設けられている。シャワーヘッド２０は、接地されている。支持テーブル２及びシャワーヘッド２０は１対の電極として機能する。
第１の高周波電源１５の給電線には、整合器２５を介して第２の高周波電源２６が接続されている。第２の高周波電源２６は、第１の高周波電源１５の周波数よりも低い高周波電力を供給し、プラズマ形成用の高周波電力に重畳されるようになっている。
支持テーブル２の表面上にはウエハＷを静電吸着して保持するための静電チャック６が設けられている。静電チャック６は絶縁体６ｂの間に電極６ａが介在されて構成されており、電極６ａには直流電源１６が接続されている。そして電極６ａに直流電源１６から電圧が印加されることにより、静電力例えばクーロン力によってウエハＷが吸着される。
支持テーブル２の内部には、冷媒室１７が設けられており、冷媒室１７には、冷媒が冷媒導入管１７ａを介して導入され冷媒排出管１７ｂから排出されて循環し、その冷熱が支持テーブル２を介してウエハＷに対して伝熱され、これによりウエハＷの処理面が所望の温度に制御される。
また、チャンバ１が排気系１２により排気されて真空に保持されていても、冷媒室１７に循環される冷媒によりウエハＷを有効に冷却可能なように、冷却ガスが、ガス導入機構１８によりガス供給ライン１９を介して静電チャック６の表面とウエハＷの裏面との間に導入される。このように冷却ガスを導入することにより、冷媒の冷熱がウエハＷに有効に伝達され、ウエハＷの冷却効率を高くすることができる。冷却ガスとしては、例えばＨｅなどを用いることができる。
シャワーヘッド２０は、チャンバ１の天壁部分に支持テーブル２に対向するように設けられている。シャワーヘッド２０は、下面に多数のガス吐出孔２２が設けられており、上部にガス導入部２０ａを有している。また、シャワーヘッド２０は、内部には空間２１が形成されている。ガス導入部２０ａにはガス供給配管２３ａが接続されており、ガス供給配管２３ａの他端には、エッチングガス及び希釈ガスからなる処理ガスを供給する処理ガス供給系２３が接続されている。処理ガス供給系２３を「ガス供給部」とも称する。処理ガスは、処理ガス供給系２３からガス供給配管２３ａ、ガス導入部２０ａを介してシャワーヘッド２０の空間２１に至り、ガス吐出孔２２から吐出される。
チャンバ１の上部１ａの周囲には、同心状に、マルチポール磁石２４が配置されており、支持テーブル２とシャワーヘッド２０との間の処理空間の周囲に磁界を形成するようになっている。マルチポール磁石２４は、図示しない回転機構により回転可能となっている。
図２は、第１の実施形態に係るプラズマエッチング装置のチャンバの周囲に配置されたマルチポール磁石を模式的に示す水平断面図である。マルチポール磁石２４は、図２の水平断面図に示すように、永久磁石からなる複数のセグメント磁石３１が図示しない支持部材により支持された状態でリング状に配置されて構成されている。図２に示す例では、１６個のセグメント磁石３１がリング状（同心円状）にマルチポール状態で配置されている。すなわち、マルチポール磁石２４においては、隣接する複数のセグメント磁石３１同士の磁極の向きが互いに逆向きになるように配置されており、したがって、磁力線が図示のように隣接するセグメント磁石３１間に形成され、処理空間の周辺部のみに例えば０．０２〜０．２Ｔ（２００〜２０００Ｇａｕｓｓ）、好ましくは０．０３〜０．０４５Ｔ（３００〜４５０Ｇａｕｓｓ）の磁場が形成され、ウエハ配置部分は実質的に無磁場状態となる。このように磁場強度が規定されるのは、磁場が強すぎると洩れ磁場の原因となり、弱すぎるとプラズマ閉じ込め効果が得られなくなるためである。ただし、適正な磁場強度は装置構造等にも依存するため、その範囲は装置によって異なるものである。なお、ウエハ配置部分における実質的に無磁場状態とは、完全に磁場が存在しない場合のみならず、ウエハ配置部分にエッチング処理に影響を与える磁場が形成されず、実質的にウエハ処理に影響を与えない磁場が存在する場合も含む。
図２に示す状態では、ウエハ周辺部に例えば磁束密度４２０μＴ（４．２Ｇａｕｓｓ）以下の磁場が印加されており、これによりプラズマを閉じ込める機能が発揮される。
図３は、第１の実施形態に係るプラズマエッチング装置のセグメント磁石の回転動作及びその際の磁場の変化を説明するための図である。各セグメント磁石３１は、図示しないセグメント磁石回転機構により垂直方向の軸を中心に回転自在に構成されている。図２及び図３（ａ）に示すように、各セグメント磁石３１の磁極がチャンバ１側に向いた状態から、例えば、図３（ｂ）、図３（ｃ）と隣接するセグメント磁石３１が同期して逆方向に回転する。したがって、１つおきのセグメント磁石３１は同方向に回転する。なお、図３（ｂ）は、セグメント磁石３１が４５度回転した状態を示しており、図３（ｃ）は、セグメント磁石３１が９０度回転した状態を示している。セグメント磁石３１をこのように回転させることにより、実質的にマルチポール磁場が形成される状態とマルチポール磁場が形成されない状態との間で切替可能となっている。エッチングする膜の種類によっては、マルチポール磁場が有効に作用する場合と、作用しない場合とがあるから、このようにマルチポール磁場を形成した状態と形成しない状態とを切替可能とすることにより、膜に応じて適切なエッチング条件を選択することができる。
また、プラズマエッチング装置１００の各構成部は、ＣＰＵを備えたプロセスコントローラ５０に接続されて制御される構成となっている。プロセスコントローラ５０には、工程管理者がプラズマエッチング装置１００を管理するためのコマンドの入力操作等を行うキーボードや、プラズマエッチング装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインタフェース５１が接続されている。
また、プロセスコントローラ５０には、プラズマエッチング装置１００で実行される各種処理をプロセスコントローラ５０の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部５２が接続されている。
また、ユーザーインタフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出され、プロセスコントローラ５０が実行することで、プロセスコントローラ５０の制御下で、プラズマエッチング装置１００での所望の処理が行われても良い。レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。プロセスコントローラ５０は、「制御部」とも称する。
例えば、プロセスコントローラ５０は、後述するプラズマエッチング方法を行うようにプラズマエッチング装置１００の各部を制御する。より詳細な一例をあげて説明すると、プロセスコントローラ５０は、処理ガス供給系２３からＳｉ含有ガスをチャンバ１内部に供給し、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を堆積させる。そして、プロセスコントローラ５０は、シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、有機膜及び各線状部分の間の処理対象膜を露出させる。プロセスコントローラ５０により制御される処理の詳細については後述する。
図４は、第１の実施形態における被処理体の構造の概略の一例を示す断面図である。図４の（Ｂ）に示すように、被処理体は、処理対象膜２０１と、処理対象膜２０１の上に形成された複数の小幅の線状部分からなる有機膜２０２と、有機膜２０２の各線状部分２０２ａの間において露出する処理対象膜２０１及び線状部分２０２ａを覆う硬質膜２０４とを有する。以下では、有機膜２０２がフォトレジストである場合を用いて説明するが、これに限定されるものではない。なお、図４に記載されている線状部分２０２ａは、有機膜２０２である。
例えば、図４の（Ａ）に示すウエハＷは、処理対象膜２０１の上に形成された有機膜２０２を備える。処理対象膜２０１は、例えば、ポリシリコンからなる。有機膜２０２は、例えば、フォトレジストであり、ポジ型の感光性樹脂からなる。有機膜２０２は、リソグラフィによって各線状部分２０２ａを有するように形成され、各所において処理対象膜２０１を露出させる開口部２０３を有する。線状部分２０２ａの幅は、リソグラフィによって形成された直後は約６０ｎｍ以上であるが、酸素ラジカルを用いたアッシング等によって約３０ｎｍに縮小される。
ここで、図４の（Ｂ）に示す被処理体の形成方法について説明する。例えば、図４の（Ａ）に示すウエハＷを成膜装置に搬入し、成膜装置が、ウエハＷにＣＶＤ処理を行うことで表面に硬質膜２０４を形成する。ここで、硬質膜２０４は、例えば、Ｓｉ酸化膜である。この際、硬質膜を形成する酸化ケイ素は、等方的に堆積する。この結果、硬質膜２０４は、線状部分２０２ａ及び開口部２０３において露出する処理対象膜２０１を覆い、線状部分２０２ａより幅の太い線状部分２０４ａになる。この図４の（Ｂ）の構造が以下で説明するプラズマエッチング方法を適用する最初の構造となる。
（プラズマエッチング方法）
図５は、第１の実施形態に係るプラズマエッチング方法の処理の流れの一例を示すフローチャートである。図６−１及び図６−２は、第１の実施形態に係るプラズマエッチング方法の処理の流れの一例を示すための図である。
図５に示すように、第１の実施形態に係るプラズマエッチング方法は、処理タイミングとなると（ステップＳ１０１）、プラズマエッチング装置１００は、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物２０９を被処理体に堆積させる堆積工程を行う（ステップＳ１０２）。具体的には、プロセスコントローラ５０は、排気系１２の真空ポンプにより排気ポート１１を介してチャンバ１内を減圧し、処理ガス供給系２３からＳｉ含有ガスをチャンバ１内部に供給し、Ｓｉ含有ガスのプラズマによるプラズマ処理を被処理体に行う。また、プロセスコントローラ５０は、バイアス電圧を印加しながらＳｉ含有ガスによるプラズマ処理を実行することで、シリコン含有堆積物２０９を堆積させる。この結果、図６−１の（Ｃ）に示すように、シリコン含有堆積物２０９が硬質膜２０４の上に堆積される。なお、図６−１の（Ｂ）は、被処理体を示し、図４の（Ｂ）と同一である。ここで、Ｓｉ含有ガスは、例えば、ＳｉＣｌ４又はＳｉＦ４を含む。Ｓｉ含有ガスは、好ましくは、Ｏ２ガスを更に含む。
より詳細な一例をあげて説明する。プラズマエッチング装置１００は、被処理体を静電チャック６の上に載置する。その後、プラズマエッチング装置１００のプロセスコントローラ５０は、シャワーヘッド２０からチャンバ１内部にＳｉ含有ガスを含む処理ガスを導入し、第２の高周波電源２６からチャンバ１内部へプラズマ生成用の高周波電力を印加してＳｉ含有ガスからプラズマを生じさせる。また、プロセスコントローラ５０は、第１の高周波電源１５から静電チャック６へイオン引き込み用の高周波電力を印加することで、プラズマ中のイオンをウエハＷに向けて引き込む。
そして、プラズマエッチング装置１００は、シリコン含有堆積物が堆積された後に、ＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、有機膜２０２の各線状部分２０２ａ及び線状部分２０２ａ間の処理対象膜２０１を露出させる第１のエッチング工程を行う（ステップＳ１０３）。この結果、図６−１の（Ｄ）に示すように、線状部分２０２ａの上部が露出するとともに、処理対象膜２０１のうち、開口部２０３に位置する部分が露出する。ここで、ＣＦ系ガスがＣＦ４又はＣ４Ｆ８を含み、ＣＨＦ系ガスがＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３Ｆのいずれか１つを含む。
より詳細な一例をあげて説明する。プラズマエッチング装置１００は、プロセスコントローラ５０が、シャワーヘッド２０からチャンバ１内部にＣＦ系ガス及びＣＨＦ系ガスを含む処理ガスを導入し、第２の高周波電源２６からチャンバ１内部へプラズマ生成用の高周波電力を印加してＣＦ系ガス及びＣＨＦ系ガスからプラズマを生じさせる。また、プロセスコントローラ５０は、第１の高周波電源１５から静電チャック６へイオン引き込み用の高周波電力を印加して生じたプラズマ中のイオンをウエハＷに向けて引き込む。また、プロセスコントローラ５０は、線状部分２０４ａの頂部が除去されて内部の線状部分２０２ａが露出し、且つ、線状部分２０４ａ間の硬質膜２０４が除去されて開口部２０３において処理対象膜２０１が露出するまで処理を継続する。
図７は、第１の実施形態における第１の堆積工程について更に説明するための図である。図７の（Ｂ）〜（Ｄ）は、それぞれ、図６−１の（Ｂ）〜（Ｄ）に対応する。図７の３０１〜３０３は、図７の（Ｂ）〜（Ｄ）における被処理体の断面画像のトレース図である。トレース図３０１〜３０３において、「Ｃｅｌｌ Ｓｈｏｕｌｄｅｒ」は、凸部の肩の角度を示す。肩の角度が９０度であれば、肩が直角になっていることを示す。
図７に示すように、図７の（Ｂ）では、肩の角度は「４１．２」度であった。その後、堆積工程を行うことで、図７の部分３０４に示すように、シリコン含有堆積物が堆積され、図７（Ｃ）では、肩の角度が「５６．４」度となった。その後、第１のエッチングを行うことで、図７の（Ｄ）では、図７の（Ｂ）と比較してすこし下がったものの、肩の角度は「５５．８」度となった。ここで、堆積工程を行わない場合、肩の角度は、図７の（Ｂ）よりも下がると考えられる。すなわち、堆積工程を行うことで、堆積工程を行わない場合と比較して肩をより維持可能となった。言い換えると、第１のエッチングが終わった段階における部分３０５が丸くなる度合いを減少させることが可能となった。
そして、プラズマエッチング装置１００は、露出した有機膜２０２を選択的に除去するアッシング工程を行う（ステップＳ１０４）。この結果、図６−２の（Ｅ）に示すように、各線状部分２０４ａにおいて露出した線状部分２０２ａがアッシングによって選択的に除去されて空間２０５が形成され、各線状部分２０４ａは一対の線状部分２０６ａ、２０６ｂに転換される。
例えば、このアッシング工程において、プラズマエッチング装置１００では、プロセスコントローラ５０が、シャワーヘッド２０からチャンバ１内部へＯ２ガスを含む処理ガスを導入し、チャンバ１内部へプラズマ生成用の高周波電力を印加してＯ２ガスからプラズマを生じさせる。また、プロセスコントローラ５０、静電チャック６へイオン引き込み用の高周波電力を印加して生じたプラズマ中のイオンをウエハＷに向けて引き込む。
そして、プラズマエッチング装置１００は、残存する硬質膜２０４にエッチングを行う第２のエッチング工程を行う（ステップＳ１０５）。この結果、図６−２の（Ｆ）に示すように、先端屈曲部分が集中的に除去されて一対の線状部分２０６ａ及び２０６ｂの高さが縮小するにつれて、各線状部分２０６ａ及び２０６ｂはそれぞれ左右対称形状に成形される。すなわち、Ｓｉ酸化物からなる一対の線状部分２０６ａ及び２０６ｂは、図中上下方向にエッチングされて高さが縮小するが、一般的に、プラズマエッチングでは尖った部分にイオンが集中する傾向があり、尖った部分が優先的に除去される。
例えば、この第２のエッチング工程において、プラズマエッチング装置１００では、プロセスコントローラ５０が、シャワーヘッド２０からチャンバ１内部へＣＦ４ガスを含む処理ガスを導入し、チャンバ１内部へプラズマ生成用の高周波電力を印加してＣＦ４ガスからプラズマを生じさせる。また、プロセスコントローラ５０は、静電チャック６へイオン引き込み用の高周波電力を、例えば、１００Ｗで印加して生じたプラズマ中のイオンをウエハＷに向けて引き込む。
なお、ウエハＷを上方から眺めたとき、線状部分２０２ａが除去された直後の各線状部分２０６ａ及び２０６ｂの側部は、直線状を呈さず、凹凸を有する。言い換えると、各線状部分２０６ａ及び２０６ｂの幅は一定でなくばらついている。ここで、第２のエッチング工程を行うことで、各線状部分２０６ａ及び２０６ｂの側部における凸部が集中的に除去される結果、各線状部分２０６ａ及び２０６ｂの側部の形状が滑らかになり、ＬＷＲを低下させることが可能となる。
その後、プラズマエッチング装置１００は、残存する硬質膜をマスクとして処理対象膜２０１にエッチングを行う第３のエッチング工程を行う（ステップＳ１０６）。この結果、図６−２の（Ｇ）に示すように、線状部分２０６ａ及び２０６ｂをマスクとして処理対象膜２０１がエッチングされる。
例えば、この第３のエッチング工程において、プラズマエッチング装置１００では、プロセスコントローラ５０が、シャワーヘッド２０からチャンバ１内部へＨＢｒガスを含む処理ガスを導入し、チャンバ１内部へプラズマ生成用の高周波電力を印加してＣＦ４ガスからプラズマを生じさせる。また、プロセスコントローラ５０は、静電チャック６へイオン引き込み用の高周波電力を印加して生じたプラズマ中のイオンをウエハＷに向けて引き込む。この結果、それぞれ左右対称形状に成形された線状部分２０６ａ及び２０６ｂに覆われていない処理対象膜２０１がエッチングされ、処理対象膜２０１に開口部２０３に対応する開口部２０７が形成されるとともに、一対の線状部分２０６ａ及び２０６ｂの間の間隙（ギャップ）に対応する開口部２０８が形成される。また、各線状部分２０６ａ及び２０６ｂは非対称形状を呈していないので、一対の線状部分２０６ａ及び２０６ｂの間の間隙に進入したイオンは先端屈曲部分に衝突することがなく、処理対象膜２０１へほぼ垂直に衝突する。その結果、開口部２０８は断面形状が乱れることがなく、その断面形状は処理対象膜２０１に対してほぼ垂直な矩形形状を呈する。
上述したように、第１の実施形態によれば、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物２０９を被処理体に堆積させる堆積工程を行い、シリコン含有堆積物が堆積された後に、ＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、有機膜２０２の線状部分２０２ａ及び各線状部分２０２ａ間の処理対象膜２０１を露出させる第１のエッチング工程を行う。この結果、堆積工程を行わない手法と比較して線状部分２０４ａの肩の部分を残すことが可能となる。言い換えると、肩部分の形状を改善可能となる。この結果、その後のエッチングの精度を高めることが可能となる。
すなわち、ダブルパターニングエッチングを行う場合、マスク形状の肩部分がエッチングされて丸くなることがある。これに対して、第１の実施形態によれば、シリコン含有堆積物２０９を堆積した上で、第１のエッチングを行うので、肩部分が丸くなってしまう形状を改善可能となる。
また、第１の実施形態によれば、露出した有機膜２０２を選択的に除去するアッシング工程と、残存する硬質膜２０４にエッチングを行う第２のエッチング工程と、残存する硬質膜２０４をマスクとして処理対象膜２０１にエッチングを行う第３のエッチング工程とを更に行う。この結果、肩部分が丸くなってしまう形状を改善しつつダブルパターニングエッチングを行うことが可能である。
また、第１の実施形態によれば、堆積工程においてバイアス電圧を印加する。この結果、シリコン含有堆積物を確実に堆積させることが可能となる。
また、第１の実施形態によれば、Ｓｉ含有ガスが、ＳｉＣｌ４又はＳｉＦ４を含む。この結果、シリコン含有堆積物を確実に堆積させることが可能となる。
また、第１の実施形態によれば、Ｓｉ含有ガスが、Ｏ２ガスを更に含む。この結果、Ｏ２ガスとＳｉ含有ガスが反応しＳｉＯ２としてシリコン含有堆積物を確実に堆積させることが可能となる。
また、第１の実施形態によれば、ＣＦ系ガスがＣＦ４又はＣ４Ｆ８を含み、ＣＨＦ系ガスがＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３Ｆのいずれか１つを含む。この結果、シリコン含有堆積物が堆積された状態の被処理体において、有機膜２０２の各線状部分２０２ａ及び各線状部分２０２ａ間の処理対象膜２０１を確実に露出させることが可能となる。
（他の実施形態）
以上、第１の実施形態に係るプラズマエッチング装置及びプラズマエッチング方法について説明したが、これに限定されるものではない。以下では、他の実施形態について説明する。
（表面改質処理）
例えば、シリコン含有堆積物が堆積された後に、水素ガスによるプラズマでシリコン含有堆積物の表面改質処理を実行する表面改質工程を更に行っても良い。この場合、第１のエッチング工程は、表面改質処理の後にエッチングを行う。例えば、ＳｉＣｌ４ガスによりシリコン含有堆積物が堆積された後に、堆積されたＳｉＯ２膜にＨ２プラズマによる処理を行う。その後、第１のエッチングを行う。この結果、表面改質処理を行わない場合と比較して、肩部分が丸くなる形状を更に改善可能となる。
（被処理体）
また、例えば、第１の実施形態における被処理体は、図４の（Ｂ）に示す場合に限定されるものではない。例えば、有機膜２０２の下にＳｉ酸化膜を更に有し、その下に処理対象膜２０１が設けられていても良い。
また、例えば、第１の実施形態では、図５のステップＳ１０５において、一対の線状部分２０６ａ及び２０６ｂにエッチングを行う際、静電チャック６に印加されるイオン引き込み用の高周波電力が１００Ｗである場合を例に説明したが、これに限定されるものではない。例えば、印加される高周波電力が１００Ｗより小さくても良く、大きくても良い。ここで、イオン引き込み用の高周波電力が小さい場合には、線状部分２０６ａ及び２０６ｂが急激に除去されることがない。この結果、エッチングの継続時間を調整することによって線状部分２０６ａ及び２０６ｂを所望の形状へ容易に成形することができる。なお、静電チャック６にイオン引き込み用の高周波電力を印加せず、プラズマ生成用の高周波電力に起因するセルフバイアス電圧を発生させるだけでも、線状部分２０６ａ及び２０６ｂに弱いエッチングを行うことができるので、イオン引き込み用の高周波電力は０Ｗであっても良い。
また、例えば、第１の実施形態では、アッシング工程と第２のエッチングとをそれぞれ１回行う場合について説明したが、これに限定されるものではない。例えば、アッシング工程と第２のエッチング工程とを交互に繰り返しても良い。この場合、線状部分２０４ａにおいて線状部分２０２ａが途中まで除去され、空間２０５の上部を除いて該空間２０５が拡大されて非対称形状が発生し始めると、アッシング工程を一旦中断して線状部分２０６ａ及び２０６ｂのエッチングを行う。このとき、発生し始めた先端屈曲部分が除去される。その後、再び、アッシング工程を開始し、残りの線状部分２０２ａを選択的に除去する。この結果、アッシング工程において、非対称形状が成長するのを抑制することができる。なお、アッシング工程及び第２のエッチング工程の繰り返し回数は、任意の回数であって良い。
また、例えば、第１の実施形態では、ウエハＷでは、硬質膜２０４がＣＶＤ処理によって形成される場合を例に説明したが、これに限定されるものではない。例えば、ウエハＷにおいて有機膜２０２の各線状部分２０２ａの幅を縮小することなく、ＢＴＢＡＳ等のＳｉ含有ガス、並びに酸素ラジカルを用いたＭＬＤ（Molecular Layer Deposition）によって硬質膜２０４を形成しても良い。この場合、硬質膜２０４の形成においてフォトレジスト膜３８中のＣが消費されるため、各線状部分２０２ａの幅は縮小する。したがって、硬質膜２０４の形成とフォトレジスト膜３８の各線状部分２０２ａの幅の縮小を同時に行うことができる。
また、例えば、第１の実施形態では、硬質膜２０４としてＳｉ酸化膜が用いられたが、これに限定されるものではない。硬質膜としては、有機膜２０２及び処理対象膜２０１に対して選択比を確保できる膜であれば良く、例えば、ＳＯＧ（Spin On Glass）膜やＳｉＣ膜であっても良い。
また、例えば、被処理体は、極小ピッチライン形成処理が施される基板は半導体デバイス用のウエハであっても良く、ＬＣＤ（Liquid Crystal Display）等を含むＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であっても良い。
以下に、開示のプラズマエッチング方法について、実施例をあげて更に詳細に説明する。ただし、開示のプラズマエッチング方法は、下記の実施例に限定されるものではない。
（比較例１）
被処理体に対して、第１のエッチングを行った。第１のエッチングは、以下の条件を用いて行った。
（第１のエッチング）
処理ガス：ＣＦ４／ＣＨＦ３＝８０／１８０ｓｃｃｍ
圧力：８．０Ｐａ（６０ｍＴｏｒｒ）
高周波電力（ＨＦ／ＬＦ）：２５０／５０Ｗ
温度（上部／側壁部／下部）：８０／７０／６０℃
（実施例１）
被処理体に対して、以下の堆積工程を行った上で、第１のエッチングを行った。第１のエッチングは、比較例１と同一の条件で行った。
（堆積工程）
処理ガス：ＳｉＣｌ４／Ｏ２／Ｈｅ＝２５／２５／１２００ｓｃｃｍ
圧力：１．３Ｐａ（１０ｍＴｏｒｒ）
高周波電力（ＨＦ／ＬＦ）：５００／０Ｗ
温度（上部／側壁部／下部）：８０／７０／６０℃
時間：２０秒
（実施例２）
堆積工程において、高周波電力として以下の値を用いた。他の条件は実施例１と同一である。
高周波電力（ＨＦ／ＬＦ）：５００／５０Ｗ
（実施例３）
堆積工程において、高周波電力として以下の値を用いた。他の条件は実施例１と同一である。
高周波電力（ＨＦ／ＬＦ）：５００／１００Ｗ
（比較例１及び実施例１〜３についての処理結果）
図８は、比較例１及び実施例１〜３についての処理結果を示す図である。図８のトレース図３１１は、比較例１における第１のエッチング前の被処理体の断面図のトレース図である。トレース図３２１は、比較例１における第１のエッチング後の被処理体の断面図のトレース図である。また、トレース図３１２〜３１４は、それぞれ、実施例１〜３における堆積工程後の被処理体の断面図のトレース図である。トレース図３２２〜３２４は、それぞれ、実施例１〜３における第１のエッチング後の被処理体の断面図のトレース図である。また、図８の表３３１〜表３３４は、それぞれ、比較例１及び実施例１〜３における凸部の輪郭形状を示す図である。表３３１〜表３３４において、実線は、第１のエッチング後の輪郭形状を示し、破線は、第１のエッチング前の輪郭形状を示す。トレース図では、Ｃｅｌｌ Ｓｈｏｕｌｄｅｒを併せて示した。
図８に示すように、堆積工程を行わない比較例１と比較して、堆積工程を行った実施例１〜３においては、実施例１〜３のいずれにおいても、第１のエッチング後において、Ｃｅｌｌ Ｓｈｏｕｌｄｅｒの値が改善した。言い換えると、実施例１〜３においては、比較例１と比較して、肩の形状があまり丸くならず、肩が残った。
また、図８に示すように、実施例２及び３に示すように、バイアス電力を供給することで、バイアス電力をかけない実施例１と比較して横に広げてシリコン堆積物を堆積させることが可能となった。この結果、例えば、実施例２では、実施例１と比較して、Ｃｅｌｌ Ｓｈｏｕｌｄｅｒを更に改善可能となった。
（実施例４）
被処理体に対して、以下の堆積工程を行った上で、以下の表面改質工程を行い、その後、第１のエッチングを行った。第１のエッチングは、比較例１と同一の条件で行った。
（堆積工程）
処理ガス：ＳｉＣｌ４／Ｏ２／Ｈｅ＝２５／２５／２００ｓｃｃｍ
圧力：１．３Ｐａ（１０ｍＴｏｒｒ）
高周波電力（ＨＦ／ＬＦ）：５００／０Ｗ
温度（上部／側壁部／下部）：８０／７０／６０℃
時間：２０秒
（表面改質工程）
処理ガス：Ｈ２＝３００ｓｃｃｍ
圧力：６．５Ｐａ（５０ｍＴｏｒｒ）
高周波電力（ＨＦ／ＬＦ）：２００／０Ｗ
温度（上部／側壁部／下部）：８０／７０／２０℃
時間：３０秒
（実施例４についての処理結果）
図９は、実施例４についての処理結果について示すための図である。図９のトレース図３４１は、実施例１における堆積工程後の被処理体の断面図のトレース図である。トレース図３４２は、実施例１における堆積工程後の被処理体をＤＨＦ（０．５％）で洗浄した場合における被処理体の断面図のトレース図である。トレース図３４３は、実施例４における堆積工程後の被処理体の断面図のトレース図である。トレース図３４４は、実施例４における堆積工程後の被処理体をＤＨＦ（０．５％）で洗浄した場合における被処理体の断面図のトレース図である。
ここで、実施例１における堆積工程では、ＳｉＯ２が堆積されることになる。この結果、ＤＨＦで洗浄すると、トレース図３４２に示すように、シリコン含有堆積物が溶けていく。これに対して、表面改質工程を行うことで、堆積工程により堆積されたＳｉＯ２のＯ２が還元されてシリコンとなる。この結果、トレース図３４４に示すように、ＤＨＦで洗浄すると、トレース図３４２に示すように、シリコン含有堆積物が溶けずに残る。
ここで、ＳｉＯ２と比較して、シリコンが表面にあることで、エッチングの際の選択比を高くすることが可能となる。すなわち、表層にシリコンを配置することで、処理対象膜２０１から遠くにあり、シャワーヘッド２０により近い部分が選択的にエッチングすることが可能となり、結果的に肩がより残るようになる。この結果、表面改質工程を行うことで、更に肩を残すことが可能となる。
１ チャンバ
６ 静電チャック
１１ 排気ポート
１２ 排気系
２３ 処理ガス供給系
５０ プロセスコントローラ
１００ プラズマエッチング装置
２０１ 処理対象膜
２０２ 有機膜
２０３ 開口部
２０４ 硬質膜
２０５ 空間
２０７ 開口部
２０８ 開口部
２０９ シリコン含有堆積物

Claims (14)

  1. 処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分を有する有機膜と、各前記線状部分の間において露出する前記処理対象膜及び前記線状部分を覆う硬質膜とを有する被処理体に対して、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を堆積させる堆積工程と、
    前記シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、前記有機膜の各前記線状部分及び各前記線状部分間の前記処理対象膜を露出させる第１のエッチング工程と
    を含むことを特徴とするプラズマエッチング方法。
  2. 露出した前記有機膜を選択的に除去するアッシング工程と、
    残存する前記硬質膜にエッチングを行う第２のエッチング工程と
    残存する前記硬質膜をマスクとして前記処理対象膜にエッチングを行う第３のエッチング工程と
    を更に含むことを特徴とする請求項１に記載のプラズマエッチング方法。
  3. 前記堆積工程において、バイアス電圧を印加することを特徴とする請求項１又は２に記載のプラズマエッチング方法。
  4. 前記シリコン含有堆積物が堆積された後に、水素ガスによるプラズマで前記シリコン含有堆積物の表面改質処理を実行する表面改質工程を更に含み、
    前記第１のエッチング工程は、前記表面改質処理の後にエッチングすることを特徴とする請求項１〜３のいずれか１項に記載のプラズマエッチング方法。
  5. 前記Ｓｉ含有ガスが、ＳｉＣｌ４又はＳｉＦ４を含むことを特徴とする請求項１〜４のいずれか１項に記載のプラズマエッチング方法。
  6. 前記Ｓｉ含有ガスが、Ｏ２ガスを更に含むことを特徴とする請求項５に記載のプラズマエッチング方法。
  7. 前記ＣＦ系ガスがＣＦ４又はＣ４Ｆ８を含み、前記ＣＨＦ系ガスがＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３Ｆのいずれか１つを含むことを特徴とする請求項１〜６のいずれか１項に記載のプラズマエッチング方法。
  8. 処理対象膜と、該処理対象膜の上に形成された複数の小幅の線状部分からなる有機膜と、各前記線状部分の間において露出する前記処理対象膜及び前記線状部分を覆う硬質膜とを有する被処理体に対して、プラズマエッチング処理を行うためのチャンバと、
    前記チャンバ内を減圧するための排気部と、
    前記チャンバ内に処理ガスを供給するためのガス供給部と、
    Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を前記被処理体に堆積させ、前記シリコン含有堆積物が堆積された後にＣＦ系ガス及びＣＨＦ系ガスのプラズマによりエッチングすることで、前記有機膜の各前記線状部分及び各前記線状部分間の前記処理対象膜を露出させる第１のエッチングを行う制御部と
    を備えたことを特徴とするプラズマエッチング装置。
  9. 前記制御部は、露出した前記有機膜を選択的に除去するアッシング処理と、残存する前記硬質膜にエッチングを行う第２のエッチングと、残存する前記硬質膜をマスクとして前記処理対象膜にエッチングを行う第３のエッチングとを行うことを特徴とする請求項８に記載のプラズマエッチング装置。
  10. 前記制御部は、Ｓｉ含有ガスによるプラズマ処理によりシリコン含有堆積物を堆積させる際、バイアス電圧を印加することを特徴とする請求項８又は９に記載のプラズマエッチング装置。
  11. 前記制御部は、前記シリコン含有堆積物が堆積された後に、水素ガスによるプラズマで前記シリコン含有堆積物の表面改質処理を実行し、
    前記表面改質処理の後に前記第１のエッチングを行うことを特徴とする請求項８〜１０のいずれか１項に記載のプラズマエッチング装置。
  12. 前記Ｓｉ含有ガスが、ＳｉＣｌ４又はＳｉＦ４を含むことを特徴とする請求項８〜１１のいずれか１項に記載のプラズマエッチング装置。
  13. 前記Ｓｉ含有ガスが、Ｏ２ガスを更に含むことを特徴とする請求項１２に記載のプラズマエッチング装置。
  14. 前記ＣＦ系ガスがＣＦ４又はＣ４Ｆ８を含み、前記ＣＨＦ系ガスがＣＨＦ３、ＣＨ２Ｆ２又はＣＨ３Ｆのいずれか１つを含むことを特徴とする請求項８〜１３のいずれか１項に記載のプラズマエッチング装置。
JP2012186614A 2012-08-27 2012-08-27 プラズマエッチング方法及びプラズマエッチング装置 Active JP6096438B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012186614A JP6096438B2 (ja) 2012-08-27 2012-08-27 プラズマエッチング方法及びプラズマエッチング装置
US13/973,585 US20140073113A1 (en) 2012-08-27 2013-08-22 Plasma etching method and plasma etching apparatus
US14/085,337 US9156307B2 (en) 2012-08-27 2013-11-20 Plasma etching method and plasma etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012186614A JP6096438B2 (ja) 2012-08-27 2012-08-27 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
JP2014045077A true JP2014045077A (ja) 2014-03-13
JP6096438B2 JP6096438B2 (ja) 2017-03-15

Family

ID=50233673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012186614A Active JP6096438B2 (ja) 2012-08-27 2012-08-27 プラズマエッチング方法及びプラズマエッチング装置

Country Status (2)

Country Link
US (1) US20140073113A1 (ja)
JP (1) JP6096438B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076620A (ja) * 2014-10-07 2016-05-12 東京エレクトロン株式会社 被処理体を処理する方法
JP2017117883A (ja) * 2015-12-22 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2020017569A (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658192B2 (en) * 2017-09-13 2020-05-19 Tokyo Electron Limited Selective oxide etching method for self-aligned multiple patterning
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235590A (ja) * 1994-02-22 1995-09-05 Nec Corp 半導体装置の製造方法
JPH11293470A (ja) * 1998-04-10 1999-10-26 Tokyo Electron Ltd シリコン酸化膜の成膜方法および装置
US20090068842A1 (en) * 2007-09-12 2009-03-12 Hynix Semiconductor Inc. Method for forming micropatterns in semiconductor device
US20090130851A1 (en) * 2007-11-21 2009-05-21 Makoto Hasegawa Method for manufacturing semiconductor device
JP2010153702A (ja) * 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
US20100233883A1 (en) * 2009-03-10 2010-09-16 Tokyo Electon Limited Substrate processing method
WO2010134176A1 (ja) * 2009-05-20 2010-11-25 株式会社 東芝 凹凸パターン形成方法
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235590A (ja) * 1994-02-22 1995-09-05 Nec Corp 半導体装置の製造方法
JPH11293470A (ja) * 1998-04-10 1999-10-26 Tokyo Electron Ltd シリコン酸化膜の成膜方法および装置
US20090068842A1 (en) * 2007-09-12 2009-03-12 Hynix Semiconductor Inc. Method for forming micropatterns in semiconductor device
JP2009071306A (ja) * 2007-09-12 2009-04-02 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
US20090130851A1 (en) * 2007-11-21 2009-05-21 Makoto Hasegawa Method for manufacturing semiconductor device
JP2009130035A (ja) * 2007-11-21 2009-06-11 Toshiba Corp 半導体装置の製造方法
JP2010153702A (ja) * 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
US20100233883A1 (en) * 2009-03-10 2010-09-16 Tokyo Electon Limited Substrate processing method
JP2010212415A (ja) * 2009-03-10 2010-09-24 Tokyo Electron Ltd 基板処理方法
WO2010134176A1 (ja) * 2009-05-20 2010-11-25 株式会社 東芝 凹凸パターン形成方法
US20120115250A1 (en) * 2009-05-20 2012-05-10 Kabushiki Kaisha Toshiba Concave-convex pattern forming method and magnetic tunnel junction element forming method
JP2012054343A (ja) * 2010-08-31 2012-03-15 Tokyo Electron Ltd 微細パターンの形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076620A (ja) * 2014-10-07 2016-05-12 東京エレクトロン株式会社 被処理体を処理する方法
JP2017117883A (ja) * 2015-12-22 2017-06-29 東京エレクトロン株式会社 エッチング方法
JP2020017569A (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2020022045A1 (ja) * 2018-07-23 2020-01-30 東京エレクトロン株式会社 エッチング方法及びエッチング装置

Also Published As

Publication number Publication date
JP6096438B2 (ja) 2017-03-15
US20140073113A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6035117B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US10068778B2 (en) Plasma processing method and plasma processing apparatus
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
US10290476B2 (en) Plasma processing method and plasma processing apparatus
TW201145384A (en) Semiconductor device manufacturing method and plasma etching apparatus
US20070184657A1 (en) Etching method
JP6151215B2 (ja) プラズマエッチング方法
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6096438B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2008192906A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7405162B2 (en) Etching method and computer-readable storage medium
JP2006278436A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
TWI525692B (zh) Plasma etching method, control program and computer memory media
JP2009158740A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2007214299A (ja) エッチング方法
KR102122203B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
US9156307B2 (en) Plasma etching method and plasma etching apparatus
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010166092A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170216

R150 Certificate of patent or registration of utility model

Ref document number: 6096438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250