CN110391140A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN110391140A
CN110391140A CN201910292084.3A CN201910292084A CN110391140A CN 110391140 A CN110391140 A CN 110391140A CN 201910292084 A CN201910292084 A CN 201910292084A CN 110391140 A CN110391140 A CN 110391140A
Authority
CN
China
Prior art keywords
area
substrate
film
gas
deposition film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910292084.3A
Other languages
English (en)
Other versions
CN110391140B (zh
Inventor
胜沼隆幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floating Corp
Original Assignee
Floating Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floating Corp filed Critical Floating Corp
Publication of CN110391140A publication Critical patent/CN110391140A/zh
Application granted granted Critical
Publication of CN110391140B publication Critical patent/CN110391140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种能够提高第一区域相对于第二区域的蚀刻的选择性的方法。一实施方式的方法相对于基片的第二区域选择性地蚀刻基片的第一区域，其中，该第二区域由与第一区域的材料不同的材料形成。在该方法中，在基片上形成沉积膜。沉积膜利用从第一气体生成的等离子体所包含的化学种形成。接着，对形成有沉积膜的基片供给前体气体。由前体气体所包含的前体在基片上形成吸附膜，接着，对形成有沉积膜和吸附膜的基片供给来自由第二气体生成的等离子体的离子，使第一区域的材料与沉积膜所包含的化学种反应，来蚀刻第一区域。吸附膜用于降低第一区域的蚀刻期间的第二区域的蚀刻速率。

Description

蚀刻方法和等离子体处理装置
技术领域
本发明的实施方式涉及蚀刻方法和等离子体处理装置。
背景技术
在电子器件的制造过程中，对基片应用等离子体蚀刻。在等离子体蚀刻中，基片配置在等离子体处理装置的腔室内。而且，在腔室内利用处理气体生成等离子体。利用来自等离子体的离子或者自由基之类的化学种来蚀刻基片。
在下述的的专利文献1中记载有一种等离子体蚀刻。该文献记载的等离子体蚀刻能够相对于硅氧化物膜选择性地蚀刻硅氮化物膜。在该文献记载的等离子体蚀刻中，使用CH3F气体与O2气体的混合气体。
现有技术文献
专利文献
专利文献1：日本特开2003－229418号公报
发明内容
发明想要解决的技术问题
在等离子体蚀刻中，要求相对于基片的第二区域选择性地蚀刻第一区域。并且，要求提高第一区域相对于第二区域的蚀刻的选择性。
用于解决技术问题的技术方案
在第一方式中，其中，一种相对于基片的第二区域选择性地蚀刻基片的第一区域的方法，其中，第二区域由与第一区域的材料不同的材料形成。该方法包括：(i)在基片上形成沉积膜的步骤，其中，该沉积膜由从第一气体生成的等离子体所包含的化学种形成；(ii)对形成有沉积膜的基片供给前体气体的步骤，由该前体气体所包含的前体在该基片上形成吸附膜；和(iii)对形成有沉积膜和吸附膜的基片供给来自由第二气体生成的等离子体的离子，使第一区域的材料与沉积膜所包含的化学种反应，来蚀刻第一区域的步骤，吸附膜用于降低蚀刻第一区域的步骤中的第二区域的蚀刻速率。
在第一方式的方法中，利用来自从第二气体生成的等离子体的离子，促进沉积膜所包含的化学种与第一区域的材料的反应。其结果，第一区域被蚀刻。另外，为了降低蚀刻第一区域的步骤中的第二区域的蚀刻速率，吸附膜形成在基片上。因此，根据第一方式的方法，提高第一区域相对于第二区域的蚀刻的选择性。
在一实施方式中，吸附膜可以用于减少蚀刻第二区域的沉积膜中的化学种的量。
在一实施方式中，沉积膜可以包含碳、氢和氟。
在一实施方式中，第一气体可以含有氢氟碳化合物气体。在一实施方式中，氢氟碳化合物气体可以包含CH3F气体。
在一实施方式中，第一区域可以由氮化硅形成。
在一实施方式中，吸附膜可以用于减少蚀刻第二区域的沉积膜中的氟的量。在一实施方式中，第二区域可以包含硅。在一实施方式中，吸附膜可以包含硅。在一实施方式中，前体气体可以为含硅气体。
在第二方式中，提供一种等离子体处理装置。等离子体处理装置包括腔室、支承台、气体供给部、等离子体生成部和控制部。支承台在腔室的内部空间中支承基片。气体供给部对内部空间供给气体。等离子体生成部激发内部空间中的气体来生成等离子体。控制部控制气体供给部和等离子体生成部。
在第二方式的等离子体处理装置中，控制部在基片载置于支承台上的状态下，控制气体供给部和等离子体生成部，以使得在内部空间中从第一气体生成等离子体。基片包含第一区域和第二区域。第二区域由与第一区域的材料不同的材料形成。在基片上，利用从第一气体生成的等离子体所含化学种形成沉积膜。控制部控制气体供给部，以使得在形成有沉积膜的基片载置于支承台上的状态下，对基片供给前体气体。在基片上，由前体气体所包含的前体形成吸附膜。控制部控制气体供给部和等离子体生成部，以使得在形成有沉积膜和吸附膜的基片载置于支承台上的状态下，在内部空间中从第二气体生成等离子体。将来自从第二气体生成的等离子体的离子供给到基片。第一区域的材料与沉积膜所包含的化学种反应来蚀刻第一区域。吸附膜用于降低第一区域的蚀刻期间的第二区域的蚀刻速率。
在第三方式中，提供一种相对于基片的第二区域选择性地蚀刻基片的第一区域的方法。该方法包括：(i)在基片上形成沉积膜的步骤；(ii)在形成有沉积膜的基片上形成吸附膜的步骤，其中，该吸附膜为单分子的吸附膜；和(iii)对形成有沉积膜和吸附膜的基片供给来自等离子体的离子以使第一区域的材料与沉积膜所包含的化学种反应，由此蚀刻第一区域的步骤，吸附膜用于降低蚀刻第一区域的步骤中的第二区域的蚀刻速率。
在第三方式的方法中，利用来自等离子体的离子，能够促进沉积膜所包含的化学种与第一区域的材料的反应。其结果，能够蚀刻第一区域。另外，为了降低蚀刻第一区域的步骤中的第二区域的蚀刻速率，基片上形成吸附膜。因此，根据第三方式的方法，提高第一区域相对于第二区域的蚀刻的选择性。
在一实施方式中，可以在基片形成开口。第一区域是划分出开口的底部。第二区域是划分出开口的侧部。
在一实施方式中，基片可以包含具有第一区域和第二区域的膜。开口可以形成于该膜。在一实施方式中，膜可以是硅氧化物膜或SiOCH膜。
在一实施方式中，沉积膜可以含有碳和氟。吸附膜可以用于减少沉积膜的氟的量。在该实施方式中，沉积膜中的氟与吸附膜的化学种反应而能够被除去。其结果，能够由沉积膜形成保护膜。该保护膜的碳含有率比较高。因此，利用保护膜，能够在第一区域的蚀刻中抑制第二区域即侧部的蚀刻。
在第四方式中，提供一种等离子体处理装置。等离子体处理装置包括腔室、支承台、气体供给部、等离子体生成部和控制部。支承台在腔室的内部空间中支承基片。气体供给部对内部空间供给气体。等离子体生成部激发内部空间中的气体来生成等离子体。控制部控制气体供给部和等离子体生成部。
在第四方式的等离子体处理装置中，控制部控制气体供给部和等离子体生成部，以使得在基片载置于支承台上的状态下，在基片上形成沉积膜。基片具有第一区域和第二区域。控制部控制气体供给部，以使得在形成有沉积膜的基片载置于支承台上的状态下，在基片上形成单分子的吸附膜。控制部控制气体供给部和等离子体生成部，以使得在形成有沉积膜和吸附膜的基片载置于支承台上的状态下，在内部空间中生成等离子体。将来自等离子体的离子供给到基片，第一区域的材料与沉积膜所包含的化学种反应来蚀刻第一区域。吸附膜用于降低第一区域的蚀刻期间的第二区域的蚀刻速率。
发明效果
如以上说明的那样，能够提高第一区域相对于第二区域的蚀刻的选择性。
附图说明
图1是表示一实施方式的蚀刻方法的流程图。
图2的(a)是能够应用图1所示的方法的一例的基片的局部放大截面图，图2的(b)是用于说明图1所示的方法的步骤ST1的图，图2的(c)是用于说明图1所示的方法的步骤ST2的图。
图3是表示能够在各种实施方式的蚀刻方法中使用的一例的等离子体处理装置的图。
图4的(a)是用于说明图1所示的方法的步骤ST3的图，图4的(b)是执行图1所示的方法后的状态下的一例的基片的局部放大截面图。
图5是与图1所示的方法有关的一例的时序图。
图6是与图1所示的方法有关的另一例的时序图。
图7的(a)是能够应用图1所示的方法的另一例的基片的局部放大截面图，图7的(b)是执行步骤ST1后的状态下的另一例的基片的局部放大截面图。
图8的(a)是执行步骤ST2后的状态下的另一例的基片的局部放大截面图，图8的(b)是用于说明步骤ST3的图。
图9的(a)是执行步骤ST3后的状态下的另一例的基片的局部放大截面图，图9的(b)是图1所示的方法结束后的状态下的另一例的基片的局部放大截面图。
图10的(a)是能够应用图1所示的方法的又一例的基片的局部放大截面图，图10的(b)使执行步骤ST1后的状态下的又一例的基片的局部放大截面图。
图11的(a)是执行步骤ST2后的状态下的又一例的基片的局部放大截面图，图11的(b)是用于说明步骤ST3的图。
图12的(a)是执行步骤ST3后的状态下的又一例的基片的局部放大截面图，图12的(b)使图1所示的方法结束后的状态下的又一例的基片的局部放大截面图。
图13是表示第一实验和第一比较实验的结果的图表。
图14是表示第二实验和第二比较实验的结果的图表。
附图标记说明
W1、W2、W3…基片，R1…第一区域，R2…第二区域，AF…吸附膜，DF…沉积膜。
具体实施方式
下面，参照附图，详细地说明各种实施方式。此外，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一实施方式的蚀刻方法的流程图。图1所示的方法MT是为相对于基片的第二区域选择性地蚀刻该基片的第一区域而执行的。
图2的(a)是能够应用图1所示的方法的一例的基片的局部放大截面图。图2的(a)所示的基片W1包括第一区域R1和第二区域R2。第一区域R1和第二区域R2也可以设置于基底区域UR上。第二区域R2也可以由与第一区域R1的材料不同的材料形成。在一例中，第一区域R1由氮化硅形成，第二区域R2由另一硅材料形成。第二区域R2例如由硅、多晶硅或者氧化硅形成。
在方法MT中，为了蚀刻基片的第一区域，使用等离子体处理装置。图3是表示能够在各种实施方式的蚀刻方法中使用的一例的等离子体处理装置的图。图3所示的等离子体处理装置1是电容耦合型等离子体蚀刻装置。等离子体处理装置1具有腔室10。腔室10在其中提供内部空间10s。
腔室10包括腔室主体12。腔室主体12具有大致圆筒形状。内部空间10s提供于腔室主体12的内侧。腔室主体12例如由铝形成。在腔室主体12的内壁面实施了具有耐腐食性的膜。具有耐腐食性的膜可以为由氧化铝、氧化钇之类的陶瓷形成的膜。
在腔室主体12的侧壁形成有通路12p。在内部空间10s与腔室10的外部之间运送基片W时，晶片W通过通路12p。通路12p能够由闸阀12g开闭。闸阀12g沿腔室主体12的侧壁设置。
在腔室主体12的底部上设置有支承部13。支承部13由绝缘材料形成。支承部13具有大致圆筒形状。支承部13在内部空间10s中从腔室主体12的底部向上方延伸。支承部13支承支承台14。支承台14设置于内部空间10s中。支承台14构成为能够在内部空间10s中支承基片W。
支承台14具有下部电极18和静电吸盘20。支承台14还可以具有电极板16。电极板16由例如铝之类的导体形成，具有大致圆盘形状。下部电极18设置于电极板16上。下部电极18由例如铝之类的导体形成，具有大致圆盘形状。下部电极18与电极板16电连接。
静电吸盘20设置于下部电极18上。基片W载置在静电吸盘20的上表面上。静电吸盘20具有主体和电极。静电吸盘20的主体由电介质形成。静电吸盘20的电极是膜状的电极，设置于静电吸盘20的主体内。静电吸盘20的电极经由开关20s与直流电源20p连接。当对静电吸盘20的电极施加来自直流电源20p的电压时，在静电吸盘20与基片W之间产生静电引力。利用产生的静电引力将基片W吸附到静电吸盘20并由静电吸盘20保持。
在下部电极18的周缘部上以包围基片W的边缘的方式配置聚焦环FR。聚焦环FR是为了提高对基片W的等离子体处理的面内均匀性而设置的。聚焦环FR没有限制，可以由硅、碳化硅或者石英形成。
在下部电极18的内部设置有流路18f。从设置于腔室10的外部的冷却单元22经由配管22a将热交换介质(例如制冷剂)供给到流路18f。供给到流路18f的热交换介质经由配管22b返回到冷却单元22。在等离子体处理装置1中，利用热交换介质与下部电极18的热交换来调节载置于静电吸盘20上的基片W的温度。
在等离子体处理装置1设置有气体供给线路24。气体供给线路28将来自导热气体供给机构的导热气体(例如He气体)供给到静电吸盘20的上表面与基片W的背面之间。
等离子体处理装置1还具有上部电极30。上部电极30设置于支承台14的上方。上部电极30隔着部件32支承于腔室主体12的上部。部件32由具有绝缘性的材料形成。上部电极30和部件32封闭腔室主体12的上部开口。
上部电极30可以包括顶板34和支承体36。顶板34的下表面是内部空间10s侧的下表面，划分出内部空间10s。顶板34能够由焦耳热较少的低电阻的导电体或者半导体形成。在顶板34形成有多个气体排出孔34a。多个气体排出孔34a在顶板34的板厚方向贯通该顶板34。
支承体36可拆装地支承顶板34。支承体36由铝之类的导电性材料形成。在支承体36的内部设置有气体扩散室36a。在支承体36形成有多个气体孔36b。多个气体孔36b从气体扩散室36a向下方延伸。多个气体孔36b分别与多个气体排出孔34a连通。在支承体36形成有气体导入口36c。气体导入口36c与气体扩散室36a连接。气体导入口36c与气体供给管38连接。
气体供给管38经由阀组41、流量控制器组42和阀组43与气体源组40连接。气体源组40、阀组41、流量控制器组42和阀组43构成气体供给部GS。气体源组40包括多个气体源。气体源组40的多个气体源包括在方法MT使用的多个气体的源。阀组41和阀组43各自包括多个开闭阀。流量控制器组42包括多个流量控制器。流量控制器组42的多个流量控制器各自为质量流量控制器或者压力控制式的流量控制器。气体源组40的多个气体源各自经由阀组41的对应的开闭阀、流量控制器组42的对应的流量控制器和阀组43的对应的开闭阀，与气体供给管38连接。
在等离子体处理装置1中，沿腔室主体12的内壁面可拆装地设置有防护件46。防护件46也设置于支承部13的外周。防护件46用于防止蚀刻副生物附着在腔室主体12。防护件46例如通过在由铝形成的母材的表面形成具有耐腐食性的膜而构成。具有耐腐食性的膜可以为由氧化钇之类的陶瓷形成的膜。
在支承部13与腔室主体12的侧壁之间设置有挡板48。挡板48例如通过在由铝形成的母材的表面形成具有耐腐食性的膜而构成。具有耐腐食性的膜可以为由氧化钇之类的陶瓷形成的膜。在挡板48形成有多个贯通孔。在挡板48的下方且腔室主体12的底部设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有压力调节阀和涡轮分子泵之类的真空泵。
等离子体处理装置1还包括第一高频电源62和第二高频电源64。第一高频电源62是用于产生第一高频功率的电源。第一高频功率具有适用于生成等离子体的频率。第一高频功率的频率是在例如27MHz～100MHz的范围内的频率。第一高频电源62经由匹配器66和电极板16与上部电极30连接。匹配器66具有用于使第一高频电源62的输出阻抗与负载侧(上部电极30侧)的阻抗匹配的电路。此外，也可以为第一高频电源62经由匹配器66与下部电极18连接。
第二高频电源64是用于产生第二高频功率的电源。第二高频功率具有比第一高频功率的频率低的频率。在与第一高频功率一起使用第二高频功率的情况下，第二高频功率被用作用于将离子引入基片W的偏置用的高频功率。第二高频功率的频率是例如400kHz～13.56MHz的范围内的频率。第二高频电源64经由匹配器68和电极板16与下部电极18连接。匹配器68具有用于使第二高频电源64的输出阻抗与负载侧(下部电极18侧)的阻抗匹配的电路。此外，也可以不使用第一高频而使用第二高频，即仅使用单一的高频，来生成等离子体。在此情况下，第二高频的频率可以为大于13.56MHz的频率，例如40MHz。此情况下，等离子体处理装置1可以不包括第一高频电源62和匹配器66。
在等离子体处理装置1中产生等离子体的情况下，将气体从气体供给部GS供给到内部空间10s。另外，通过供给第一高频功率和/或第二高频功率，在上部电极30与下部电极18之间产生高频电场。利用产生的高频电场来激发气体。其结果，生成等离子体。在该等离子体处理装置1中，第一高频电源62和/或第二高频电源64、上部电极30和下部电极18构成等离子体生成部。
等离子体处理装置1还包括控制部80。控制部80可以为具有处理器、存储器等存储部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部80控制等离子体处理装置1的各部。在控制部80中，为了管理等离子体处理装置1，操作者能够使用输入装置进行指令的输入操作等。另外，在控制部80中，利用显示装置，能够将等离子体处理装置1的工作状况可视化显示。另外，在控制部80的存储部存有控制程序和方案数据。为了在等离子体处理装置1中执行各种处理，由控制部80的处理器执行控制程序。控制部80的处理器执行控制程序，按照方案数据等控制离子体处理装置1的各部，在等离子体处理装置1中执行方法MT。
再次参照图1。下面，以使用等离子体处理装置1来蚀刻基片W1的第一区域R1的情况为例，说明方法MT。在下面的说明中，参照图1、图2的(b)、图2的(c)、图4的(a)、图4的(b)、图5和图6。图2的(b)是用于说明图1所示的方法的步骤ST1的图，图2的(c)是用于说明图1所示的方法的步骤ST2的图。图4的(a)是用于说明图1所示的方法的步骤ST3的图，图4的(b)是图1所示的方法的执行后的状态下的一例的基片的局部放大截面图。图5是与图1所示的方法有关的一例的时序图。图6是与图1所示的方法有关的另一例的时序图。在图5和图6的时序图中，横轴表示时间。在图5和图6的时序图中，纵轴表示腔室10内的压力、第一高频功率的电平(功率电平)、第二高频功率的电平(功率电平)、不活泼气体的流量、第一气体的流量和前体气体的流量。
在基片W1载置于支承台14上的状态下执行图1所示的方法MT。在方法MT的步骤ST1中，在基片W1上形成沉积膜DF。沉积膜DF包括在后述的步骤ST3中与第一区域R1的材料反应来蚀刻第一区域R1的化学种。在步骤ST1中，控制气体供给部GS和等离子体生成部，使得在基片W1上形成沉积膜DF。
在一实施方式的步骤ST1中，为了在基片W1上形成沉积膜DF，在内部空间10s中，从第一气体生成等离子体。在步骤ST1中，由控制部80控制气体供给部GS，以使得将第一气体供给到内部空间10s。在步骤ST1中，控制部80也可以控制气体供给部GS，以使得还将不活泼气体供给到内部空间10s。在步骤ST1中，控制排气装置50，以使得将腔室10内的压力(内部空间10s中的压力)设定为指定的压力。内部空间10s中的压力例如为10mTorr(1.333Pa)～100mTorr(13.33Pa)的范围内的压力，或者20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。
在步骤ST1中，由控制部80控制第一高频电源62，以使得为了激发第一气体而供给第一高频功率。第一高频功率的频率为例如60MHz。第一高频功率的功率电平在基片的直径为300mm的情况下，例如为50W～300W的范围内的功率电平，或者为50W～150W的范围内的功率电平。在步骤ST1中，也可以由控制部80控制第二高频电源64，使得还供给第二高频功率。第二高频功率的频率为例如40MHz。为了防止由于离子以高能量撞击基片W1而妨碍沉积膜DF的形成的情况，将第二高频功率的功率电平设定为较低的电平。第二高频功率的功率电平在基片的直径为300mm的情况下，例如为0W～250W的范围内的功率电平，或者为0W～150W的范围内的功率电平。步骤ST1的处理时间例如为2秒～20秒的范围内的处理时间，或者3秒～10秒的范围内的处理时间。
如图5所示，也可以在执行步骤ST1前，执行步骤STa。在步骤STa中，不生成等离子体而将第一气体和不活泼气体供给到内部空间10s。即，在步骤STa中，不供给第一高频功率和第二高频功率。在步骤STa执行了规定时间后，执行步骤ST1。或者，如图6所示，也可以不执行步骤STa。在方法MT中不执行步骤STa的情况下，能够提高方法MT的生产率。
在步骤ST1中，激发第一气体，在内部空间10s中，由第一气体生成等离子体P1。在步骤ST1中，如图2的(b)所示，来自等离子体P1的化学种沉积在基片W1的表面上。其结果，在基片W1的表面上形成沉积膜DF。在步骤ST1中，也可以不仅形成沉积膜DF，也利用来自等离子体P1的化学种来产生第一区域R1的蚀刻。
在一实施方式中，第一区域R1由氮化硅形成。为了在后述的步骤ST3蚀刻第一区域R1，在一实施方式中，沉积膜DF含有碳、氢和氟。为了在步骤ST1中形成含有碳、氢和氟的沉积膜DF，在一实施方式中，第一气体可以包含氢氟碳化合物气体。氢氟碳化合物气体例如为CH3F气体。
在接下来的步骤ST2中，在形成于沉积膜DF上的基片W1上，形成吸附膜AF。吸附膜AF可以为单分子的膜。在步骤ST2中，由控制部80控制气体供给部GS，以使得形成吸附膜AF。
在一实施方式的步骤ST2中，前体气体被供给到在其上形成有沉积膜DF的基片W1。在步骤ST2中，由控制部80控制气体供给部GS，以使得将前体气体供给到内部空间10s。在步骤ST2中，也可以由控制部80控制气体供给部GS，以使得还将不活泼气体供给到内部空间10s。如在图5和图6中用虚线所示，步骤ST2中的不活泼气体的流量可以与步骤ST1中的不活泼气体的流量相同。或者，如在图5和图6中用实线所示，步骤ST2中的不活泼气体的流量可以比步骤ST1中的不活泼气体的流量多。
在步骤ST2中，控制排气装置50，以使得将腔室10内的压力(内部空间10s中的压力)设定为指定的压力。步骤ST2中的内部空间10s中的压力可以比步骤ST1中的内部空间10s中的压力大。在步骤ST2中内部空间10s中的压力较高的情况下，前体气体在短时间内被吸附到基片W1的表面整体。在步骤ST2中，不生成等离子体。即，在步骤ST2中，不供给第一高频功率和第二高频功率。
在步骤ST2中，如图2的(c)所示的那样，由前体气体所包含的前体在基片W1上形成吸附膜AF。吸附膜AF用于降低后述的步骤ST3中第二区域R2的蚀刻速率。在一实施方式中，吸附膜AF用于减少蚀刻第二区域R2的沉积膜DF中的化学种的量。在一实施方式中，吸附膜AF可以用于减少蚀刻第二区域R2的沉积膜DF中的氟的量。在一实施方式中，第二区域R2可以包含硅。例如，第二区域R2由硅、多晶硅或氧化硅形成。此情况下，前体气体可以为含硅气体。含硅气体例如为氨基硅烷气体。
如图5和图6所示，能够在执行步骤ST2后，执行步骤STb。在步骤STb中，不生成等离子体而进行内部空间10s的吹扫。在步骤STb中，不供给第一高频功率和第二高频功率。在步骤STb中，将内部空间10s中的前体气体排气。在步骤STb中，也可以将不活泼气体供给到内部空间10s。
在接下来的步骤ST3中，蚀刻第一区域R1。在步骤ST3中，对在其上形成有沉积膜DF和吸附膜AF的基片W1供给来自由第二气体生成的等离子体P2的离子。第二气体包含不活泼气体。在一实施方式中，第二气体仅包含不活泼气体。不活泼气体可以为稀有气体。稀有气体例如为Ar气体，不过不限于此。在步骤ST3中，利用由来自等离子体P2的离子施加的能量，来使第一区域R1的材料与沉积膜DF所包含的化学种发生反应。从基片W1除去由该反应生成的反应生成物。其结果，如图4的(a)所示，第一区域R1被蚀刻。
在步骤ST3中，第二区域R2上的沉积膜DF内的化学种与吸附膜AF的化学种反应，由沉积膜DF形成保护膜DFM。在一例中，第二区域R2上的沉积膜DF内的氟与吸附膜AF的硅反应而从沉积膜DF被除去。其结果，沉积膜DF内的氟的量减少，由沉积膜DF形成保护膜DFM。
在步骤ST3中，由控制部80控制气体供给部GS，使得将第二气体供给到内部空间10s。如图5和图6所示，步骤ST3中不活泼气体的流量可以与步骤ST2中的不活泼气体的流量相同，也可以比步骤ST2中的不活泼气体的流量少。在步骤ST3中，控制排气装置50，以使得将腔室10内的压力(内部空间10s中的压力)设定为指定的压力。
在步骤ST3中，由控制部80控制第一高频电源62，以使得为了激发第二气体而供给第一高频功率。第一高频功率的频率例如为60MHz。步骤ST3中的第一高频功率的功率电平可以与步骤ST1中的第一高频功率的功率电平相同，也可以不同。在步骤ST3中，由控制部80控制第二高频电源64以使得还供给第二高频功率。第二高频功率的频率例如为40MHz。步骤ST3中的第二高频功率的功率电平可以为任意的电平。在一实施方式中，步骤ST3中第二高频功率的功率电平大于步骤ST1中的第二高频功率的功率电平。
如图5所示，也可以在执行步骤STb后且执行步骤ST3前，执行步骤STc。在步骤STc中，将不活泼气体的流量设定为与步骤ST3相同的不活泼气体的流量。步骤STc执行规定时间。
在接下来的步骤ST4中，判断是否满足停止条件。在包含步骤ST1～步骤ST3的流程的执行次数达到规定次数的情况下，判断为满足停止条件。在步骤ST4中判断为不满足停止条件的情况下，再次执行流程。另一方面，在步骤ST4中判断为满足停止条件的情况下，方法MT结束。在方法MT结束后，如图4的(b)所示，例如蚀刻第一区域R1，使得基底区域UR露出。
在上述的方法MT中，利用来自从第二气体生成的等离子体的离子，促进沉积膜DF所包含的化学种与第一区域R1的材料的反应。其结果，第一区域R1被蚀刻。另外，为了降低步骤ST3中的第二区域R2的蚀刻速率，在基片W1上形成吸附膜AF。因此，第一区域R1相对于第二区域R2的蚀刻的选择性提高。
在一实施方式中，沉积膜DF含有碳、氟和氢，第一区域R1由氮化硅形成，第二区域R2由其他硅材料形成。吸附膜AF含有硅。吸附膜AF的硅与沉积膜DF的氟结合，能够减少能够蚀刻第二区域R2的化学种的量。因此，在步骤ST3中，第二区域R2的蚀刻速率降低，能够相对于第二区域R2选择性地蚀刻第一区域R1。
下面，对与图2的(a)所示的基片W1不同的基片应用方法MT的几个例子进行说明。下面，参照图7的(a)、图7的(b)、图8的(a)、图8的(b)、图9的(a)和图9的(b)。图7的(a)是能够应用图1所示的方法的另一例的基片的局部放大截面图，图7的(b)是执行步骤ST1后的状态下的另一例的基片的局部放大截面图。图8的(a)是执行步骤ST2后的状态下的另一例的基片的局部放大截面图，图8的(b)是用于说明步骤ST3的图。图9的(a)是执行步骤ST3后的状态下的另一例的基片的局部放大截面图，图9的(b)是图1所示的方法结束后的状态下的另一例的基片的局部放大截面图。下面，以使用等离子体处理装置1来处理图7的(a)所示的基片W2的情况为例，说明方法MT。此外，下面，关于对基片W2应用的方法MT，以其与对基片W1应用的方法MT不同之处为主进行说明。
如图7的(a)所示，基片W2具有基底区域UR2、膜EF2、中间层IML2和掩模MK2。膜EF2设置于基底区域UR2上。中间层IML2设置于膜EF2上。掩模MK2设置于中间层IML2上。掩模MK2和中间层IML2提供要转印到膜EF2的图案。即，掩模MK2和中间层IML2提供一个以上的开口OP。掩模MK2例如由金属形成。在一例中，掩模MK2由TiN膜形成。在一例中，中间层IML2由包含TEOS膜和SiOC膜的多层膜形成。膜EF2具有低介电常数。在一例中，膜EF2为SiOCH膜。
在步骤ST1中，与对基片W1应用的步骤ST1同样，沉积膜DF如图7的(b)所示形成在基片W2上。此外，在图7的(b)中，示出了进行了膜EF2的蚀刻的结果，开口OP的底部位于膜EF2的上表面与下面之间的状态。
在膜EF2为SiOCH膜的一例中，沉积膜DF包含碳和氟。在膜EF2为SiOCH膜的一例中，第一气体包含例如碳氟化合物气体。作为碳氟化合物气体，例示了C4F8气体。在步骤ST1中，与对基片W1应用的步骤ST1同样，可以由第一气体生成等离子体。在步骤ST1中，来自由第一气体生成的等离子体的化学种沉积在基片W2上而形成沉积膜DF。在步骤ST1中，也可以利用来自从第一气体生成的等离子体的化学种在开口OP的底部进行膜EF2的蚀刻。
在步骤ST2中，与对基片W1应用的步骤ST2同样，在其上形成有沉积膜DF的基片W2上，如图8的(a)所示形成吸附膜AF。在步骤ST2中，与对基片W1应用的步骤ST2同样，将前体气体供给到内部空间10s。在步骤ST2中，与对基片W1应用的步骤ST2同样，在内部空间10s中不生成等离子体。前体气体能够减少在步骤ST3中蚀刻膜EF2的沉积膜DF中的化学种的量。也可以为吸附膜AF能够减少沉积膜DF中的氟的量。也可以为前体气体是含硅气体。含硅气体例如为氨基硅烷气体。
在步骤ST3中，与基片W1应用的步骤ST3同样，蚀刻膜EF2内的第一区域R1。第一区域R1是划分出开口OP的底部。在步骤ST3中，与对基片W1应用的步骤ST3同样，如图8的(b)所示的，对在其上形成有沉积膜DF和吸附膜AF的基片W2供给来自从第二气体生成的等离子体的离子。此外，在图8的(b)中，圆形的图形表示离子。
在步骤ST3中，沉积膜DF内的化学种与吸附膜AF的化学种反应，如图9的(a)所示，由沉积膜DF形成保护膜DFM。在一例中，沉积膜DF内的氟与吸附膜AF的硅反应而从沉积膜DF被除去。其结果，由沉积膜DF形成保护膜DFM。
保护膜DFM中的氟的量比沉积膜DF中的氟的量少。另外，保护膜DFM的碳含有率比较高。因此，步骤ST3中的第二区域R2的蚀刻速率降低。第二区域R2是膜EF2的一部分，是划分出开口OP的侧部。
另一方面，在步骤ST3中，发生第一区域R1的材料与沉积膜DF(或保护膜DFM)所包含的化学种的反应。第一区域R1是膜EF2的一部分，是划分出开口OP的侧部。在步骤ST3中，将因第一区域R1的材料与沉积膜DF所包含的化学种的反应而生成的反应生成物从基片W2除去。其结果，如图9的(a)所示，第一区域R1被蚀刻。第二区域R2被保护膜DFM保护而第一区域R1被蚀刻是由于对第一区域R1的离子流大于对第二区域R2的离子流。
通过将包含上述的步骤ST1、步骤ST2和ST3的流程执行规定次数，如图9的(b)所示形成开口OP。在图9的(b)中，开口OP延伸至基底区域UR的表面。
下面，参照图10的(a)、图10的(b)、图11的(a)、图11的(b)、图12的(a)和图12的(b)。图10的(a)是能够应用图1所示的方法的又一例的基片的局部放大截面图，图10的(b)是执行步骤ST1后的状态下的又一例的基片的局部放大截面图。图11的(a)是执行步骤ST2后的状态下的又一例的基片的局部放大截面图，图11的(b)是用于说明步骤ST3的图。图12的(a)是执行步骤ST3后的状态下的又一例的基片的局部放大截面图，图12的(b)是图1所示的方法结束后的状态下的又一例的基片的局部放大截面图。下面，以使用等离子体处理装置1来处理图10的(a)所示的基片W3的情况为例，说明方法MT。此外，下面，关于对基片W3应用的方法MT，以其与对基片W1应用的方法MT不同之处为主进行说明。
如图10的(a)所示，基片W3包括基底区域UR3、膜EF3、中间层IML3和上层UL3。膜EF3设置于基底区域UR3上。中间层IML3设置于膜EF3上。上层UL3设置于中间层IML3上。上层UL3和中间层IML3提供要转印到膜EF3的图案。即，上层UL3和中间层IML3提供一个以上的开口OP。在一例中，上层UL3由含硅的防反射膜形成。通过隔着形成于上层UL3上的抗蚀剂掩模来蚀刻上层UL3，以进行图案绘制。在一例中，中间层IML3由有机膜形成。有机膜例如可以为自旋碳膜。膜EF3可以为含硅膜。在一例中，膜EF3为硅氧化物膜。
在步骤ST1中，与对基片W1应用的步骤ST1同样，如图10的(b)所示，沉积膜DF形成在基片W3上。此外，在图10的(b)中，作为进行了膜EF3的蚀刻的结果，示出了开口OP的底部位于膜EF3的上表面与下表面之间的状态。在一例中，上层UL3为含硅的防反射膜且膜EF3为硅氧化物膜，因此在膜EF3的蚀刻中上层UL3消失。在图10的(b)所示的状态中，上层UL3消失。
在膜EF3为硅氧化物膜的一例中，沉积膜DF含有碳和氟。在膜EF3为硅氧化物膜的一例中，第一气体包含例如碳氟化合物气体。作为碳氟化合物气体，例示C4F6气体。第一气体还可以包含氢氟碳化合物气体。作为氢氟碳化合物气体，例示了CH3F气体。在步骤ST1中，与对基片W1应用的步骤ST1同样，可以从第一气体等离子体生成。在步骤ST1中，来自从第一气体生成的等离子体的化学种在基片W3上沉积而形成沉积膜DF。在步骤ST1中，也可以利用来自从第一气体生成的等离子体的化学种在开口OP的底部进行膜EF3的蚀刻。
在步骤ST2中，与对基片W1应用的步骤ST2同样，在其上形成有沉积膜DF的基片W3上如图11的(a)所示形成吸附膜AF。在步骤ST2中，与对基片W1应用的步骤ST2同样，将前体气体供给到内部空间10s。在步骤ST2中，与对基片W1应用的步骤ST2同样，在内部空间10s中不生成等离子体。前体气体能减少在步骤ST3中蚀刻膜EF3的沉积膜DF中的化学种的量。吸附膜AF也可以减少沉积膜DF中的氟的量。前体气体可以为含硅气体。含硅气体例如为氨基硅烷气体。
在步骤ST3中，与对基片W1应用的步骤ST3同样，蚀刻膜EF3内的第一区域R1。第一区域R1为划分出开口OP的底部。在步骤ST3中，与对基片W1应用的步骤ST3同样，如图11的(b)所示，将来自从第二气体生成的等离子体的离子供给到在其上形成有沉积膜DF和吸附膜AF的基片W3。此外，在图11的(b)中，圆形的图形表示离子。
如图12的(a)所示，在步骤ST3中，沉积膜DF内的化学种与吸附膜AF的化学种反应，由沉积膜DF形成保护膜DFM。在一例中，沉积膜DF内的氟与吸附膜AF的硅反应而从沉积膜DF被除去。其结果，由沉积膜DF形成保护膜DFM。
保护膜DFM中的氟的量比沉积膜DF中的氟的量少。另外，保护膜DFM的含碳率比较高。因此，步骤ST3中的第二区域R2的蚀刻速率降低。第二区域R2是膜EF3的一部分，是划分出开口OP的侧部。
另一方面，在步骤ST3中，第一区域R1的材料与沉积膜DF(或保护膜DFM)所包含的化学种发生反应。第一区域R1是膜EF3的一部分，是划分出开口OP的侧部。在步骤ST3中，将因第一区域R1的材料与沉积膜DF所包含的化学种的反应而生成的反应生成物从基片W2除去。其结果，如图12的(a)所示，第一区域R1被蚀刻。第二区域R2被保护膜DFM保护而第一区域R1被蚀刻是因为对第一区域R1的离子流比对第二区域R2的离子流大。
通过将包含上述的步骤ST1、步骤ST2和ST3的流程执行规定次数，如图12的(b)所示形成开口OP。在图12的(b)中，开口OP延伸至基底区域UR的表面。
以上，对各种实施方式进行了说明，但是也可以不限于上述的实施方式而构成各种变形方式。例如，也可以使用电容耦合型的等离子体处理装置以外的等离子体处理装置来执行方法MT。在执行方法MT中使用的等离子体处理装置也可以是感应耦合型的等离子体处理装置或使用微波等表面波来生成等离子体的等离子体处理装置。
另外，在方法MT中要处理的基片不限于基片W1、基片W2和基片W3。为了相对于基片W2的第二区域选择性地蚀刻该基片的第一区域，可以执行方法MT。第一区域和第二区域可以由彼此不同的材料形成。或者，第一区域和第二区域如基片W2和基片W3的第一区域R1和第二区域R2，分别包含同一膜的不同部分。
下面，说明为了评价方法MT而进行的若干实验。下面说明的实验不限定本发明。
[第一实验和第一比较实验]
在第一实验中，通过使用等离子体处理装置1执行方法MT，对硅氮化物膜和硅氧化物膜进行了处理。在第一比较实验中，通过使用等离子体处理装置1执行仅在不执行步骤ST2和步骤STb这一点上与第一实验不同的处理，对硅氮化物膜和硅氧化物膜进行了处理。在第一实验中，求取了包含步骤ST1、步骤ST2、步骤STb和步骤ST3的流程的执行次数与选择比的关系。在第一比较实验中，求取了包含步骤ST1和步骤ST3的流程的执行次数与选择比的关系。选择比是硅氮化物膜的蚀刻速率除以硅氧化物膜的蚀刻速率而得的值。下面，给出第一实验的条件。
＜第一实验的条件＞
步骤ST1
内部空间10s中的压力：20mTorr(2.666Pa)
第一高频功率：60MHz，100W
第二高频功率：40MHz，100W
CH3F气体的流量/Ar气体的流量：15sccm/200sccm
处理时间：5秒
步骤ST2
内部空间10s中的压力：200mTorr(26.66Pa)
第一高频功率：0W
第二高频功率：0W
氨基硅烷气体的流量/Ar气体的流量：100sccm/300sccm
处理时间：15秒
步骤STb
内部空间10s中的压力：200mTorr(26.66Pa)
第一高频功率：0W
第二高频功率：0W
Ar气体的流量：300sccm
处理时间：10秒
步骤ST3
内部空间10s中的压力：20mTorr(2.666Pa)
第一高频功率：60MHz，100W
第二高频功率：40MHz，300W
Ar气体的流量：200sccm
处理时间：5秒
图13是表示第一实验和第一比较实验的结果的图表。在图13的图表中，横轴表示流程的执行次数，纵轴表示选择比。如图13所示，第一实验的选择比与第一比较实验的选择比相比大了相当多。即，依照方法MT，确认了能够以高选择比相对于硅氧化物膜蚀刻硅氮化物膜。另外，第一实验的选择比和流程的执行次数都增加了。
[第二实验和第二比较实验]
在第二实验中，在与第一实验相同的条件下，对硅氮化物膜和多晶硅膜进行了处理。在第二比较实验中，在与第一比较实验相同的条件下，对硅氮化物膜和多晶硅膜进行了处理。在第二实验中，求取了包含步骤ST1、步骤ST2、步骤STb和步骤ST3的流程的执行次数与选择比的关系。在第二比较实验中，求取了包含步骤ST1和步骤ST3的流程的执行次数与选择比的关系。选择比是硅氮化物膜的蚀刻速率除以多晶硅膜的蚀刻速率而得的值。
图14是表示第二实验和第二比较实验的结果的图表。在14的图表中，横轴表示流程的执行次数，纵轴表示选择比。如图14所示，第二实验的选择比与第二比较实验的选择比相比大了很多。即，依照方法MT，确认了能够以高选择比相对于多晶硅膜蚀刻硅氮化物膜。另外，第二实验的选择比和流程的执行次数都增加了。

Claims (17)

1.一种相对于基片的第二区域选择性地蚀刻该基片的第一区域的方法，其中，所述第二区域由与所述第一区域的材料不同的材料形成，所述方法的特征在于，包括：
在所述基片上形成沉积膜的步骤，其中，该沉积膜由从第一气体生成的等离子体所包含的化学种形成；
对形成有所述沉积膜的所述基片供给前体气体，由该前体气体所包含的前体在该基片上形成吸附膜的步骤；和
对形成有所述沉积膜和所述吸附膜的所述基片供给来自从第二气体生成的等离子体的离子，使所述第一区域的所述材料与所述沉积膜所包含的所述化学种反应，来蚀刻所述第一区域的步骤，
所述吸附膜用于降低所述蚀刻所述第一区域的步骤中的所述第二区域的蚀刻速率。
2.如权利要求1所述的方法，其特征在于：
所述吸附膜用于减少蚀刻所述第二区域的所述沉积膜中的化学种的量。
3.如权利要求1或2所述的方法，其特征在于：
所述沉积膜包含碳、氢和氟。
4.如权利要求1～3中任一项所述的方法，其特征在于：
所述第一气体包含氢氟碳化合物气体。
5.如权利要求4所述的方法，其特征在于：
所述氢氟碳化合物气体包含CH3F气体。
6.如权利要求3～5中任一项所述的方法，其特征在于：
所述第一区域由氮化硅形成。
7.如权利要求3～6中任一项所述的方法，其特征在于：
所述吸附膜用于减少蚀刻所述第二区域的所述沉积膜中的氟的量。
8.如权利要求1～7中任一项所述的方法，其特征在于：
所述第二区域包含硅。
9.如权利要求8所述的方法，其特征在于：
所述吸附膜包含硅。
10.如权利要求1～9中任一项所述的方法，其特征在于：
所述前体气体是含硅气体。
11.一种等离子体处理装置，其特征在于，包括：
腔室；
支承台，其在所述腔室的内部空间中支承基片；
气体供给部，其对所述内部空间供给气体；
等离子体生成部，其激发所述内部空间中的气体来生成等离子体；和
控制部，其控制所述气体供给部和所述等离子体生成部，
所述控制部控制所述气体供给部和所述等离子体生成部，以使得在具有第一区域和由与该第一区域的材料不同的材料形成的第二区域的基片载置于所述支承台上的状态下，在所述内部空间中从第一气体生成等离子体，由从所述第一气体生成的等离子体所包含的化学种在所述基片上形成沉积膜，
所述控制部控制所述气体供给部，以使得在形成有所述沉积膜的所述基片载置于所述支承台上的状态下，对该基片供给前体气体，由该前体气体所包含的前体在该基片上形成吸附膜，
所述控制部控制所述气体供给部和所述等离子体生成部，以使得在形成有所述沉积膜和所述吸附膜的所述基片载置于所述支承台上的状态下，在所述内部空间中从第二气体生成等离子体，将来自从该第二气体生成的等离子体的离子供给到该基片，所述第一区域的所述材料与所述沉积膜所包含的所述化学种反应来蚀刻所述第一区域，
所述吸附膜用于降低所述第一区域的蚀刻期间的所述第二区域的蚀刻速率。
12.一种相对于基片的第二区域选择性地蚀刻该基片的第一区域的方法，其特征在于，包括：
在所述基片上形成沉积膜的步骤；
在形成有所述沉积膜的所述基片上形成吸附膜的步骤，其中，所述吸附膜为单分子的吸附膜；和
对形成有所述沉积膜和所述吸附膜的所述基片供给来自等离子体的离子，使所述第一区域的材料与所述沉积膜所包含的化学种反应，来蚀刻所述第一区域的步骤，
所述吸附膜用于降低所述蚀刻所述第一区域的步骤中的所述第二区域的蚀刻速率。
13.如权利要求12所述的方法，其特征在于：
在所述基片形成有开口，
所述第一区域是划分出所述开口的底部，
所述第二区域是划分出所述开口的侧部。
14.如权利要求13所述的方法，其特征在于：
所述基片包含具有所述第一区域和所述第二区域的膜，所述开口形成于该膜。
15.如权利要求14所述的方法，其特征在于：
所述膜为硅氧化物膜或SiOCH膜。
16.如权利要求12～15中任一项所述的方法，其特征在于：
所述沉积膜含有碳和氟，
所述吸附膜用于减少所述沉积膜的氟的量。
17.一种等离子体处理装置，其特征在于：
腔室；
支承台，其在所述腔室的内部空间中支承基片；
气体供给部，其对所述内部空间供给气体；
等离子体生成部，其激发所述内部空间中的气体来生成等离子体；和
控制部，其控制所述气体供给部和所述等离子体生成部，
所述控制部，
控制所述气体供给部和所述等离子体生成部，以使得在具有第一区域和第二区域的基片载置于所述支承台上的状态下，在所述基片上形成沉积膜，
控制所述气体供给部，以使得在形成有所述沉积膜的所述基片载置于所述支承台上的状态下，在该基片上形成单分子的吸附膜，
控制所述气体供给部和所述等离子体生成部，以使得在形成有所述沉积膜和所述吸附膜的所述基片载置于所述支承台上的状态下，在所述内部空间中生成等离子体，将来自该等离子体的离子供给到该基片，所述第一区域的材料与所述沉积膜所包含的化学种反应来蚀刻所述第一区域，
所述吸附膜用于降低所述第一区域的蚀刻期间的所述第二区域的蚀刻速率。
CN201910292084.3A 2018-04-17 2019-04-12 蚀刻方法和等离子体处理装置 Active CN110391140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-079147 2018-04-17
JP2018079147A JP6811202B2 (ja) 2018-04-17 2018-04-17 エッチングする方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN110391140A true CN110391140A (zh) 2019-10-29
CN110391140B CN110391140B (zh) 2024-06-28

Family

ID=68162147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910292084.3A Active CN110391140B (zh) 2018-04-17 2019-04-12 蚀刻方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US10811274B2 (zh)
JP (1) JP6811202B2 (zh)
KR (1) KR20190121257A (zh)
CN (1) CN110391140B (zh)
TW (1) TWI809086B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7296855B2 (ja) * 2019-11-07 2023-06-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927479A (ja) * 1995-07-13 1997-01-28 Sony Corp ドライエッチング方法
US20010049150A1 (en) * 2000-05-26 2001-12-06 Hideo Nakagawa Method for etching organic film, method for fabricating semiconductor device and pattern formation method
US20090275202A1 (en) * 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
US20120238102A1 (en) * 2011-03-14 2012-09-20 Applied Materials, Inc. Methods for etch of sin films
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
US20140144876A1 (en) * 2011-08-02 2014-05-29 Tokyo Electron Limited Plasma etching method
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
US20170323825A1 (en) * 2014-12-05 2017-11-09 Tokyo Electron Limited Etching method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319574A (ja) * 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
JP4123428B2 (ja) 2001-11-30 2008-07-23 東京エレクトロン株式会社 エッチング方法
US20130034666A1 (en) * 2011-08-01 2013-02-07 Applied Materials, Inc. Inductive plasma sources for wafer processing and chamber cleaning
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2014209515A (ja) * 2013-04-16 2014-11-06 東京エレクトロン株式会社 エッチング方法
US10297459B2 (en) * 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
JP6327970B2 (ja) * 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法
US9768033B2 (en) * 2014-07-10 2017-09-19 Tokyo Electron Limited Methods for high precision etching of substrates
CN105448635B (zh) * 2014-08-28 2018-01-09 北京北方华创微电子装备有限公司 原子层刻蚀装置及采用其的原子层刻蚀方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
US10658194B2 (en) * 2016-08-23 2020-05-19 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN106856163A (zh) * 2016-11-22 2017-06-16 上海华力微电子有限公司 一种高深宽比图形结构的形成方法
JP6804280B2 (ja) * 2016-12-07 2020-12-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10297458B2 (en) * 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927479A (ja) * 1995-07-13 1997-01-28 Sony Corp ドライエッチング方法
US20010049150A1 (en) * 2000-05-26 2001-12-06 Hideo Nakagawa Method for etching organic film, method for fabricating semiconductor device and pattern formation method
US20090275202A1 (en) * 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
US20120238102A1 (en) * 2011-03-14 2012-09-20 Applied Materials, Inc. Methods for etch of sin films
US20140144876A1 (en) * 2011-08-02 2014-05-29 Tokyo Electron Limited Plasma etching method
US20130105303A1 (en) * 2011-10-27 2013-05-02 Dmitry Lubomirsky Process chamber for etching low k and other dielectric films
CN105390388A (zh) * 2014-08-28 2016-03-09 东京毅力科创株式会社 蚀刻方法
CN105390387A (zh) * 2014-08-29 2016-03-09 东京毅力科创株式会社 蚀刻方法
US20170323825A1 (en) * 2014-12-05 2017-11-09 Tokyo Electron Limited Etching method
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP6811202B2 (ja) 2021-01-13
JP2019186501A (ja) 2019-10-24
US10811274B2 (en) 2020-10-20
US20190318936A1 (en) 2019-10-17
TWI809086B (zh) 2023-07-21
KR20190121257A (ko) 2019-10-25
TW201944454A (zh) 2019-11-16
CN110391140B (zh) 2024-06-28

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
CN105489485B (zh) 处理被处理体的方法
EP3007205B1 (en) Workpiece processing method
TWI682461B (zh) 被處理體之處理方法
CN107731677B (zh) 处理被处理体的方法
CN110391140A (zh) 蚀刻方法和等离子体处理装置
CN110010466B (zh) 蚀刻方法
CN109196624A (zh) 蚀刻方法
US9653321B2 (en) Plasma processing method
CN109417029B (zh) 对被处理体进行处理的方法
CN109923648B (zh) 处理被处理体的方法
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US20220139719A1 (en) Etching method and plasma processing apparatus
US11244804B2 (en) Etching method, plasma processing apparatus, and processing system
CN112420508A (zh) 蚀刻方法及基板处理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
JP7398915B2 (ja) 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
CN111819667A (zh) 等离子体处理方法和等离子体处理装置
KR20200121238A (ko) 기판 처리 방법 및 기판 처리 장치
CN111725062A (zh) 膜的蚀刻方法和等离子体处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant