KR20190121257A - 에칭하는 방법 및 플라즈마 처리장치 - Google Patents

에칭하는 방법 및 플라즈마 처리장치 Download PDF

Info

Publication number
KR20190121257A
KR20190121257A KR1020190044292A KR20190044292A KR20190121257A KR 20190121257 A KR20190121257 A KR 20190121257A KR 1020190044292 A KR1020190044292 A KR 1020190044292A KR 20190044292 A KR20190044292 A KR 20190044292A KR 20190121257 A KR20190121257 A KR 20190121257A
Authority
KR
South Korea
Prior art keywords
region
film
substrate
gas
etching
Prior art date
Application number
KR1020190044292A
Other languages
English (en)
Inventor
다카유키 가츠누마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190121257A publication Critical patent/KR20190121257A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

일 실시형태의 방법은, 기판의 제1 영역을, 제1 영역의 재료와는 다른 재료로 형성된 기판의 제2 영역에 대하여 선택적으로 에칭한다. 이 방법에서는, 기판 상에 퇴적막이 형성된다. 퇴적막은 제1 가스로부터 생성된 플라즈마에 포함되는 화학 종으로부터 형성된다. 계속해서, 그 위에 퇴적막이 형성된 기판에, 전구체 가스가 공급된다. 전구체 가스에 포함되는 전구체로부터 기판 상에 흡착막이 형성된다. 계속해서, 그 위에 퇴적막 및 흡착막이 형성된 기판에 제2 가스로부터 생성된 플라즈마로부터의 이온을 공급하여, 제1 영역의 재료와 퇴적막에 포함되는 화학 종을 반응시킴으로써, 제1 영역이 에칭된다. 흡착막은, 제1 영역의 에칭 중의 제2 영역의 에칭율을 감소시킨다.

Description

에칭하는 방법 및 플라즈마 처리장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 실시형태는, 에칭하는 방법 및 플라즈마 처리장치에 관한 것이다.
전자 디바이스의 제조에 있어서는, 기판에 대하여 플라즈마 에칭이 적용된다. 플라즈마 에칭에서는, 기판은 플라즈마 처리장치의 챔버 내에 배치된다. 그리고, 챔버 내에서 처리 가스로부터 플라즈마가 생성된다. 기판은, 플라즈마로부터의 이온 또는 라디칼이라고 하는 화학 종에 의해, 에칭된다.
하기의 특허문헌 1에는, 일종의 플라즈마 에칭이 기재되어 있다. 동 문헌에 기재된 플라즈마 에칭은, 실리콘 산화막에 대하여 실리콘 질화막을 선택적으로 에칭한다. 동 문헌에 기재된 플라즈마 에칭에서는, CH3F 가스와 O2 가스의 혼합 가스가 이용되고 있다.
일본 특허 공개 제2003-229418호
플라즈마 에칭에 있어서는, 기판의 제1 영역을 제2 영역에 대하여 선택적으로 에칭하는 것이 요구되고 있다. 그리고, 제2 영역에 대한 제1 영역의 에칭의 선택성을 높이는 것이 요구되고 있다.
제1의 양태에 있어서, 기판의 제1 영역을, 제1 영역의 재료와는 다른 재료로부터 형성된 기판의 제2 영역에 대하여 선택적으로 에칭하는 방법이 제공된다. 이 방법은, (i) 기판 상에 퇴적막을 형성하는 공정이며, 퇴적막은 제1 가스로부터 생성된 플라즈마에 포함되는 화학 종으로 형성되는, 상기 형성 공정과, (ii) 그 위에 퇴적막이 형성된 기판에, 전구체 가스를 공급하는 공정이며, 전구체 가스에 포함되는 전구체로부터 기판 상에 흡착막이 형성되는, 상기 공급 공정과, (iii) 그 위에 퇴적막 및 흡착막이 형성된 기판에 제2 가스로부터 생성된 플라즈마로부터의 이온을 공급하여 제1 영역의 재료와 퇴적막에 포함되는 화학 종을 반응시킴으로써, 제1 영역을 에칭하는 공정을 포함한다. 흡착막은, 제1 영역을 에칭하는 공정에서의 제2 영역의 에칭율을 감소시킨다.
제1 양태에 관한 방법에서는, 제2 가스로부터 생성된 플라즈마로부터의 이온에 의해서, 퇴적막에 포함되는 화학 종과 제1 영역의 재료와의 반응이 촉진된다. 그 결과, 제1 영역이 에칭된다. 또한, 제1 영역을 에칭하는 공정에서의 제2 영역의 에칭율을 감소시키기 위해서, 흡착막이 기판 상에 형성된다. 따라서, 제1 양태에 관한 방법에 따르면, 제2 영역에 대한 제1 영역의 에칭의 선택성을 높일 수 있다.
일 실시형태에 있어서, 흡착막은, 제2 영역을 에칭하는 퇴적막 중의 화학 종의 양을 감소시켜도 좋다.
일 실시형태에 있어서, 퇴적막은, 탄소, 수소, 및 불소를 포함하고 있어도 좋다.
일 실시형태에 있어서, 제1 가스는, 하이드로플루오로카본 가스를 포함하고 있어도 좋다. 일 실시형태에 있어서, 하이드로플루오로카본 가스는, CH3F 가스를 포함하고 있어도 좋다.
일 실시형태에 있어서, 제1 영역은, 질화 실리콘으로 형성되어 있어도 좋다.
일 실시형태에 있어서, 흡착막은, 제2 영역을 에칭하는 퇴적막 중의 불소의 양을 감소시켜도 좋다. 일 실시형태에 있어서, 제2 영역은, 실리콘을 포함하고 있어도 좋다. 일 실시형태에 있어서, 흡착막은, 실리콘을 포함하고 있어도 좋다. 일 실시형태에 있어서, 전구체 가스는, 실리콘 함유 가스이어도 좋다.
제2 양태에 있어서는, 플라즈마 처리장치가 제공된다. 플라즈마 처리장치는, 챔버, 지지대, 가스 공급부, 플라즈마 생성부, 및 제어부를 구비한다. 지지대는, 챔버의 내부 공간 중에서 기판을 지지하도록 구성되어 있다. 가스 공급부는, 내부 공간에 가스를 공급하도록 구성되어 있다. 플라즈마 생성부는, 내부 공간 중 가스를 여기시켜 플라즈마를 생성하도록 구성되어 있다. 제어부는, 가스 공급부 및 플라즈마 생성부를 제어하도록 구성되어 있다.
제2 양태의 플라즈마 처리장치에 있어서, 제어부는, 기판이 지지대 상에 배치된 상태로, 내부 공간 중에서 제1 가스로부터 플라즈마를 생성하도록, 가스 공급부 및 플라즈마 생성부를 제어한다. 기판은, 제1 영역 및 제2 영역을 포함한다. 제2 영역은, 제1 영역의 재료와는 다른 재료로 형성되어 있다. 기판 상에는, 제1 가스로부터 생성된 플라즈마에 포함되는 화학 종으로부터 퇴적막이 형성된다. 제어부는, 그 위에 퇴적막이 형성된 기판이 지지대 상에 배치된 상태로, 기판에 전구체 가스를 공급하도록, 가스 공급부를 제어한다. 기판 상에는, 전구체 가스에 포함되는 전구체로부터 흡착막이 형성된다. 제어부는, 그 위에 퇴적막 및 흡착막이 형성된 기판이 지지대 상에 배치된 상태로, 내부 공간 중에서 제2 가스로부터 플라즈마를 생성하도록, 가스 공급부 및 플라즈마 생성부를 제어한다. 제2 가스로부터 생성된 플라즈마로부터의 이온이 기판에 공급된다. 제1 영역의 재료와 퇴적막에 포함되는 화학 종이 반응하여, 제1 영역이 에칭된다. 흡착막은, 제1 영역의 에칭 중 제2 영역의 에칭율을 감소시킨다.
제3 양태에 있어서는, 기판의 제1 영역을, 기판의 제2 영역에 대하여 선택적으로 에칭하는 방법이 제공된다. 이 방법은, (i) 기판 상에 퇴적막을 형성하는 공정과, (ii) 그 위에 퇴적막이 형성된 기판 상에 흡착막을 형성하는 공정이며, 상기 흡착막은 단분자의 흡착막인, 상기 형성 공정과, (iii) 그 위에 퇴적막 및 흡착막이 형성된 기판에 플라즈마로부터의 이온을 공급하여 제1 영역의 재료와 퇴적막에 포함되는 화학 종을 반응시킴으로써, 제1 영역을 에칭하는 공정을 포함한다. 흡착막은, 제1 영역을 에칭하는 공정에서의 제2 영역의 에칭율을 감소시킨다.
제3 양태에 관한 방법에서는, 플라즈마로부터의 이온에 의해서, 퇴적막에 포함되는 화학 종과 제1 영역의 재료와의 반응이 촉진된다. 그 결과, 제1 영역이 에칭된다. 또한, 제1 영역을 에칭하는 공정에서의 제2 영역의 에칭율을 감소시키기 위해서, 흡착막이 기판 상에 형성된다. 따라서, 제3 양태에 관한 방법에 따르면, 제2 영역에 대한 제1 영역의 에칭의 선택성을 높일 수 있다.
일 실시형태에 있어서, 기판에는 개구가 형성되어 있어도 좋다. 제1 영역은, 개구를 구획하는 바닥부이다. 제2 영역은, 개구를 구획하는 측부이다.
일 실시형태에 있어서, 기판은 제1 영역 및 제2 영역을 갖는 막을 포함하고 있어도 좋다. 개구는 상기 막에 형성되어 있어도 좋다. 일 실시형태에 있어서, 막은, 실리콘 산화막 또는 SiOCH막이어도 좋다.
일 실시형태에 있어서, 퇴적막은, 탄소 및 불소를 포함하고 있어도 좋다. 흡착막은, 퇴적막의 불소의 양을 감소시켜도 좋다. 이 실시형태에서는, 퇴적막 중의 불소가 흡착막의 화학 종과 반응하여, 제거된다. 그 결과, 퇴적막으로부터 보호막이 형성된다. 이 보호막의 탄소 함유율은, 비교적 높다. 따라서, 보호막에 의해, 제1 영역의 에칭 중에, 제2 영역, 즉 측부의 에칭이 억제된다.
제4 양태에 있어서는, 플라즈마 처리장치가 제공된다. 플라즈마 처리장치는, 챔버, 지지대, 가스 공급부, 플라즈마 생성부, 및 제어부를 구비한다. 지지대는, 챔버의 내부 공간 중에서 기판을 지지하도록 구성되어 있다. 가스 공급부는, 내부 공간에 가스를 공급하도록 구성되어 있다. 플라즈마 생성부는, 내부 공간 중의 가스를 여기시켜 플라즈마를 생성하도록 구성되어 있다. 제어부는, 가스 공급부 및 플라즈마 생성부를 제어하도록 구성되어 있다.
제4 양태의 플라즈마 처리장치에 있어서, 제어부는, 기판이 지지대 상에 배치된 상태로, 기판 상에 퇴적막을 형성하도록, 가스 공급부 및 플라즈마 생성부를 제어한다. 기판은, 제1 영역 및 제2 영역을 갖는다. 제어부는, 그 위에 퇴적막이 형성된 기판이 지지대 상에 배치된 상태로, 기판 상에 단분자의 흡착막을 형성하도록, 가스 공급부를 제어한다. 제어부는, 그 위에 퇴적막 및 흡착막이 형성된 기판이 지지대 상에 배치된 상태로, 내부 공간 중에서 플라즈마를 생성하도록, 가스 공급부 및 플라즈마 생성부를 제어한다. 플라즈마로부터의 이온이 기판에 공급되어, 제1 영역의 재료와 퇴적막에 포함되는 화학 종이 반응하여, 제1 영역이 에칭된다. 흡착막은, 제1 영역의 에칭 중의 제2 영역의 에칭율을 감소시킨다.
이상 설명한 바와 같이, 제2 영역에 대한 제1 영역의 에칭의 선택성을 높이는 것이 가능해진다.
도 1은 일 실시형태에 관한 에칭하는 방법을 도시하는 흐름도이다.
도 2의 (a)는, 도 1에 도시하는 방법이 적용될 수 있는 일례의 기판의 일부 확대 단면도이며, 도 2의 (b)는, 도 1에 도시하는 방법의 공정 ST1을 설명하기 위한 도면이며, 도 2의 (c)는, 도 1에 도시하는 방법의 공정 ST2를 설명하기 위한 도면이다.
도 3은, 여러 가지의 실시형태에 관한 에칭하는 방법에 있어서 이용하는 것이 가능한 일례의 플라즈마 처리장치를 도시한 도면이다.
도 4의 (a)는, 도 1에 도시하는 방법의 공정 ST3을 설명하기 위한 도면이며, 도 4의 (b)는, 도 1에 도시하는 방법의 실행 후의 상태에서의 일례의 기판의 일부 확대 단면도이다.
도 5는 도 1에 도시하는 방법에 관련되는 일례의 타이밍 차트이다.
도 6은 도 1에 도시하는 방법에 관련되는 별도의 예의 타이밍 차트이다.
도 7의 (a)는, 도 1에 도시하는 방법이 적용될 수 있는 별도의 예의 기판의 일부 확대 단면도이며, 도 7의 (b)는, 공정 ST1의 실행 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이다.
도 8의 (a)는, 공정 ST2의 실행 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이며, 도 8의 (b)는, 공정 ST3을 설명하기 위한 도면이다.
도 9의 (a)는, 공정 ST3의 실행 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이며, 도 9의 (b)는, 도 1에 도시하는 방법의 종료 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이다.
도 10의 (a)는, 도 1에 도시하는 방법이 적용될 수 있는 또 다른 예의 기판의 일부 확대 단면도이며, 도 10의 (b)는, 공정 ST1의 실행 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이다.
도 11의 (a)는, 공정 ST2의 실행 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이며, 도 11의 (b)는, 공정 ST3을 설명하기 위한 도면이다.
도 12의 (a)는, 공정 ST3의 실행 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이며, 도 12의 (b)는, 도 1에 도시하는 방법의 종료 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이다.
도 13은 제1 실험 및 제1 비교실험의 결과를 나타내는 그래프이다.
도 14는 제2 실험 및 제2 비교실험의 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 여러 가지 실시형태에 관해서 상세히 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 붙이는 것으로 한다.
도 1은, 일 실시형태에 관한 에칭하는 방법을 도시하는 흐름도이다. 도 1에 도시하는 방법 MT는, 기판의 제1 영역을, 상기 기판의 제2 영역에 대하여 선택적으로 에칭하기 위해서 실행된다.
도 2의 (a)는, 도 1에 도시하는 방법이 적용될 수 있는 일례의 기판의 일부 확대 단면도이다. 도 2의 (a)에 도시하는 기판(W1)은, 제1 영역(R1) 및 제2 영역(R2)을 포함하고 있다. 제1 영역(R1) 및 제2 영역(R2)은, 하지(下地) 영역(UR) 상에 설정되어도 좋다. 제2 영역(R2)은, 제1 영역(R1)의 재료와는 다른 재료로 형성되어 있어도 좋다. 일례에 있어서, 제1 영역(R1)은, 질화 실리콘으로 형성되어 있고, 제2 영역(R2)은 별도의 실리콘 재료로 형성되어 있다. 제2 영역(R2)은, 예컨대, 실리콘, 다결정 실리콘, 또는 산화 실리콘으로 형성되어 있다.
방법 MT에서는, 기판의 제1 영역의 에칭을 위해, 플라즈마 처리장치가 이용된다. 도 3은, 여러 가지 실시형태에 관한 에칭하는 방법에 있어서 이용하는 것이 가능한 일례의 플라즈마 처리장치를 도시한 도면이다. 도 3에 도시하는 플라즈마 처리장치(1)는, 용량 결합형 플라즈마 에칭 장치이다. 플라즈마 처리장치(1)는, 챔버(10)를 구비하고 있다. 챔버(10)는, 그 안에 내부 공간(10s)을 제공하고 있다.
챔버(10)는, 챔버 본체(12)를 포함하고 있다. 챔버 본체(12)는, 대략 원통 형상을 갖고 있다. 내부 공간(10s)은, 챔버 본체(12)의 내측에 제공되어 있다. 챔버 본체(12)는, 예컨대, 알루미늄으로 형성되어 있다. 챔버 본체(12)의 내벽 면에는, 내부식성을 갖는 막이 실시되어 있다. 내부식성을 갖는 막은, 산화 알루미늄, 산화 이트륨이라고 하는 세라믹으로 형성된 막일 수 있다.
챔버 본체(12)의 측벽에는, 통로(12p)가 형성되어 있다. 기판(W)은, 내부 공간(10s)과 챔버(10)의 외부와의 사이에서 반송될 때에, 통로(12p)를 통과한다. 통로(12p)는, 게이트 밸브(12g)에 의해 개폐 가능해지고 있다. 게이트 밸브(12g)는, 챔버 본체(12)의 측벽을 따라서 설치된다.
챔버 본체(12)의 바닥부 위에는, 지지부(13)가 설치된다. 지지부(13)는, 절연 재료로 형성되어 있다. 지지부(13)는, 대략 원통 형상을 갖고 있다. 지지부(13)는, 내부 공간(10s) 중에서, 챔버 본체(12)의 바닥부로부터 상측에 연장되어 있다. 지지부(13)는, 지지대(14)를 지지하고 있다. 지지대(14)는, 내부 공간(10s) 내에 설치된다. 지지대(14)는, 내부 공간(10s) 중에서, 기판(W)을 지지하도록 구성되어 있다.
지지대(14)는, 하부 전극(18) 및 정전 척(20)을 갖고 있다. 지지대(14)는, 전극 플레이트(16)를 더 지닐 수 있다. 전극 플레이트(16)는, 예컨대, 알루미늄이라고 하는 도체로 형성되어 있고, 대략 원반 형상을 갖고 있다. 하부 전극(18)은, 전극 플레이트(16) 상에 설치된다. 하부 전극(18)은, 예컨대, 알루미늄이라고 하는 도체로 형성되어 있고, 대략 원반 형상을 갖고 있다. 하부 전극(18)은, 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은, 하부 전극(18) 상에 설치된다. 정전 척(20)의 상면 위에는, 기판(W)이 배치된다. 정전 척(20)은, 본체 및 전극을 갖는다. 정전 척(20)의 본체는, 유전체로 형성되어 있다. 정전 척(20)의 전극은, 막 형태의 전극이며, 정전 척(20)의 본체 내에 설치된다. 정전 척(20)의 전극은, 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다. 정전 척(20)의 전극에 직류 전원(20p)으로부터의 전압이 인가되면, 정전 척(20)과 기판(W) 사이에서 정전 인력이 발생한다. 발생한 정전 인력에 의해, 기판(W)은, 정전 척(20)에 끌려, 정전 척(20)에 의해서 유지된다.
하부 전극(18)의 주연부 상에는, 기판(W)의 엣지를 둘러싸도록, 포커스링(FR)이 배치된다. 포커스링(FR)은, 기판(W)에 대한 플라즈마 처리의 면내 균일성을 향상시키기 위해서 설치된다. 포커스링(FR)은, 한정되는 것이 아니지만, 실리콘, 탄화 실리콘, 또는 석영으로 형성될 수 있다.
하부 전극(18)의 내부에는, 유로(18f)가 형성된다. 유로(18f)에는, 챔버(10)의 외부에 설치되어 있는 칠러유닛(22)으로부터 배관(22a)을 통해 열교환 매체(예컨대, 냉매)가 공급된다. 유로(18f)에 공급된 열교환 매체는, 배관(22b)을 통해 칠러유닛(22)에 복귀된다. 플라즈마 처리장치(1)에서는, 정전 척(20) 상에 배치된 기판(W)의 온도가, 열교환 매체와 하부 전극(18)과의 열교환에 의해, 조정된다.
플라즈마 처리장치(1)에는, 가스 공급 라인(24)이 형성된다. 가스 공급 라인(28)은, 전열 가스 공급기구로부터의 전열 가스(예컨대, He 가스)를, 정전 척(20)의 상면과 기판(W)의 이면 사이에 공급한다.
플라즈마 처리장치(1)는, 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은, 지지대(14)의 상측에 설치된다. 상부 전극(30)은, 부재(32)를 통해, 챔버 본체(12)의 상부에 지지되어 있다. 부재(32)는, 절연성을 갖는 재료로 형성되어 있다. 상부 전극(30)과 부재(32)는, 챔버 본체(12)의 상부 개구를 폐쇄하고 있다.
상부 전극(30)은, 상부판(34) 및 지지체(36)를 포함할 수 있다. 상부판(34)의 하면은, 내부 공간(10s) 측의 하면이며, 내부 공간(10s)을 구획하고 있다. 상부판(34)은, 주울열이 적은 저 저항의 도전체 또는 반도체로 형성될 수 있다. 상부판(34)에는, 복수의 가스 토출구멍(34a)이 형성되어 있다. 복수의 가스 토출구멍(34a)은, 상부판(34)을 그의 판 두께 방향으로 관통하고 있다.
지지체(36)는, 상부판(34)을 탈착이 자유롭게 지지한다. 지지체(36)는, 알루미늄이라고 하는 도전성 재료로 형성된다. 지지체(36)의 내부에는, 가스 확산실(36a)이 설치된다. 지지체(36)에는, 복수의 가스구멍(36b)이 형성되어 있다. 복수의 가스구멍(36b)은, 가스 확산실(36a)에서 아래쪽으로 연장되어 있다. 복수의 가스구멍(36b)은, 복수의 가스 토출구멍(34a)에 각각 연통해 있다. 지지체(36)에는, 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는, 가스 확산실(36a)에 접속해 있다. 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(41), 유량 제어기군(42), 및 밸브군(43)을 통해, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(41), 유량 제어기군(42), 및 밸브군(43)은, 가스 공급부(GS)를 구성하고 있다. 가스 소스군(40)은, 복수의 가스 소스를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는, 방법 MT에서 이용되는 복수의 가스의 소스를 포함하고 있다. 밸브군(41) 및 밸브군(43) 각각은, 복수의 개폐밸브를 포함하고 있다. 유량 제어기군(42)은, 복수의 유량 제어기를 포함하고 있다. 유량 제어기군(42)의 복수의 유량 제어기 각각은, 매스플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수의 가스 소스 각각은, 밸브군(41)의 대응의 개폐밸브, 유량 제어기군(42)의 대응의 유량 제어기, 및 밸브군(43)의 대응의 개폐밸브를 통해, 가스 공급관(38)에 접속되어 있다.
플라즈마 처리장치(1)에서는, 챔버 본체(12)의 내벽면을 따라서, 실드(46)가 탈착이 자유롭게 설치된다. 실드(46)는, 지지부(13)의 외주에도 설치된다. 실드(46)는, 챔버 본체(12)에 에칭 부산물이 부착되는 것을 방지한다. 실드(46)는, 예컨대, 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화 이트륨이라고 하는 세라믹으로 형성된 막일 수 있다.
지지부(13)와 챔버 본체(12) 측벽 사이에는, 배플 플레이트(48)가 설치된다. 배플 플레이트(48)는, 예컨대, 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화 이트륨이라고 하는 세라믹으로 형성된 막일 수 있다. 배플 플레이트(48)에는, 복수의 관통구멍이 형성되어 있다. 배플 플레이트(48)의 하측, 또한, 챔버 본체(12)의 바닥부에는, 배기구(12e)가 설치된다. 배기구(12e)에는, 배기관(52)을 통해 배기장치(50)가 접속되어 있다. 배기장치(50)는, 압력 조정 밸브 및 터보 분자 펌프라고 한 진공펌프(기압 양수기)를 갖고 있다.
플라즈마 처리장치(1)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은, 제1 고주파 전력을 발생하는 전원이다. 제1 고주파 전력은, 플라즈마의 생성에 알맞은 주파수를 갖는다. 제1 고주파 전력의 주파수는, 예컨대, 27MHz∼100MHz의 범위 내의 주파수이다. 제1 고주파 전원(62)은, 정합기(66) 및 전극 플레이트(16)를 통해 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 임피던스를 정합시키기 위한 회로를 갖고 있다. 또한, 제1 고주파 전원(62)은, 정합기(66)를 통해, 하부 전극(18)에 접속되어 있어도 좋다.
제2 고주파 전원(64)은, 제2 고주파 전력을 발생하는 전원이다. 제2 고주파 전력은, 제1 고주파 전력의 주파수보다 낮은 주파수를 갖는다. 제1 고주파 전력과 함께 제2 고주파 전력이 이용되는 경우에는, 제2 고주파 전력은 기판(W)에 이온을 인입하기 위한 바이어스용의 고주파 전력으로서 이용된다. 제2 고주파 전력의 주파수는, 예컨대, 400kHz∼13.56MHz의 범위 내의 주파수이다. 제2 고주파 전원(64)은, 정합기(68) 및 전극 플레이트(16)를 통해 하부 전극(18)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 임피던스를 정합시키기 위한 회로를 갖고 있다. 또한, 제1 고주파를 이용하지 않고서, 제2 고주파를 이용하여, 즉, 단일의 고주파만을 이용하여 플라즈마를 생성하여도 좋다. 이 경우에는, 제2 고주파의 주파수는, 13.56MHz보다 큰 주파수, 예컨대 40MHz이어도 좋다. 이 경우에는, 플라즈마 처리장치(1)는, 제1 고주파 전원(62) 및 정합기(66)를 갖추고 있지 않아도 좋다.
플라즈마 처리장치(1)에 있어서 플라즈마가 생성되는 경우에는, 가스가, 가스 공급부(GS)에서 내부 공간(10s)에 공급된다. 또한, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급됨으로써, 상부 전극(30)과 하부 전극(18) 사이에서 고주파 전계가 생성된다. 생성된 고주파 전계에 의해서, 가스가 여기된다. 그 결과, 플라즈마가 생성된다. 이 플라즈마 처리장치(1)에서는, 제1 고주파 전원(62) 및/또는 제2 고주파 전원(64), 상부 전극(30), 및 하부 전극(18)이 플라즈마 생성부를 구성하고 있다.
플라즈마 처리장치(1)는, 제어부(80)를 더 구비할 수 있다. 제어부(80)는, 프로세서, 메모리라고 한 기억부, 입력장치, 표시장치, 신호의 입출력 인터페이스 등을 갖추는 컴퓨터일 수 있다. 제어부(80)는, 플라즈마 처리장치(1)의 각 부를 제어한다. 제어부(80)에서는, 입력장치를 이용하여, 오퍼레이터가 플라즈마 처리장치(1)를 관리하기 위해서 커맨드의 입력 조작 등을 행할 수 있다. 또한, 제어부(80)에서는, 표시장치에 의해, 플라즈마 처리장치(1)의 가동상황을 가시화하여 표시할 수 있다. 더욱, 제어부(80)의 기억부에는, 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 플라즈마 처리장치(1)로 각종 처리를 실행하기 위해서, 제어부(80)의 프로세서에 의해서 실행된다. 제어부(80)의 프로세서가, 제어 프로그램을 실행하여, 레시피 데이터에 따라서 플라즈마 처리장치(1)의 각 부를 제어함으로써, 방법 MT가 플라즈마 처리장치(1)에서 실행된다.
다시 도 1을 참조한다. 이하, 플라즈마 처리장치(1)가 이용되고, 기판(W1)의 제1 영역(R1)이 에칭되는 경우를 예로 해서, 방법 MT에 관해서 설명한다. 이하의 설명에서는, 도 1에 덧붙여, 도 2의 (b), 도 2의 (c), 도 4의 (a), 도 4의 (b), 도 5, 및 도 6을 참조한다. 도 2의 (b)는, 도 1에 도시하는 방법의 공정 ST1을 설명하기 위한 도면이며, 도 2의 (c)는, 도 1에 도시하는 방법의 공정 ST2를 설명하기 위한 도면이다. 도 4의 (a)는, 도 1에 도시하는 방법의 공정 ST3을 설명하기 위한 도면이며, 도 4의 (b)는, 도 1에 도시하는 방법의 실행 후의 상태에서의 일례의 기판의 일부 확대 단면도이다. 도 5는, 도 1에 도시하는 방법에 관련되는 일례의 타이밍 차트이다. 도 6은, 도 1에 도시하는 방법에 관련되는 별도의 예의 타이밍 차트이다. 도 5및 도 6의 타이밍 차트에 있어서, 횡축은 시간을 표시하고 있다. 도 5 및 도 6의 타이밍 차트에 있어서, 종축은, 챔버(10) 내의 압력, 제1 고주파 전력의 레벨(전력 레벨), 제2 고주파 전력의 레벨(전력 레벨), 불활성 가스의 유량, 제1 가스 유량, 및 전구체 가스의 유량을 표시하고 있다.
도 1에 도시하는 방법 MT는, 기판(W1)이 지지대(14) 상에 배치된 상태로 실행된다. 방법 MT의 공정 ST1에서는, 기판(W1) 상에 퇴적막(DF)이 형성된다. 퇴적막(DF)은, 후술하는 공정 ST3에 있어서 제1 영역(R1)의 재료와 반응하여 제1 영역(R1)을 에칭하는 화학 종을 포함한다. 공정 ST1에서는, 기판(W1) 상에 퇴적막(DF)을 형성하도록, 가스 공급부(GS) 및 플라즈마 생성부가 제어된다.
일 실시형태에서의 공정 ST1에서는, 기판(W1) 상에 퇴적막(DF)을 형성하기 위해서, 내부 공간(10s) 중에서, 제1 가스로부터 플라즈마가 생성된다. 공정 ST1에서는, 제1 가스를 내부 공간(10s)에 공급하도록, 가스 공급부(GS)가 제어부(80)에 의해서 제어된다. 공정 ST1에서는, 불활성 가스를 내부 공간(10s)에 더 공급하도록, 가스 공급부(GS)가 제어부(80)에 의해서 제어되어도 좋다. 공정 ST1에서는, 챔버(10) 내의 압력(내부 공간(10s)에서의 압력)이, 지정된 압력으로 설정되도록, 배기장치(50)가 제어된다. 내부 공간(10s)에서의 압력은, 예컨대, 10mTorr(1.333Pa)∼100mTorr(13.33Pa)의 범위 내의 압력, 혹은 20mTorr(2.666Pa)∼50mTorr(6.666Pa)의 범위 내의 압력이다.
공정 ST1에서는, 제1 가스를 여기하기 위해서 제1 고주파 전력을 공급하도록, 제1 고주파 전원(62)이 제어부(80)에 의해서 제어된다. 제1 고주파 전력의 주파수는, 예컨대, 60MHz이다. 제1 고주파 전력의 전력 레벨은, 기판의 직경이 300mm인 경우에는, 예컨대, 50W∼300W의 범위 내의 전력 레벨, 혹은, 50W∼150W의 범위 내의 전력 레벨이다. 공정 ST1에서는, 제어부(80)에 의해서 제2 고주파 전원(64)이 제어되어, 제2 고주파 전력이 더 공급되어도 좋다. 제2 고주파 전력의 주파수는 예컨대, 40MHz이다. 제2 고주파 전력의 전력 레벨은, 이온이 기판(W1)에 높은 에너지로 충돌함으로써 퇴적막(DF)의 형성이 방해되는 것을 방지하기 위해서, 낮은 레벨로 설정된다. 제2 고주파 전력의 전력 레벨은, 기판의 직경이 300mm인 경우에는, 예컨대, 0W∼250W의 범위 내의 전력 레벨, 혹은, 0W∼150W의 범위 내의 전력 레벨이다. 공정 ST1의 처리 시간은, 예컨대, 2초∼20초의 범위 내의 처리 시간, 혹은, 3초∼10초의 범위 내의 처리 시간이다.
도 5에 도시한 바와 같이, 공정 ST1의 실행 전에, 공정 STa가 실행되어도 좋다. 공정 STa에서는, 플라즈마를 생성하지 않고서, 제1 가스 및 불활성 가스가 내부 공간(10s)에 공급된다. 즉, 공정 STa에서는, 제1 고주파 전력 및 제2 고주파 전력은 공급되지 않는다. 공정 ST1은, 공정 STa가 미리 정해진 시간 실행된 후에 실행된다. 혹은, 도 6에 도시한 바와 같이, 공정 STa는 실행되지 않아도 좋다. 방법 MT에서 공정 STa가 실행되지 않을 경우에는, 방법 MT의 스루풋이 향상된다.
공정 ST1에서는, 제1 가스가 여기되어, 내부 공간(10s) 중에서, 제1 가스로부터 플라즈마(P1)가 생성된다. 공정 ST1에서는, 도 2의 (b)에 도시한 바와 같이, 플라즈마(P1)로부터의 화학 종이 기판(W1)의 표면 상에 퇴적한다. 그 결과, 퇴적막(DF)이 기판(W1)의 표면 상에 형성된다. 공정 ST1에서는, 퇴적막(DF)이 형성될 뿐만 아니라, 플라즈마(P1)로부터의 화학 종에 의해서 제1 영역(R1)의 에칭이 생겨도 좋다.
일 실시형태에 있어서, 제1 영역(R1)은, 질화 실리콘으로 형성되어 있다. 제1 영역(R1)을 후술하는 공정 ST3에서 에칭하기 위해서, 일 실시형태에 있어서, 퇴적막(DF)은, 탄소, 수소, 및 불소를 포함하고 있다. 공정 ST1에 있어서 탄소, 수소, 및 불소를 포함하는 퇴적막(DF)을 형성하기 위해서, 일 실시형태에 있어서, 제1 가스는, 하이드로플루오로카본 가스를 포함할 수 있다. 하이드로플루오로카본 가스는, 예컨대, CH3F 가스이다.
계속되는 공정 ST2에서는, 퇴적막(DF)이 그 위에 형성된 기판(W1) 상에, 흡착막(AF)이 형성된다. 흡착막(AF)은, 단분자의 막일 수 있다. 공정 ST2에서는, 흡착막(AF)을 형성하도록, 가스 공급부(GS)가 제어부(80)에 의해서 제어된다.
일 실시형태에서의 공정 ST2에서는, 전구체 가스가, 그 위에 퇴적막(DF)이 형성된 기판(W1)에 공급된다. 공정 ST2에서는, 전구체 가스를 내부 공간(10s)에 공급하도록, 가스 공급부(GS)가 제어부(80)에 의해서 제어된다. 공정 ST2에서는, 더욱 불활성 가스를 내부 공간(10s)에 공급하도록, 가스 공급부(GS)가 제어부(80)에 의해서 제어되어도 좋다. 도 5 및 도 6에 있어서 파선으로 나타낸 바와 같이, 공정 ST2에서의 불활성 가스의 유량은, 공정 ST1에서의 불활성 가스의 유량과 동일해도 좋다. 혹은, 도 5 및 도 6에 있어서 실선으로 나타낸 바와 같이, 공정 ST2에서의 불활성 가스의 유량은, 공정 ST1에서의 불활성 가스의 유량보다 많아도 좋다.
공정 ST2에서는, 챔버(10) 내의 압력(내부 공간(10s)에서의 압력)이, 지정된 압력으로 설정되도록, 배기장치(50)가 제어된다. 공정 ST2에서의 내부 공간(10s) 중의 압력은, 공정 ST1에서의 내부 공간(10s) 중의 압력보다 높아도 좋다. 공정 ST2에서의 내부 공간(10s) 중의 압력이 높을 경우에는, 전구체 가스가 단시간에 기판(W1)의 표면 전체에 흡착한다. 공정 ST2에서는, 플라즈마는 생성되지 않는다. 즉, 공정 ST2에서는, 제1 고주파 전력 및 제2 고주파 전력은 공급되지 않는다.
공정 ST2에서는, 전구체 가스에 포함되는 전구체로부터, 도 2의 (c)에 도시한 바와 같이, 흡착막(AF)이 기판(W1) 상에 형성된다. 흡착막(AF)은, 후술하는 공정 ST3에서의 제2 영역(R2)의 에칭율을 감소시킨다. 일 실시형태에서는, 흡착막(AF)은, 제2 영역(R2)을 에칭하는 퇴적막(DF) 중의 화학 종의 양을 감소시킨다. 일 실시형태에 있어서, 흡착막(AF)은, 제2 영역(R2)을 에칭하는 퇴적막(DF) 중의 불소의 양을 감소시켜도 좋다. 일 실시형태에 있어서, 제2 영역(R2)은, 실리콘을 포함하고 있어도 좋다. 예컨대, 제2 영역(R2)은, 실리콘, 다결정 실리콘, 또는 산화 실리콘으로 형성되어 있다. 이 경우에, 전구체 가스는, 실리콘 함유 가스이어도 좋다. 실리콘 함유 가스는, 예컨대, 아미노실란 가스이다.
도 5 및 도 6에 도시한 바와 같이, 공정 ST2의 실행 후에는, 공정 STb가 실행될 수 있다. 공정 STb에서는, 플라즈마를 생성하지 않고서, 내부 공간(10s)의 퍼지가 행해진다. 공정 STb에서는, 제1 고주파 전력 및 제2 고주파 전력은 공급되지 않는다. 공정 STb에서는, 내부 공간(10s) 중의 전구체 가스가 배기된다. 공정 STb에서는, 불활성 가스가 내부 공간(10s)에 공급되어도 좋다.
계속되는 공정 ST3에서는, 제1 영역(R1)이 에칭된다. 공정 ST3에서는, 그 위에 퇴적막(DF) 및 흡착막(AF)이 형성된 기판(W1)에 제2 가스로부터 생성된 플라즈마(P2)로부터의 이온이 공급된다. 제2 가스는, 불활성 가스를 포함한다. 일 실시형태에 있어서, 제2 가스는, 불활성 가스만을 포함한다. 불활성 가스는, 희가스일 수 있다. 희가스는, 예컨대, Ar 가스이지만, 한정되는 것이 아니다. 공정 ST3에서는, 플라즈마(P2)로부터의 이온에서 주어지는 에너지에 의해, 제1 영역(R1)의 재료와 퇴적막(DF)에 포함되는 화학 종과의 반응이 생긴다. 이 반응에 의해 생성되는 반응 생성물이, 기판(W1)에서 제거된다. 그 결과, 도 4의 (a)에 도시한 바와 같이, 제1 영역(R1)이 에칭된다.
공정 ST3에서는, 제2 영역(R2) 상의 퇴적막(DF) 내의 화학 종과 흡착막(AF)의 화학 종이 반응하여, 퇴적막(DF)으로부터 보호막(DFM)이 형성된다. 일례로서는, 제2 영역(R2) 상의 퇴적막(DF) 내의 불소가, 흡착막(AF)의 실리콘과 반응하여, 퇴적막(DF)에서 제거된다. 그 결과, 퇴적막(DF) 내의 불소의 양이 감소하여, 퇴적막(DF)으로부터 보호막(DFM)이 형성된다.
공정 ST3에서는, 제2 가스를 내부 공간(10s)에 공급하도록, 가스 공급부(GS)가 제어부(80)에 의해서 제어된다. 도 5 및 도 6에 도시한 바와 같이, 공정 ST3에서의 불활성 가스의 유량은, 공정 ST2에서의 불활성 가스의 유량과 동일해도 좋고, 공정 ST2에서의 불활성 가스의 유량보다 적어도 좋다. 공정 ST3에서는, 챔버(10) 내의 압력(내부 공간(10s)에서의 압력)이, 지정된 압력으로 설정되도록, 배기장치(50)가 제어된다.
공정 ST3에서는, 제2 가스를 여기하기 위해서 제1 고주파 전력을 공급하도록, 제1 고주파 전원(62)이 제어부(80)에 의해서 제어된다. 제1 고주파 전력의 주파수는, 예컨대, 60MHz이다. 공정 ST3에서의 제1 고주파 전력의 전력 레벨은, 공정 ST1에서의 제1 고주파 전력의 전력 레벨과 동일해도 좋고, 달라도 좋다. 공정 ST3에서는, 제어부(80)에 의해서 제2 고주파 전원(64)이 제어되어, 제2 고주파 전력이 더 공급된다. 제2 고주파 전력의 주파수는 예컨대, 40MHz이다. 공정 ST3에서의 제2 고주파 전력의 전력 레벨은, 임의의 레벨일 수 있다. 일 실시형태에 있어서, 공정 ST3에서의 제2 고주파 전력의 전력 레벨은, 공정 ST1에서의 제2 고주파 전력의 전력 레벨보다 크다.
도 5에 도시한 바와 같이, 공정 STb의 실행 후, 공정 ST3의 실행 전에, 공정 STc가 실행되어도 좋다. 공정 STc에서는, 불활성 가스의 유량이, 공정 ST3과 동일한 불활성 가스의 유량으로 설정된다. 공정 STc는, 미리 정해진 시간, 실행된다.
계속되는 공정 ST4에서는, 정지 조건이 만족되는지의 여부가 판정된다. 정지 조건은, 공정 ST1∼공정 ST3을 포함하는 시퀀스의 실행횟수가 미리 정해진 횟수에 도달하고 있을 경우에, 만족된다고 판정된다. 공정 ST4에 있어서 정지 조건이 만족되지 않는다고 판정되는 경우에는, 시퀀스가 다시 실행된다. 한편, 공정 ST4에 있어서 정지 조건이 만족된다고 판정되는 경우에는, 방법 MT는 종료한다. 방법 MT의 종료 후에는, 도 4의 (b)에 도시한 바와 같이, 예컨대, 하지 영역(UR)이 노출하도록, 제1 영역(R1)이 에칭된다.
상술한 방법 MT에서는, 제2 가스로부터 생성된 플라즈마로부터의 이온에 의해서, 퇴적막(DF)에 포함되는 화학 종과 제1 영역(R1)의 재료와의 반응이 촉진된다. 그 결과, 제1 영역(R1)이 에칭된다. 또한, 공정 ST3에서의 제2 영역(R2)의 에칭율을 감소시키기 위해서, 흡착막(AF)이 기판(W1) 상에 형성된다. 따라서, 제2 영역(R2)에 대한 제1 영역(R1)의 에칭의 선택성을 높일 수 있다.
일 실시형태에 있어서는, 퇴적막(DF)은, 탄소, 불소, 및 수소를 포함하고, 제1 영역(R1)은 질화 실리콘으로 형성되어 있고, 제2 영역(R2)은 다른 실리콘 재료로 형성되어 있다. 흡착막(AF)은, 실리콘을 포함한다. 흡착막(AF)의 실리콘은, 퇴적막(DF)의 불소와 결합하여, 제2 영역(R2)을 에칭할 수 있는 화학 종의 양을 감소시킨다. 따라서, 공정 ST3에 있어서, 제2 영역(R2)의 에칭율이 저하하여, 제2 영역(R2)에 대하여 제1 영역(R1)이 선택적으로 에칭된다.
이하, 도 2의 (a)에 도시한 기판(W1)과는 별도의 기판에 방법 MT가 적용되는 몇몇 예에 관해서 설명한다. 이하, 도 7의 (a), 도 7의 (b), 도 8의 (a), 도 8의 (b), 도 9의 (a), 및 도 9의 (b)를 참조한다. 도 7의 (a)는, 도 1에 도시하는 방법이 적용될 수 있는 별도의 예의 기판의 일부 확대 단면도이며, 도 7의 (b)는, 공정 ST1의 실행 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이다. 도 8의 (a)는, 공정 ST2의 실행 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이며, 도 8의 (b)는, 공정 ST3을 설명하기 위한 도면이다. 도 9의 (a)는, 공정 ST3의 실행 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이며, 도 9의 (b)는, 도 1에 도시하는 방법의 종료 후의 상태에서의 별도의 예의 기판의 일부 확대 단면도이다. 이하, 플라즈마 처리장치(1)가 이용되어, 도 7의 (a)에 도시하는 기판(W2)이 처리되는 경우를 예로서, 방법 MT에 관해서 설명한다. 또한, 이하에서는, 기판(W2)에 대하여 적용되는 방법 MT에 관해서, 기판(W1)에 대하여 적용되는 방법 MT와 다른 점을 주로 설명한다.
도 7의 (a)에 도시한 바와 같이, 기판(W2)은, 하지 영역(UR2), 막(EF2), 중간층(IML2), 및 마스크(MK2)를 갖는다. 막(EF2)은, 하지 영역(UR2) 상에 형성된다. 중간층(IML2)은, 막(EF2) 상에 형성된다. 마스크(MK2)는, 중간층(IML2) 상에 설치된다. 마스크(MK2) 및 중간층(IML2)은, 막(EF2)에 전사되는 패턴을 제공하고 있다. 즉, 마스크(MK2) 및 중간층(IML2)은, 1 이상의 개구(OP)를 제공하고 있다. 마스크(MK2)는, 예컨대, 금속으로 형성되어 있다. 일례에 있어서, 마스크(MK2)는, TiN막으로 형성되어 있다. 일례에 있어서, 중간층(IML2)은, TEOS막 및 SiOC막을 포함하는 다층 막으로 형성되어 있다. 막(EF2)은, 저유전율 막이다. 일례에 있어서, 막(EF2)은, SiOCH막이다.
공정 ST1에서는, 기판(W1)에 대하여 적용되는 공정 ST1과 같이, 퇴적막(DF)이, 도 7의 (b)에 도시한 바와 같이, 기판(W2) 상에 형성된다. 또한, 도 7의 (b)에는, 막(EF2)의 에칭이 진행한 결과, 개구(OP)의 바닥이 막(EF2)의 상면과 하면 사이에 위치하는 상태가 도시되어 있다.
막(EF2)이 SiOCH막인 일례에 있어서는, 퇴적막(DF)은, 탄소 및 불소를 포함한다. 막(EF2)이 SiOCH막인 일례에 있어서는, 제1 가스는, 예컨대, 플루오로카본 가스를 포함한다. 플루오로카본 가스로서는, C4F8 가스가 예시된다. 공정 ST1에서는, 기판(W1)에 대하여 적용되는 공정 ST1과 같이, 제1 가스로부터 플라즈마가 생성되어도 좋다. 공정 ST1에서는, 제1 가스로부터 생성된 플라즈마로부터의 화학 종이, 기판(W2) 상에 퇴적하여, 퇴적막(DF)을 형성한다. 공정 ST1에서는, 제1 가스로부터 생성된 플라즈마로부터의 화학 종에 의해서 개구(OP)의 바닥에서 막(EF2)의 에칭이 생겨도 좋다.
공정 ST2에서는, 기판(W1)에 대하여 적용되는 공정 ST2와 같이, 흡착막(AF)이, 그 위에 퇴적막(DF)이 형성된 기판(W2) 상에, 도 8의 (a)에 도시한 바와 같이 형성된다. 공정 ST2에서는, 기판(W1)에 대하여 적용되는 공정 ST2와 같이, 전구체 가스가 내부 공간(10s)에 공급된다. 공정 ST2에서는, 기판(W1)에 대하여 적용되는 공정 ST2과 같이, 내부 공간(10s) 중에서 플라즈마는 생성되지 않는다. 전구체 가스는, 공정 ST3에 있어서 막(EF2)을 에칭하는 퇴적막(DF) 중의 화학 종의 양을 감소시킨다. 흡착막(AF)은, 퇴적막(DF) 중의 불소의 양을 감소시켜도 좋다. 전구체 가스는, 실리콘 함유 가스이어도 좋다. 실리콘 함유 가스는, 예컨대, 아미노실란 가스이다.
공정 ST3에서는, 기판(W1)에 대하여 적용되는 공정 ST3과 같이, 막(EF2) 내의 제1 영역(R1)이 에칭된다. 제1 영역(R1)은, 개구(OP)를 구획하는 바닥부이다. 공정 ST3에서는, 기판(W1)에 대하여 적용되는 공정 ST3과 같이, 그 위에 퇴적막(DF) 및 흡착막(AF)이 형성된 기판(W2)에, 제2 가스로부터 생성된 플라즈마로부터의 이온이, 도 8의 (b)에 도시한 바와 같이, 공급된다. 또한 도 8의 (b)에 있어서, 원형의 도형은, 이온을 나타낸다.
공정 ST3에서는, 퇴적막(DF) 내의 화학 종과 흡착막(AF)의 화학 종이 반응하여, 도 9의 (a)에 도시한 바와 같이, 퇴적막(DF)으로부터 보호막(DFM)이 형성된다. 일례로서는, 퇴적막(DF) 내의 불소가, 흡착막(AF)의 실리콘과 반응하여, 퇴적막(DF)에서 제거된다. 그 결과, 퇴적막(DF)으로부터 보호막(DFM)이 형성된다.
보호막(DFM)에서의 불소의 양은, 퇴적막(DF)에서의 불소의 양보다 적다. 또한, 보호막(DFM)의 탄소 함유율은, 비교적 높다. 따라서, 공정 ST3에서의 제2 영역(R2)의 에칭율이 저하된다. 제2 영역(R2)은, 막(EF2)의 일부이며, 개구(OP)를 구획하는 측부이다.
한편, 공정 ST3에서는, 제1 영역(R1)의 재료와 퇴적막(DF)(또는 보호막(DFM))에 포함되는 화학 종과의 반응이 생긴다. 제1 영역(R1)은, 막(EF2)의 일부이며, 개구(OP)를 구획하는 측부이다. 공정 ST3에서는, 제1 영역(R1)의 재료와 퇴적막(DF)에 포함되는 화학 종과의 반응에 의해 생성되는 반응 생성물이, 기판(W2)에서 제거된다. 그 결과, 도 9의 (a)에 도시한 바와 같이, 제1 영역(R1)이 에칭된다. 제2 영역(R2)은 보호막(DFM)에 의해서 보호되지만 제1 영역(R1)은 에칭되는 것은, 제2 영역(R2)에 대한 이온 플럭스보다도, 제1 영역(R1)에 대한 이온 플럭스는 크기 때문이다.
이러한 공정 ST1, 공정 ST2, 및 ST3을 포함하는 시퀀스가 미리 정해진 횟수 실행됨으로써, 개구(OP)가, 도 9의 (b)에 도시한 바와 같이 형성된다. 도 9의 (b)에서는, 개구(OP)는, 하지 영역(UR)의 표면까지 연장되어 있다.
이하, 도 10의 (a), 도 10의 (b), 도 11의 (a), 도 11의 (b), 도 12의 (a), 및 도 12의 (b)를 참조한다. 도 10의 (a)는, 도 1에 도시하는 방법이 적용될 수 있는 또 다른 예의 기판의 일부 확대 단면도이며, 도 10의 (b)는, 공정 ST1의 실행 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이다. 도 11의 (a)는, 공정 ST2의 실행 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이며, 도 11의 (b)는, 공정 ST3을 설명하기 위한 도면이다. 도 12의 (a)는, 공정 ST3의 실행 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이며, 도 12의 (b)는, 도 1에 도시하는 방법의 종료 후의 상태에서의 또 다른 예의 기판의 일부 확대 단면도이다. 이하, 플라즈마 처리장치(1)가 이용되어, 도 10의 (a)에 도시하는 기판(W3)이 처리되는 경우를 예로서, 방법 MT에 관해서 설명한다. 또한, 이하에서는, 기판(W3)에 대하여 적용되는 방법 MT에 관해서, 기판(W1)에 대하여 적용되는 방법 MT와 다른 점을 주로 설명한다.
도 10의 (a)에 도시한 바와 같이, 기판(W3)은, 하지 영역(UR3), 막(EF3), 중간층(IML3), 및 상층(UL3)을 갖는다. 막(EF3)은, 하지 영역(UR3) 상에 형성된다. 중간층(IML3)은, 막(EF3) 상에 형성된다. 상층(UL3)은, 중간층(IML3) 상에 형성된다. 상층(UL3) 및 중간층(IML3)은, 막(EF3)에 전사되는 패턴을 제공하고 있다. 즉, 상층(UL3) 및 중간층(IML3)은, 1 이상의 개구(OP)를 제공하고 있다. 일례에 있어서, 상층(UL3)은, 실리콘 함유의 반사 방지막으로부터 형성되어 있다. 상층(UL3)은, 그 위에 형성된 레지스트 마스크를 통해 에칭됨으로써, 패터닝되어 있다. 일례에 있어서, 중간층(IML3)은, 유기 막으로 형성되어 있다. 유기 막은, 예컨대, 스핀 온 카본막일 수 있다. 막(EF3)은, 실리콘 함유 막일 수 있다. 일례에 있어서, 막(EF3)은, 실리콘 산화막이다.
공정 ST1에서는, 기판(W1)에 대하여 적용되는 공정 ST1과 같이, 퇴적막(DF)이, 도 10의 (b)에 도시한 바와 같이, 기판(W3) 상에 형성된다. 또한, 도 10의 (b)에는, 막(EF3)의 에칭이 진행한 결과, 개구(OP)의 바닥이 막(EF3)의 상면과 하면 사이에 위치하는 상태가 도시되어 있다. 일례에 있어서는, 상층(UL3)은 실리콘 함유의 반사 방지막이며, 막(EF3)은 실리콘 산화막이기 때문에, 막(EF3)의 에칭 중에 상층(UL3)은 소실한다. 도 10의 (b)에 도시하는 상태에서는, 상층(UL3)은 소실해 있다.
막(EF3)이 실리콘 산화막인 일례에 있어서는, 퇴적막(DF)은, 탄소 및 불소를 포함한다. 막(EF3)이 실리콘 산화막인 일례에 있어서는, 제1 가스는, 예컨대, 플루오로카본 가스를 포함한다. 플루오로카본 가스로서는, C4F6 가스가 예시된다. 제1 가스는, 하이드로플루오로카본 가스를 더 포함하고 있어도 좋다. 하이드로플루오로카본 가스로서는, CH3F 가스가 예시된다. 공정 ST1에서는, 기판(W1)에 대하여 적용되는 공정 ST1과 같이, 제1 가스로부터 플라즈마가 생성되어도 좋다. 공정 ST1에서는, 제1 가스로부터 생성된 플라즈마로부터의 화학 종이, 기판(W3) 상에 퇴적하여, 퇴적막(DF)을 형성한다. 공정 ST1에서는, 제1 가스로부터 생성된 플라즈마로부터의 화학 종에 의해서 개구(OP)의 바닥에서 막(EF3)의 에칭이 생겨도 좋다.
공정 ST2에서는, 기판(W1)에 대하여 적용되는 공정 ST2와 같이, 그 위에 퇴적막(DF)이 형성된 기판(W3) 상에, 흡착막(AF)이, 도 11의 (a)에 도시한 바와 같이 형성된다. 공정 ST2에서는, 기판(W1)에 대하여 적용되는 공정 ST2와 같이, 전구체 가스가 내부 공간(10s)에 공급된다. 공정 ST2에서는, 기판(W1)에 대하여 적용되는 공정 ST2와 같이, 내부 공간(10s) 중에서 플라즈마는 생성되지 않는다. 전구체 가스는, 공정 ST3에 있어서 막(EF3)을 에칭하는 퇴적막(DF) 중의 화학 종의 양을 감소시킨다. 흡착막(AF)은, 퇴적막(DF) 중의 불소의 양을 감소시켜도 좋다. 전구체 가스는, 실리콘 함유 가스이어도 좋다. 실리콘 함유 가스는, 예컨대, 아미노실란 가스이다.
공정 ST3에서는, 기판(W1)에 대하여 적용되는 공정 ST3과 같이, 막(EF3) 내의 제1 영역(R1)이 에칭된다. 제1 영역(R1)은, 개구(OP)를 구획하는 바닥부이다. 공정 ST3에서는, 기판(W1)에 대하여 적용되는 공정 ST3과 같이, 그 위에 퇴적막(DF) 및 흡착막(AF)이 형성된 기판(W3)에, 제2 가스로부터 생성된 플라즈마로부터의 이온이, 도 11의 (b)에 도시한 바와 같이, 공급된다. 또한, 도 11의 (b)에 있어서, 원형의 도형은, 이온을 나타낸다.
도 12의 (a)에 도시한 바와 같이, 공정 ST3에서는, 퇴적막(DF) 내의 화학 종과 흡착막(AF)의 화학 종이 반응하여, 퇴적막(DF)으로부터 보호막(DFM)이 형성된다. 일례로서는, 퇴적막(DF) 내의 불소가, 흡착막(AF)의 실리콘과 반응하여, 퇴적막(DF)에서 제거된다. 그 결과, 퇴적막(DF)으로부터 보호막(DFM)이 형성된다.
보호막(DFM)에서의 불소의 양은, 퇴적막(DF)에서의 불소의 양보다 적다. 또한, 보호막(DFM)의 탄소 함유율은, 비교적 높다. 따라서, 공정 ST3에서의 제2 영역(R2)의 에칭율이 저하된다. 제2 영역(R2)은, 막(EF3)의 일부이며, 개구(OP)를 구획하는 측부이다.
한편, 공정 ST3에서는, 제1 영역(R1)의 재료와 퇴적막(DF)(또는 보호막(DFM))에 포함되는 화학 종과의 반응이 생긴다. 제1 영역(R1)은, 막(EF3)의 일부이며, 개구(OP)를 구획하는 측부이다. 공정 ST3에서는, 제1 영역(R1)의 재료와 퇴적막(DF)에 포함되는 화학 종과의 반응에 의해 생성되는 반응 생성물이, 기판(W2)에서 제거된다. 그 결과, 도 12의 (a)에 도시한 바와 같이, 제1 영역(R1)이 에칭된다. 제2 영역(R2)은 보호막(DFM)에 의해서 보호되지만 제1 영역(R1)은 에칭되는 것은, 제2 영역(R2)에 대한 이온 플럭스보다도, 제1 영역(R1)에 대한 이온 플럭스가 크기 때문이다.
이러한 공정 ST1, 공정 ST2, 및 ST3을 포함하는 시퀀스가 미리 정해진 횟수 실행됨으로써, 개구(OP)가, 도 12의 (b)에 도시한 바와 같이 형성된다. 도 12의 (b)에서는, 개구(OP)는, 하지 영역(UR)의 표면까지 연장되어 있다.
이상, 여러 가지 실시형태에 관해서 설명하여 왔지만, 상술한 실시형태에 한정되지 않고 여러 가지 변형 양태를 구성 가능하다. 예컨대, 방법 MT는, 용량 결합형의 플라즈마 처리장치 이외의 플라즈마 처리장치를 이용하여 실행되어도 좋다. 방법 MT의 실행에 이용되는 플라즈마 처리장치는, 유도 결합형의 플라즈마 처리장치 또는 마이크로파라고 한 표면파를 이용하여 플라즈마를 생성하는 플라즈마 처리장치가어도 좋다.
또한, 방법 MT에서 처리되는 기판은, 기판(W1), 기판(W2), 및 기판(W3)에 한정되는 것이 아니다. 방법 MT는, 기판의 제1 영역을, 해당 기판(W2)의 제2 영역에 대하여 선택적으로 에칭하기 위해서 실행될 수 있다. 제1 영역과 제2 영역은, 상호 다른 재료로 형성되어 있어도 좋다. 혹은, 제1 영역과 제2 영역은 각각, 기판(W2) 및 기판(W3)의 제1 영역(R1) 및 제2 영역(R2)과 같이, 동일한 막의 다른 부분을 포함하고 있어도 좋다.
이하, 방법 MT의 평가를 위해 행한 몇몇 실험에 관해서 설명한다. 이하에 설명하는 실험은, 본 개시를 한정하는 것이 아니다.
[제1 실험 및 제1 비교실험]
제1 실험에서는, 플라즈마 처리장치(1)를 이용하여 방법 MT를 실행함으로써, 실리콘 질화막 및 실리콘 산화막을 처리했다. 제1 비교실험에서는, 공정 ST2 및 공정 STb를 실행하지 않는 점에서만 제1 실험과는 다른 처리를 플라즈마 처리장치(1)를 이용하여 실행함으로써, 실리콘 질화막 및 실리콘 산화막을 처리했다. 제1 실험에서는, 공정 ST1, 공정 ST2, 공정 STb, 및 공정 ST3을 포함하는 시퀀스의 실행횟수와 선택비의 관계를 구했다. 제1 비교실험에서는, 공정 ST1과 공정 ST3을 포함하는 시퀀스의 실행횟수와 선택비의 관계를 구했다. 선택비는, 실리콘 질화막의 에칭율을 실리콘 산화막의 에칭율로 나눈 값이다. 이하, 제1 실험의 조건을 나타낸다.
<제1 실험의 조건>
공정 ST1
내부 공간(10s)에서의 압력: 20mTorr (2.666Pa)
제1 고주파 전력: 60MHz, 100W
제2 고주파 전력: 40MHz, 100W
CH3F 가스의 유량/Ar 가스의 유량: 15sccm/200sccm
처리시간: 5초
공정 ST2
내부 공간(10s)에서의 압력: 200mTorr (26.66 Pa)
제1 고주파 전력: 0W
제2 고주파 전력: 0W
아미노실란 가스의 유량/Ar 가스의 유량: 100sccm/300sccm
처리 시간: 15초
공정 STb
내부 공간(10s)에서의 압력: 200mTorr (26.66 Pa)
제1 고주파 전력: 0W
제2 고주파 전력: 0W
Ar 가스의 유량: 300sccm
처리 시간: 10초
공정 ST3
내부 공간(10s)에서의 압력: 20mTorr (2.666 Pa)
제1 고주파 전력: 60MHz, 100W
제2 고주파 전력: 40MHz, 300W
Ar 가스의 유량: 200sccm
처리 시간: 5초
도 13은, 제1 실험 및 제1 비교실험의 결과를 나타내는 그래프이다. 도 13의 그래프에 있어서, 횡축은, 시퀀스의 실행횟수를 나타내고, 종축은 선택비를 나타낸다. 도 13에 도시한 바와 같이, 제1 실험의 선택비는, 제1 비교실험의 선택비보다 상당히 컸다. 즉, 방법 MT에 따르면, 실리콘 산화막에 대하여 실리콘 질화막을 높은 선택비로 에칭 가능한 것이 확인되었다. 또한, 제1 실험의 선택비는, 시퀀스의 실행횟수와 더불어, 증가하고 있었다.
[제2 실험 및 제2 비교실험]
제2 실험에서는, 제1 실험과 동일한 조건으로, 실리콘 질화막 및 다결정 실리콘막을 처리했다. 제2 비교실험에서는, 제1 비교실험과 동일한 조건으로, 실리콘 질화막 및 다결정 실리콘막을 처리했다. 제2 실험에서는, 공정 ST1, 공정 ST2, 공정 STb, 및 공정 ST3을 포함하는 시퀀스의 실행횟수와 선택비의 관계를 구했다. 제2 비교실험에서는, 공정 ST1과 공정 ST3을 포함하는 시퀀스의 실행횟수와 선택비의 관계를 구했다. 선택비는, 실리콘 질화막의 에칭율을 다결정 실리콘막의 에칭율로 나눈 값이다.
도 14는, 제2 실험 및 제2 비교실험의 결과를 나타내는 그래프이다. 도 14의 그래프에 있어서, 횡축은, 시퀀스의 실행횟수를 나타내고, 종축은 선택비를 나타낸다. 도 14에 도시한 바와 같이, 제2 실험의 선택비는, 제2 비교실험의 선택비보다 컸다. 즉, 방법 MT에 따르면, 다결정 실리콘막에 대하여 실리콘 질화막을 높은 선택비로 에칭 가능한 것이 확인되었다. 또한, 제2 실험의 선택비는, 시퀀스의 실행횟수와 더불어, 증가하고 있었다.

Claims (17)

  1. 기판의 제1 영역을, 상기 제1 영역의 재료와는 다른 재료로 형성된 상기 기판의 제2 영역에 대하여 선택적으로 에칭하는 방법으로서,
    상기 기판 상에 퇴적막을 형성하는 공정이며, 상기 퇴적막은 제1 가스로부터 생성된 플라즈마에 포함되는 화학 종으로 형성되는, 상기 형성 공정과,
    그 위에 상기 퇴적막이 형성된 상기 기판에, 전구체 가스를 공급하는 공정이며, 상기 전구체 가스에 포함되는 전구체로부터 상기 기판 상에 흡착막이 형성되는, 상기 공급 공정과,
    그 위에 상기 퇴적막 및 상기 흡착막이 형성된 상기 기판에 제2 가스로부터 생성된 플라즈마로부터의 이온을 공급하여 상기 제1 영역의 상기 재료와 상기 퇴적막에 포함되는 상기 화학 종을 반응시킴으로써, 상기 제1 영역을 에칭하는 공정을 포함하고,
    상기 흡착막은, 상기 제1 영역을 에칭하는 상기 공정에서의 상기 제2 영역의 에칭율을 감소시키는 것인, 선택적 에칭 방법.
  2. 제1항에 있어서, 상기 흡착막은, 상기 제2 영역을 에칭하는 상기 퇴적막 중의 화학 종의 양을 감소시키는 것인, 선택적 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 퇴적막은, 탄소, 수소, 및 불소를 포함하는 것인, 선택적 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 가스는, 하이드로플루오로카본 가스를 포함하는 것인, 선택적 에칭 방법.
  5. 제4항에 있어서, 상기 하이드로플루오로카본 가스는, CH3F 가스를 포함하는 것인, 선택적 에칭 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 영역은, 질화 실리콘으로 형성되어 있는 것인, 선택적 에칭 방법.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서, 상기 흡착막은, 상기 제2 영역을 에칭하는 상기 퇴적막 중의 불소의 양을 감소시키는 것인, 선택적 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제2 영역은, 실리콘을 포함하는 것인, 선택적 에칭 방법.
  9. 제8항에 있어서, 상기 흡착막은, 실리콘을 포함하는 것인, 선택적 에칭 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 전구체 가스는, 실리콘 함유 가스인 것인, 선택적 에칭 방법.
  11. 챔버와,
    상기 챔버의 내부 공간 중에서 기판을 지지하도록 구성된 지지대와,
    상기 내부 공간에 가스를 공급하도록 구성된 가스 공급부와,
    상기 내부 공간 중의 가스를 여기시켜 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
    상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성된 제어부
    를 구비하고,
    상기 제어부는, 제1 영역 및 상기 제1 영역의 재료와는 다른 재료로 형성된 제2 영역을 갖는 기판이 상기 지지대 상에 배치된 상태로, 상기 내부 공간 중에서 제1 가스로부터 플라즈마를 생성하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하여, 상기 제1 가스로부터 생성된 플라즈마에 포함되는 화학 종으로부터 상기 기판 상에 퇴적막이 형성되고,
    상기 제어부는, 그 위에 상기 퇴적막이 형성된 상기 기판이 상기 지지대 상에 배치된 상태로, 상기 기판에 전구체 가스를 공급하도록, 상기 가스 공급부를 제어하여, 상기 전구체 가스에 포함되는 전구체로부터 상기 기판 상에 흡착막이 형성되고,
    상기 제어부는, 그 위에 상기 퇴적막 및 상기 흡착막이 형성된 상기 기판이 상기 지지대 상에 배치된 상태로, 상기 내부 공간 중에서 제2 가스로부터 플라즈마를 생성하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하여, 상기 제2 가스로부터 생성된 플라즈마로부터의 이온이 상기 기판에 공급되어, 상기 제1 영역의 상기 재료와 상기 퇴적막에 포함되는 상기 화학 종이 반응하여, 상기 제1 영역이 에칭되고,
    상기 흡착막은, 상기 제1 영역의 에칭 중의 상기 제2 영역의 에칭율을 감소시키는 것인, 플라즈마 처리장치.
  12. 기판의 제1 영역을, 상기 기판의 제2 영역에 대하여 선택적으로 에칭하는 방법으로서,
    상기 기판 상에 퇴적막을 형성하는 공정과,
    그 위에 상기 퇴적막이 형성된 상기 기판 상에 흡착막을 형성하는 공정이며, 상기 흡착막은 단분자의 흡착막인, 상기 형성 공정과,
    그 위에 상기 퇴적막 및 상기 흡착막이 형성된 상기 기판에 플라즈마로부터의 이온을 공급하여 상기 제1 영역의 재료와 상기 퇴적막에 포함되는 화학 종을 반응시킴으로써, 상기 제1 영역을 에칭하는 공정을 포함하고,
    상기 흡착막은, 상기 제1 영역을 에칭하는 상기 공정에서의 상기 제2 영역의 에칭율을 감소시키는 것인, 선택적 에칭 방법.
  13. 제12항에 있어서, 상기 기판에는 개구가 형성되어 있고,
    상기 제1 영역은, 상기 개구를 구획하는 바닥부이며,
    상기 제2 영역은, 상기 개구를 구획하는 측부인 것인, 선택적 에칭 방법.
  14. 제13항에 있어서, 상기 기판은 상기 제1 영역 및 상기 제2 영역을 갖는 막을 포함하고, 상기 개구는 상기 막에 형성되어 있는 것인, 선택적 에칭 방법.
  15. 제14항에 있어서, 상기 막은, 실리콘 산화막 또는 SiOCH막인 것인, 선택적 에칭 방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서, 상기 퇴적막은, 탄소 및 불소를 포함하고,
    상기 흡착막은, 상기 퇴적막의 불소의 양을 감소시키는 것인, 선택적 에칭 방법.
  17. 챔버와,
    상기 챔버의 내부 공간 중에서 기판을 지지하도록 구성된 지지대와,
    상기 내부 공간에 가스를 공급하도록 구성된 가스 공급부와,
    상기 내부 공간 중의 가스를 여기시켜 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
    상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성된 제어부
    를 구비하고,
    상기 제어부는,
    제1 영역 및 제2 영역을 갖는 기판이 상기 지지대 상에 배치된 상태로, 상기 기판 상에 퇴적막을 형성하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하고,
    그 위에 상기 퇴적막이 형성된 상기 기판이 상기 지지대 상에 배치된 상태로, 상기 기판 상에 단분자의 흡착막을 형성하도록, 상기 가스 공급부를 제어하고,
    그 위에 상기 퇴적막 및 상기 흡착막이 형성된 상기 기판이 상기 지지대 상에 배치된 상태로, 상기 내부 공간 중에서 플라즈마를 생성하도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하고, 상기 플라즈마로부터의 이온이 상기 기판에 공급되어, 상기 제1 영역의 재료와 상기 퇴적막에 포함되는 화학 종이 반응하여, 상기 제1 영역이 에칭되고,
    상기 흡착막은, 상기 제1 영역의 에칭 중의 상기 제2 영역의 에칭율을 감소시키는 것인, 플라즈마 처리장치.
KR1020190044292A 2018-04-17 2019-04-16 에칭하는 방법 및 플라즈마 처리장치 KR20190121257A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018079147A JP6811202B2 (ja) 2018-04-17 2018-04-17 エッチングする方法及びプラズマ処理装置
JPJP-P-2018-079147 2018-04-17

Publications (1)

Publication Number Publication Date
KR20190121257A true KR20190121257A (ko) 2019-10-25

Family

ID=68162147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190044292A KR20190121257A (ko) 2018-04-17 2019-04-16 에칭하는 방법 및 플라즈마 처리장치

Country Status (5)

Country Link
US (1) US10811274B2 (ko)
JP (1) JP6811202B2 (ko)
KR (1) KR20190121257A (ko)
CN (1) CN110391140A (ko)
TW (1) TWI809086B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP7296855B2 (ja) * 2019-11-07 2023-06-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229418A (ja) 2001-11-30 2003-08-15 Tokyo Electron Ltd エッチング方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927479A (ja) * 1995-07-13 1997-01-28 Sony Corp ドライエッチング方法
JP3403374B2 (ja) * 2000-05-26 2003-05-06 松下電器産業株式会社 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法
JP2002319574A (ja) * 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
US20090275202A1 (en) * 2006-11-22 2009-11-05 Masahiko Tanaka Silicon structure having an opening which has a high aspect ratio, method for manufacturing the same, system for manufacturing the same, and program for manufacturing the same, and method for manufacturing etching mask for the silicon structure
US8999856B2 (en) * 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US20130034666A1 (en) * 2011-08-01 2013-02-07 Applied Materials, Inc. Inductive plasma sources for wafer processing and chamber cleaning
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2014209515A (ja) * 2013-04-16 2014-11-06 東京エレクトロン株式会社 エッチング方法
US10297459B2 (en) * 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6405958B2 (ja) * 2013-12-26 2018-10-17 東京エレクトロン株式会社 エッチング方法、記憶媒体及びエッチング装置
JP6327970B2 (ja) * 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法
US9768033B2 (en) * 2014-07-10 2017-09-19 Tokyo Electron Limited Methods for high precision etching of substrates
CN105448635B (zh) * 2014-08-28 2018-01-09 北京北方华创微电子装备有限公司 原子层刻蚀装置及采用其的原子层刻蚀方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6320282B2 (ja) * 2014-12-05 2018-05-09 東京エレクトロン株式会社 エッチング方法
US9576811B2 (en) * 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
US10658194B2 (en) * 2016-08-23 2020-05-19 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN106856163A (zh) * 2016-11-22 2017-06-16 上海华力微电子有限公司 一种高深宽比图形结构的形成方法
JP6804280B2 (ja) * 2016-12-07 2020-12-23 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10297458B2 (en) * 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10304677B2 (en) * 2017-09-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low-k feature formation processes and structures formed thereby

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229418A (ja) 2001-11-30 2003-08-15 Tokyo Electron Ltd エッチング方法

Also Published As

Publication number Publication date
CN110391140A (zh) 2019-10-29
JP6811202B2 (ja) 2021-01-13
US20190318936A1 (en) 2019-10-17
US10811274B2 (en) 2020-10-20
TW201944454A (zh) 2019-11-16
TWI809086B (zh) 2023-07-21
JP2019186501A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
JP6529357B2 (ja) エッチング方法
CN108878285B (zh) 蚀刻方法
JP7174634B2 (ja) 膜をエッチングする方法
US11462412B2 (en) Etching method
KR20160041764A (ko) 피처리체를 처리하는 방법
KR20190121257A (ko) 에칭하는 방법 및 플라즈마 처리장치
TW201818465A (zh) 被處理體之處理方法
CN109417029B (zh) 对被处理体进行处理的方法
KR20230129345A (ko) 플라즈마 처리 장치 및 에칭 방법
US20200168468A1 (en) Etching method and substrate processing apparatus
JP2015079793A (ja) プラズマ処理方法
US20210327719A1 (en) Method for processing workpiece
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
JP7190988B2 (ja) エッチング方法及び基板処理装置
JP7203531B2 (ja) プラズマ処理方法及びプラズマ処理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
JP2020123646A (ja) エッチング方法、プラズマ処理装置、及び処理システム
JP7398915B2 (ja) 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
KR20210055015A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal