JP2020123646A - エッチング方法、プラズマ処理装置、及び処理システム - Google Patents

エッチング方法、プラズマ処理装置、及び処理システム Download PDF

Info

Publication number
JP2020123646A
JP2020123646A JP2019014084A JP2019014084A JP2020123646A JP 2020123646 A JP2020123646 A JP 2020123646A JP 2019014084 A JP2019014084 A JP 2019014084A JP 2019014084 A JP2019014084 A JP 2019014084A JP 2020123646 A JP2020123646 A JP 2020123646A
Authority
JP
Japan
Prior art keywords
silicon
processing apparatus
gas
film
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019014084A
Other languages
English (en)
Other versions
JP7178918B2 (ja
Inventor
大亮 西出
Daisuke Nishide
大亮 西出
亨 久松
Toru Hisamatsu
亨 久松
慎也 石川
Shinya Ishikawa
慎也 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019014084A priority Critical patent/JP7178918B2/ja
Priority to CN202010045816.1A priority patent/CN111508831B/zh
Priority to TW109101624A priority patent/TWI833877B/zh
Priority to KR1020200007445A priority patent/KR20200094664A/ko
Priority to US16/775,960 priority patent/US11244804B2/en
Publication of JP2020123646A publication Critical patent/JP2020123646A/ja
Priority to US17/565,183 priority patent/US20220122802A1/en
Application granted granted Critical
Publication of JP7178918B2 publication Critical patent/JP7178918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/18—Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H01J37/185—Means for transferring objects between different enclosures of different pressure or atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】シリコン酸化層とは異なる層をマスク上に形成して、膜をエッチングすることを可能とするエッチング方法を提供する。【解決手段】一実施形態のエッチング方法は、基板上にシリコン含有層を形成する工程を含む。基板は、膜及びマスクを有する。シリコン含有層は、シリコンを含有する前駆体ガスを用いたプラズマ処理により形成される。シリコン含有層は、シリコン、炭素、及び窒素を含む。エッチング方法は、膜のプラズマエッチングを行う工程を更に含む。基板上にシリコン含有層を形成する工程の開始時点から膜のプラズマエッチングを行う工程の終了時点までの間、基板は、減圧された環境下に配置される。【選択図】図１

Description

本開示の例示的実施形態は、エッチング方法、プラズマ処理装置、及び処理システムに関するものである。
電子デバイスの製造においては、基板の膜にマスクのパターンを転写するためにプラズマエッチングが行われる。プラズマエッチングの実行前にマスクの開口の幅を狭くするために、基板上にシリコン酸化層が形成されることがある。基板の膜は、プラズマエッチングによってシリコン酸化層に対して選択的にエッチングされる。このような技術は、特許文献１に記載されている。
特開２０１６−７６６２１号公報
シリコン酸化層とは異なる層をマスク上に形成して、膜をエッチングすることが求められている。
一つの例示的実施形態において、膜のエッチング方法が提供される。エッチング方法は、基板上にシリコン含有層を形成する工程を含む。基板は、膜及びマスクを有する。マスクは、膜上に設けられており、パターニングされている。シリコン含有層は、シリコンを含有する前駆体ガスを用いたプラズマ処理により形成される。シリコン含有層は、シリコン、炭素、及び窒素を含む。シリコン含有層の材料は、膜の材料とは異なる。エッチング方法は、膜のプラズマエッチングを行う工程を更に含む。基板上にシリコン含有層を形成する工程の開始時点から膜のプラズマエッチングを行う工程の終了時点までの間、基板は、減圧された環境下に配置される。
一つの例示的実施形態によれば、シリコン酸化層とは異なる層をマスク上に形成して、膜をエッチングすることが可能となる。
図１は、一つの例示的実施形態に係るエッチング方法の流れ図である。 図２の（ａ）はマスクの形成前の一状態における一例の基板の一部拡大断面図であり、図２の（ｂ）はマスクの形成前の別の一状態における一例の基板の一部拡大断面図であり、図２の（ｃ）は一例の基板の一部拡大断面図である。 図１に示すエッチング方法の実行に用いられ得る一例のプラズマ処理装置を概略的に示す図である。 図４の（ａ）は方法ＭＴの工程ＳＴ１の実行後の状態における一例の基板の一部拡大断面図であり、図４の（ｂ）はシリコン含有層のエッチバックが行われた後の状態における一例の基板の一部拡大断面図である。 図５の（ａ）は方法ＭＴの工程ＳＴ２の実行後の状態における一例の基板の一部拡大断面図であり、図５の（ｂ）は、マスクの除去後の状態における一例の基板の一部拡大断面図である。 図１に示すエッチング方法の工程ＳＴ１の一例のタイミングチャートである。 図１に示すエッチング方法の実行に用いられ得る一例の処理システムを概略的に示す図である。 図８の（ａ）は処理前のサンプルの画像であり、図８の（ｂ）は比較実験の工程ＳＴ２の適用後のサンプルの画像であり、図８の（ｃ）は実験の工程ＳＴ２の適用後のサンプルの画像である。 別の実験において作成したシリコン含有層のＸ線光電子分光法によるＳｉ−２ｐスペクトルを示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、膜のエッチング方法が提供される。エッチング方法は、基板上にシリコン含有層を形成する工程を含む。基板は、膜及びマスクを有する。マスクは、膜上に設けられており、パターニングされている。シリコン含有層は、シリコンを含有する前駆体ガスを用いたプラズマ処理により形成される。シリコン含有層は、シリコン、炭素、及び窒素を含む。シリコン含有層の材料は、膜の材料とは異なる。エッチング方法は、膜のプラズマエッチングを行う工程を更に含む。基板上にシリコン含有層を形成する工程の開始時点から膜のプラズマエッチングを行う工程の終了時点までの間、基板は、減圧された環境下に配置される。
上記実施形態のエッチング方法では、マスク上に形成されるシリコン含有層は、シリコン、炭素、及び窒素を含む。したがって、シリコン酸化層とは異なる層をマスク上に形成して、膜をエッチングすることが可能となる。
一つの例示的実施形態において、前駆体ガスは、アミノシラン系ガスであってもよい。
一つの例示的実施形態において、シリコン含有層を形成する工程は、前駆体ガスと該前駆体ガスを希釈するガスを含む混合ガスを用いたプラズマ処理を含んでいてもよい。
一つの例示的実施形態において、シリコン含有層を形成する工程は、シーケンスを繰り返すことを含む。シーケンスは、第１の期間、該第１の期間に続く第２の期間、該第２の期間に続く第３の期間において、前駆体ガスを希釈するガスを基板に供給することを含む。シーケンスは、第１の期間及び第２の期間において、前駆体ガスを基板に供給することを含む。シーケンスは、第２の期間において前駆体ガス及び前駆体ガスを希釈するガスからプラズマを形成し、第３の期間において前駆体ガスを希釈するガスからプラズマを生成するために、第２の期間及び第３の期間において、高周波電力を供給することを含む。
一つの例示的実施形態において、シリコン含有層を形成する工程及び膜のプラズマエッチングを行う工程は、単一のプラズマ処理装置を用いて実行されてもよい。シリコン含有層を形成する工程の開始時点から膜のプラズマエッチングを行う工程の終了時点までの間、基板は、単一のプラズマ処理装置のチャンバ内に配置され得る。
一つの例示的実施形態において、シリコン含有層を形成する工程において用いられる第１のプラズマ処理装置が、膜のプラズマエッチングを行う工程において用いられる第２のプラズマ処理装置と真空搬送系を介して接続されていてもよい。シリコン含有層を形成する工程の実行中、基板は第１のプラズマ処理装置のチャンバ内に配置される。シリコン含有層を形成する工程の実行後、膜のプラズマエッチングを行う工程の実行前に、基板は、真空搬送系のみを介して第１のプラズマ処理装置から第２のプラズマ処理装置に搬送される。膜のプラズマエッチングを行う工程の実行中、基板は第２のプラズマ処理装置のチャンバ内に配置される。
一つの例示的実施形態において、シリコン含有層を形成する工程では、基板の温度は１５０℃以下の温度に設定され得る。この実施形態によれば、シリコン含有層の形成時の基板の温度と膜のエッチング時の基板の温度との差を減少させることが可能となる。
一つの例示的実施形態において、シリコン含有層は、シリコンと酸素の結合をその骨格に有していなくてもよい。一つの例示的実施形態において、膜は、シリコン酸化膜であってもよい。シリコン含有層が大気に晒されることなく行われるので、シリコン含有層の酸化が抑制される。膜がシリコン酸化膜である場合には、膜のプラズマエッチングの際のシリコン含有層のエッチングが抑制される。
別の例示的実施形態において、膜のエッチングに用いられるプラズマ処理装置が提供される。プラズマ処理装置は、チャンバ、ガス供給部、高周波電源、及び制御部を備える。ガス供給部は、チャンバに接続されている。高周波電源は、チャンバ内のガスからプラズマを形成するために高周波電力を供給するように構成されている。制御部は、ガス供給部及び高周波電源を制御するように構成されている。制御部は、シリコン含有層を基板上に形成するために、シリコンを含有する前駆体ガスをチャンバ内に供給するようガス供給部を制御し、高周波電力を供給するよう高周波電源を制御する。基板は、膜及びマスクを有する。マスクは、膜上に設けられており、パターニングされている。シリコン含有層は、シリコン、炭素、及び窒素を含み、膜の材料とは異なる材料から形成される。制御部は、膜のプラズマエッチングを行うために、処理ガスをチャンバ内に供給するようガス供給部を制御し、高周波電力を供給するよう高周波電源を制御する。
更に別の例示的実施形態において、膜のエッチングに用いられる処理システムが提供される。処理システムは、第１のプラズマ処理装置、第２のプラズマ処理装置、真空搬送系、及び制御部を備える。真空搬送系は、第１のプラズマ処理装置と第２のプラズマ処理装置との間で基板を搬送するように構成されている。制御部は、第１のプラズマ処理装置、第２のプラズマ処理装置、及び真空搬送系を制御するように構成されている。第１のプラズマ処理装置及び第２のプラズマ処理装置の各々は、チャンバ、ガス供給部、及び高周波電源を備える。ガス供給部は、チャンバに接続されている。高周波電源は、チャンバ内のガスからプラズマを形成するために高周波電力を供給するように構成されている。制御部は、シリコン含有層を基板上に形成するために、シリコンを含有する前駆体ガスを第１のプラズマ処理装置のチャンバ内に供給するよう第１のプラズマ処理装置のガス供給部を制御し、高周波電力を供給するよう第１のプラズマ処理装置の高周波電源を制御する。基板は、膜及びマスクを有する。マスクは、膜上に設けられており、パターニングされている。シリコン含有層は、シリコン、炭素、及び窒素を含み、膜の材料とは異なる材料から形成される。制御部は、膜のプラズマエッチングを行うために、処理ガスを第２のプラズマ処理装置のチャンバ内に供給するよう第２のプラズマ処理装置のガス供給部を制御し、高周波電力を供給するよう第２のプラズマ処理装置の高周波電源を制御する。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係るエッチング方法の流れ図である。図１に示すエッチング方法（以下、「方法ＭＴ」という）は、基板の膜のエッチングのために実行される。方法ＭＴにおいてエッチングされる基板の膜は、後述するシリコン含有層の材料とは異なる材料から形成されている。方法ＭＴにおいてエッチングされる基板の膜は、シリコン含有層に対して選択的にエッチングされ得る限り、任意の材料から形成され得る。方法ＭＴにおいてエッチングされる基板の膜は、例えば、シリコン酸化膜、ポリシリコン膜、シリコン窒化膜、又はカーボン膜である。
図２の（ｃ）は、一例の基板の一部拡大断面図である。図２の（ｃ）に示す基板Ｗは、シリコン酸化膜ＯＳＦ及びマスクＭＫを有する。基板Ｗは、下地領域ＵＲを更に有していてもよい。シリコン酸化膜ＯＳＦは、方法ＭＴにおいてエッチングされる膜の一例である。シリコン酸化膜ＯＳＦは、下地領域ＵＲ上に設けられている。マスクＭＫは、シリコン酸化膜ＯＳＦ上に設けられている。マスクＭＫは、パターニングされている。即ち、マスクＭＫは、一つ以上の開口を提供している。マスクＭＫの一つ以上の開口は、シリコン酸化膜ＯＳＦを露出させている。マスクＭＫは、シリコン酸化膜とは異なる材料から形成されていれば、一つ以上の任意の材料から形成され得る。また、マスクＭＫは、単一の膜又は多層膜から形成され得る。
一実施形態において、方法ＭＴは、単一のプラズマ処理装置を用いて実行される。図３は、図１に示すエッチング方法の実行に用いられ得る一例のプラズマ処理装置を概略的に示す図である。図３に示すプラズマ処理装置１は、容量結合型のプラズマ処理装置である。プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。
チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の内側に提供されている。チャンバ本体１２は、アルミニウムといった導体から形成されている。チャンバ本体１２は、接地されている。チャンバ本体１２の内壁面には、耐腐食性を有する膜が施されている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、チャンバ１０内、即ち内部空間１０ｓの中で、基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有している。下部電極１８及び静電チャック２０は、チャンバ１０内に設けられている。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面の上には、基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、誘電体から形成されている。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。
基板支持器１４上には、エッジリングＦＲが配置される。エッジリングＦＲは、限定されるものではないが、シリコン、炭化シリコン、又は石英から形成され得る。チャンバ１０内において基板Ｗの処理が行われるときには、基板Ｗは、静電チャック２０上、且つ、エッジリングＦＲによって囲まれた領域内に、配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チラーユニット２２から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。チラーユニット２２は、チャンバ１０の外部に設けられている。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニット２２に戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１は、ガス供給ライン２４を更に備え得る。ガス供給ライン２４は、伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。伝熱ガスは、伝熱ガス供給機構からガス供給ライン２４に供給される。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、シリコン含有材料から形成されている。天板３４は、例えばシリコン又は炭化シリコンから形成されている。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６には、複数のガス孔３６ｂが形成されている。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、一例では、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。一例において、第１の高周波電力の周波数は６０ＭＨｚであり得る。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、下部電極１８に接続されていてもよい。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第２の高周波電力は、基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられ得る。第２の高周波電力の周波数は、例えば４００ｋＨｚ〜４０ＭＨｚの範囲内の周波数である。一例において、第２の高周波電力の周波数は４０ＭＨｚであり得る。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有している。なお、プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４のうち何れか一方のみを備えていてもよい。
プラズマ処理装置１は、制御部ＭＣを更に備えている。制御部ＭＣは、プロセッサ、メモリといった記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部ＭＣは、プラズマ処理装置１の各部を制御する。制御部ＭＣでは、オペレータが、プラズマ処理装置１を管理するためにコマンドの入力操作等を入力装置を用いて行うことができる。また、制御部ＭＣでは、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、制御部ＭＣの記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、制御部ＭＣのプロセッサによって実行される。制御部ＭＣのプロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御することにより、方法ＭＴがプラズマ処理装置１で実行される。
再び図１を参照して、方法ＭＴについて詳細に説明する。以下の説明では、プラズマ処理装置１を用いて基板Ｗに方法ＭＴが適用される場合を例として、方法ＭＴについて説明する。なお、方法ＭＴは、例示する基板Ｗとは異なる基板に適用されてもよい。また、以下の説明では、制御部ＭＣによるプラズマ処理装置１の各部の制御についても詳細に説明する。また、以下の説明では、図１に加えて、図２の（ａ）、図２の（ｂ）、図２の（ｃ）、図４の（ａ）、図４の（ｂ）、図５の（ａ）、及び図５の（ｂ）、を参照する。図２の（ａ）はマスクの形成前の一状態における一例の基板の一部拡大断面図であり、図２の（ｂ）はマスクの形成前の別の一状態における一例の基板の一部拡大断面図であり、図２の（ｃ）は一例の基板の一部拡大断面図である。図４の（ａ）は方法ＭＴの工程ＳＴ１の実行後の状態における一例の基板の一部拡大断面図であり、図４の（ｂ）はシリコン含有層のエッチバックが行われた後の状態における一例の基板の一部拡大断面図である。図５の（ａ）は方法ＭＴの工程ＳＴ２の実行後の状態における一例の基板の一部拡大断面図であり、図５の（ｂ）は、マスクの除去後の状態における一例の基板の一部拡大断面図である。
図１に示すように方法ＭＴは、工程ＳＴ１及び工程ＳＴ２を含む。図２の（ａ）に示すように、基板Ｗは、工程ＳＴ１の実行前の状態において、有機膜ＯＦ、反射防止膜ＡＲＦ、及びレジストマスクＲＭを更に有していてもよい。有機膜ＯＦは、シリコン酸化膜ＯＳＦ上に設けられている。反射防止膜ＡＲＦは、有機膜ＯＦ上に設けられている。反射防止膜ＡＲＦは、シリコンを含有し得る。レジストマスクＲＭは、反射防止膜ＡＲＦ上に設けられている。レジストマスクＲＭは、パターニングされている。即ち、レジストマスクＲＭは、一つ以上の開口を提供している。レジストマスクＲＭは、例えばリソグラフィ技術を用いてパターニングされている。
方法ＭＴは、マスクＭＫを形成する工程を更に含んでいてもよい。マスクＭＫを形成する工程は、工程ＳＴ１の実行前に行われる。図２の（ａ）に示す基板ＷからマスクＭＫを形成するために、マスクＭＫを形成する工程では、反射防止膜ＡＲＦのプラズマエッチングが行われる。反射防止膜ＡＲＦのプラズマエッチングの実行中には、基板Ｗが静電チャック２０によって保持される。反射防止膜ＡＲＦのプラズマエッチングでは、チャンバ１０内で処理ガスからプラズマが生成される。この処理ガスは、ＣＦ４ガスといったフルオロカーボンガスを含み得る。反射防止膜ＡＲＦは、プラズマから供給される化学種によりエッチングされる。反射防止膜ＡＲＦのプラズマエッチングの結果、図２の（ｂ）に示すように、レジストマスクＲＭのパターンが反射防止膜ＡＲＦに転写される。
反射防止膜ＡＲＦのプラズマエッチングのために、制御部ＭＣは、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳを制御する。反射防止膜ＡＲＦのプラズマエッチングのために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に制御するよう、排気装置５０を制御する。反射防止膜ＡＲＦのプラズマエッチングのために、制御部ＭＣは、第１の高周波電源６２及び／又は第２の高周波電源６４を制御して、第１の高周波電力及び／又は第２の高周波電力を供給させる。
マスクＭＫを形成する工程では、次いで、図２の（ｂ）に示す基板ＷからマスクＭＫを形成するために、有機膜ＯＦのプラズマエッチングが行われる。有機膜ＯＦのプラズマエッチングの実行中には、基板Ｗが静電チャック２０によって保持される。有機膜ＯＦのプラズマエッチングでは、チャンバ１０内で処理ガスからプラズマが生成される。この処理ガスは、例えば水素ガスと窒素ガスの混合ガスである。この処理ガスは、酸素含有ガスであってもよい。有機膜ＯＦは、プラズマから供給される化学種によりエッチングされる。有機膜ＯＦのプラズマエッチングの結果、図２の（ｃ）に示すように、反射防止膜ＡＲＦのパターンが有機膜ＯＦに転写される。その結果、マスクＭＫが形成される。この例では、マスクＭＫは、レジストマスクＲＭ、反射防止膜ＡＲＦ、及び有機膜ＯＦを含む。
有機膜ＯＦのプラズマエッチングのために、制御部ＭＣは、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳを制御する。有機膜ＯＦのプラズマエッチングのために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に制御するよう、排気装置５０を制御する。有機膜ＯＦのプラズマエッチングのために、制御部ＭＣは、第１の高周波電源６２及び／又は第２の高周波電源６４を制御して、第１の高周波電力及び／又は第２の高周波電力を供給させる。
方法ＭＴでは、マスクＭＫを有する基板Ｗ上に図４の（ａ）に示すようにシリコン含有層ＳＣＦを形成するために、工程ＳＴ１が実行される。シリコン含有層ＳＣＦは、シリコンを含有する前駆体ガスを用いたプラズマ処理により形成される。シリコン含有層ＳＣＦは、シリコン、炭素、及び窒素を含む。シリコン含有層ＳＦＣは、工程ＳＴ２においてエッチングされる膜（一例ではシリコン酸化膜ＯＳＦ）の材料とは異なる材料から形成されている。一実施形態において、シリコン含有層ＳＣＦは、シリコンと酸素の結合を実質的にその骨格に有していなくてもよい。シリコン含有層ＳＣＦは、炭窒化シリコン膜（ＳｉＣＮ膜）であり得る。一実施形態において、前駆体ガスは、アミノシラン系ガスを含む。一実施形態において、シリコン含有層ＳＣＦは、前駆体ガスと前駆体ガスを希釈するガス（以下、「希釈ガス」という）の混合ガスを用いたプラズマ処理により、形成されてもよい。希釈ガスは、酸素含有ガス、水素含有ガス、希ガス等であり得る。水素含有ガスは、水素ガス（Ｈ２ガス）及び／又はＣＨ４ガスといった炭化水素ガスを含み得る。希釈ガスは、前駆体ガスを酸化させるガスであってもよく、或いは、前駆体ガスを還元するガスであってもよい。工程ＳＴ１で用いられる混合ガスは、アルゴンガスといった希ガスを更に含んでいてもよい。
一実施形態において、工程ＳＴ１では、前駆体ガスの過剰な解離を抑制するために、第１の高周波電力のパワーレベル及び／又は第２の高周波電力のパワーレベルが、比較的低いパワーレベルに設定される。一実施形態において、工程ＳＴ１では、プラズマの生成のために、第１の高周波電力及び第２の高周波電力のうち第２の高周波電力のみが供給される。一実施形態において、工程ＳＴ１では、前駆体ガスの過剰な解離を抑制するために、チャンバ１０内の圧力が、比較的高い圧力に設定されてもよい。
別の実施形態において、前駆体ガスは、ＳｉＣｌ４ガスといったハロゲン化ケイ素ガスであってもよい。この実施形態では、前駆体ガスに加えて窒素含有ガス及び炭素含有ガスを更に含む混合ガスを用いたプラズマ処理により、シリコン含有層ＳＣＦが形成される。窒素含有ガスは、例えばＮＨ３ガスである。炭素含有ガスは、ＣＨ４ガスといった炭化水素ガスであり得る。
工程ＳＴ１の実行のために、制御部ＭＣは、上述の前駆体ガス又は混合ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ１の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に制御するよう、排気装置５０を制御する。工程ＳＴ１の実行のために、制御部ＭＣは、第１の高周波電源６２及び／又は第２の高周波電源６４を制御して、第１の高周波電力及び／又は第２の高周波電力を供給させる。
以下、図６を参照する。図６は、図１に示すエッチング方法の工程ＳＴ１の一例のタイミングチャートである。図６において、横軸は時間を示している。図６において、縦軸は、工程ＳＴ１で用いられるその他のガスの流量、即ち上述した混合ガス中の前駆体ガス以外のガスの流量、前駆体ガスの流量、及び高周波電力を示している。図６に示すように、一実施形態の工程ＳＴ１は、シーケンスＳＱを繰り返すことを含んでいてもよい。
シーケンスＳＱは、その他のガスを基板Ｗに供給することを含む。その他のガスは、前駆体ガスがアミノシラン系ガスである場合には、上述の希釈ガスを含む。その他のガスは、前駆体ガスがアミノシラン系ガスである場合には、上述した希ガスを更に含み得る。その他のガスは、前駆体ガスがハロゲン化ケイ素ガスである場合には、上述した窒素含有ガス及び炭素含有ガスを含む。その他のガスは、第１の期間Ｐ１、第２の期間Ｐ２、及び第３の期間Ｐ３において、基板Ｗに供給される。第２の期間Ｐ２は、第１の期間Ｐ１に続く期間である。第３の期間Ｐ３は、第２の期間Ｐ２に続く期間である。
シーケンスＳＱは、第１の期間Ｐ１及び第２の期間Ｐ２において、上述した前駆体ガスを基板Ｗに供給することを更に含む。シーケンスＳＱは、第２の期間Ｐ２及び第３の期間Ｐ３において第１の高周波電力及び／又は第２の高周波電力を供給することを含む。第２の期間Ｐ２においては、チャンバ１０内で混合ガスからプラズマが形成される。第３の期間Ｐ３においては、チャンバ１０内で、その他のガスからプラズマが形成される。かかるシーケンスＳＱの繰り返しによれば、基板Ｗの表面に対してシリコン含有層ＳＣＦを形成することが可能となる。また、シーケンスＳＱの繰り返し回数の設定により、シリコン含有層ＳＣＦの膜厚を調整することが可能となる。
なお、シーケンスＳＱ内の第２の期間Ｐ２においては、第１の高周波電力及び第２の高周波電力が供給されなくてもよい。即ち、シーケンスＳＱ内の第２の期間Ｐ２においては、チャンバ１０内でプラズマが生成されなくてもよい。この場合には、第２の期間Ｐ２において、前駆体ガスが基板Ｗに吸着する。或いは、シーケンスＳＱ内の第１の期間Ｐ１〜第３の期間Ｐ３において、チャンバ１０内でプラズマが生成されてもよい。シーケンスＳＱ内でプラズマが生成される期間を調整することにより、基板Ｗ上に形成されるシリコン含有層ＳＣＦの膜厚が調整され得る。また、第１の期間Ｐ１及び／又は第２の期間Ｐ２におけるチャンバ１０内のガスの圧力及び／又は第２の高周波電力のパワーレベルを調整することにより、シリコン含有層ＳＣＦが形成される箇所を調整することが可能となる。例えば、第１の期間Ｐ１及び／又は第２の期間Ｐ２におけるチャンバ１０内のガスの圧力を比較的高い圧力に設定することにより、シリコン含有層ＳＣＦを等方的に成膜することが可能となる。また、第１の期間Ｐ１及び／又は第２の期間Ｐ２において、チャンバ１０内のガスの圧力が比較的低い圧力に設定され、第２の高周波電力のパワーレベルが比較的高いレベルに設定されてもよい。この場合には、シリコン含有層ＳＣＦは、マスクＭＫの上面とマスクＭＫの開口を画成する底面に優先的に形成され易くなる。
方法ＭＴでは、次いで、図４の（ｂ）に示すように、シリコン含有層ＳＣＦのエッチバックが行われてもよい。具体的には、マスクＭＫの上面の上及びシリコン酸化膜ＯＳＦの表面上で延在していたシリコン含有層ＳＣＦの部分領域が除去され、マスクＭＫの側壁に沿って延在しているシリコン含有層ＳＣＦの別の部分領域が残される。
シリコン含有層ＳＣＦのエッチバックの実行中には、基板Ｗが静電チャック２０によって保持される。シリコン含有層ＳＣＦのエッチバックでは、チャンバ１０内で処理ガスからプラズマが生成される。この処理ガスは、例えばＣＦ４ガスといったフルオロカーボンガスを含む。シリコン含有層ＳＣＦの部分領域は、プラズマから供給される化学種によりエッチングされる。
シリコン含有層ＳＣＦのエッチバックのために、制御部ＭＣは、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳを制御する。シリコン含有層ＳＣＦのエッチバックのために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に制御するよう、排気装置５０を制御する。シリコン含有層ＳＣＦのエッチバックは、異方性エッチングである。したがって、シリコン含有層ＳＣＦのエッチバックのために、制御部ＭＣは、第１の高周波電源６２及び第２の高周波電源６４を制御して、第１の高周波電力及び第２の高周波電力を供給させる。
方法ＭＴでは、次いで、工程ＳＴ２が実行される。工程ＳＴ２では、基板の膜のプラズマエッチングが行われる。工程ＳＴ２の実行中には、基板は静電チャック２０によって保持される。工程ＳＴ２では、チャンバ１０内で処理ガスからプラズマが形成される。工程ＳＴ２で用いられる処理ガスは、シリコン含有層ＳＣＦに対して膜を選択的にエッチングすることが可能な任意のガスであり得る。工程ＳＴ２では、基板の膜はプラズマから供給される化学種によりエッチングされる。
一例の工程ＳＴ２では、基板Ｗのシリコン酸化膜ＯＳＦのプラズマエッチングが行われる。工程ＳＴ２の実行中には、基板Ｗは静電チャック２０によって保持される。工程ＳＴ２では、チャンバ１０内で処理ガスからプラズマが生成される。この処理ガスは、Ｃ４Ｆ６ガスといったフルオロカーボンガスを含む。この処理ガスは、酸素ガス（Ｏ２ガス）及びアルゴンガスといった希ガスを更に含み得る。工程ＳＴ２では、シリコン酸化膜ＯＳＦは、プラズマから供給される化学種によりエッチングされる。シリコン酸化膜ＯＳＦのプラズマエッチングの結果、図５の（ａ）に示すように、マスクＭＫのパターンが、シリコン酸化膜ＯＳＦに転写される。なお、工程ＳＴ２の実行中には、レジストマスクＲＭ及び反射防止膜ＡＲＦもエッチングされ得る。
工程ＳＴ２の実行のために、制御部ＭＣは、チャンバ１０内に処理ガスを供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ２の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に制御するよう、排気装置５０を制御する。工程ＳＴ２の実行のために、制御部ＭＣは、第１の高周波電源６２及び第２の高周波電源６４を制御して、第１の高周波電力及び第２の高周波電力を供給させる。
方法ＭＴは、マスクＭＫを除去する工程を更に含んでいてもよい。マスクＭＫ、即ち、有機膜ＯＦは、Ｏ２ガスといった酸素含有ガスを用いたプラズマ処理により除去される。その結果、図５の（ｂ）に示す基板Ｗが作成される。
マスクＭＫの除去のために、制御部ＭＣは、チャンバ１０内に酸素含有ガスを供給するよう、ガス供給部ＧＳを制御する。マスクＭＫの除去のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に制御するよう、排気装置５０を制御する。マスクＭＫの除去のために、制御部ＭＣは、第１の高周波電源６２及び／又は第２の高周波電源６４を制御して、第１の高周波電力及び／又は第２の高周波電力を供給させる。
方法ＭＴでは、マスク上に形成されるシリコン含有層ＳＣＦは、シリコン、炭素、及び窒素を含む。したがって、シリコン酸化層とは異なる層をマスク上に形成して、膜をエッチングすることが可能となる。
方法ＭＴでは、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗは、減圧された環境下に配置される。即ち、方法ＭＴでは、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗは大気に晒されない。換言すると、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗが配置されている環境において真空を破らずに、基板Ｗが処理される。一実施形態では、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗは、単一のプラズマ処理装置１のチャンバ１０内に配置される。
一実施形態において、マスクＭＫ上に形成されるシリコン含有層ＳＣＦは、シリコンと酸素の結合をその骨格に実質的に有していない。また、シリコン含有層ＳＣＦが大気に晒されることなく、シリコン酸化膜ＯＳＦのエッチングが行われる。したがって、シリコン含有層ＳＣＦの酸化が抑制される。故に、シリコン酸化膜ＯＳＦのプラズマエッチングの際のシリコン含有層ＳＣＦのエッチングが抑制される。
一実施形態の工程ＳＴ１では、基板Ｗの温度は１５０℃以下の温度に設定されてもよい。工程ＳＴ２の実行時には、基板Ｗの温度は、工程ＳＴ１の実行時の基板Ｗの温度よりも低い温度に設定され得る。一般的なシリコン含有層の形成時の基板の温度は４００℃といった相当に高い温度に設定されるが、この実施形態ではシリコン含有層ＳＣＦの形成時の基板Ｗの温度が低い。したがって、この実施形態によれば、シリコン含有層ＳＣＦの形成時の基板Ｗの温度と膜（一例では、シリコン酸化膜ＯＳＦ）のエッチング時の基板Ｗの温度との差を減少させることが可能となる。したがって、工程ＳＴ１から工程ＳＴ２に移行するまでの時間が短縮され得る。
以下、図７を参照する。図７は、図１に示すエッチング方法の実行に用いられ得る一例の処理システムを概略的に示す図である。少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗが減圧された環境下に配置される限りにおいて、工程ＳＴ１と工程ＳＴ２は異なるプラズマ処理装置を用いて実行されてもよい。図７に示す処理システムは、この場合において方法ＭＴの実行のために利用され得る。
図７に示す処理システムＰＳは、台２ａ〜２ｄ、容器４ａ〜４ｄ、ローダモジュールＬＭ、アライナＡＮ、ロードロックモジュールＬＬ１，ＬＬ２、プロセスモジュールＰＭ１〜ＰＭ６、搬送モジュールＴＦ、及び、制御部ＭＣを備えている。なお、処理システムＰＳにおける台の個数、容器の個数、ロードロックモジュールの個数は二つ以上の任意の個数であり得る。また、プロセスモジュールの個数は、二以上の任意の個数であり得る。
台２ａ〜２ｄは、ローダモジュールＬＭの一縁に沿って配列されている。容器４ａ〜４ｄはそれぞれ、台２ａ〜２ｄ上に搭載されている。容器４ａ〜４ｄの各々は、例えば、ＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）と称される容器である。容器４ａ〜４ｄの各々は、その内部に基板Ｗを収容するように構成されている。
ローダモジュールＬＭは、チャンバを有する。ローダモジュールＬＭのチャンバ内の圧力は、大気圧に設定される。ローダモジュールＬＭのチャンバ内には、搬送装置ＴＵ１が設けられている。搬送装置ＴＵ１は、例えば、多関節ロボットであり、制御部ＭＣによって制御される。搬送装置ＴＵ１は、容器４ａ〜４ｄの各々とアライナＡＮとの間、アライナＡＮとロードロックモジュールＬＬ１〜ＬＬ２の各々との間、ロードロックモジュールＬＬ１〜ＬＬ２の各々と容器４ａ〜４ｄの各々との間で基板Ｗを搬送するように構成されている。アライナＡＮは、ローダモジュールＬＭに接続されている。アライナＡＮは、基板Ｗの位置の調整（位置の較正）を行うように構成されている。
ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２の各々は、ローダモジュールＬＭと搬送モジュールＴＦとの間に設けられている。ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２の各々は、予備減圧室を提供している。
搬送モジュールＴＦは、ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２にゲートバルブを介して接続されている。搬送モジュールＴＦは、減圧可能な搬送チャンバＴＣを有している。搬送チャンバＴＣ内には、搬送装置ＴＵ２が設けられている。搬送装置ＴＵ２は、例えば、多関節ロボットであり、制御部ＭＣによって制御される。搬送装置ＴＵ２は、ロードロックモジュールＬＬ１〜ＬＬ２の各々とプロセスモジュールＰＭ１〜ＰＭ６の各々との間、及び、プロセスモジュールＰＭ１〜ＰＭ６のうち任意の二つのプロセスモジュールの間において、基板Ｗを搬送するように構成されている。
プロセスモジュールＰＭ１〜ＰＭ６の各々は、専用の基板処理を行うよう構成された処理装置である。プロセスモジュールＰＭ１〜ＰＭ６のうち一つのプロセスモジュールは、第１のプラズマ処理装置１ａである。プロセスモジュールＰＭ１〜ＰＭ６のうち別の一つのプロセスモジュールは、第２のプラズマ処理装置１ｂである。図７に示す例では、プロセスモジュールＰＭ１が第１のプラズマ処理装置１ａであり、プロセスモジュールＰＭ２が第２のプラズマ処理装置１ｂである。一実施形態において、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂの各々は、プラズマ処理装置１と同じプラズマ処理装置であり得る。
上述の搬送モジュールＴＦは、真空搬送系を構成している。搬送モジュールＴＦは、第１のプラズマ処理装置１ａと第２のプラズマ処理装置１ｂとの間で基板を搬送するように構成されている。
制御部ＭＣは、処理システムＰＳでは、当該処理システムＰＳの各部、例えば、第１のプラズマ処理装置１ａ、第２のプラズマ処理装置１ｂ、搬送モジュールＴＦを制御するように構成されている。
工程ＳＴ１の実行のための第１のプラズマ処理装置１ａの各部の制御部ＭＣによる制御は、上述した工程ＳＴ１の実行のためのプラズマ処理装置１の各部の制御部ＭＣによる制御と同様である。具体的には、制御部ＭＣは、工程ＳＴ１の実行のために、上述の前駆体ガス又は混合ガスを第１のプラズマ処理装置１ａのチャンバ１０内に供給するよう、第１のプラズマ処理装置１ａのガス供給部ＧＳを制御する。また、工程ＳＴ１の実行のために、制御部ＭＣは、第１のプラズマ処理装置１ａのチャンバ１０内の圧力を指定された圧力に制御するよう、第１のプラズマ処理装置１ａの排気装置５０を制御する。また、制御部ＭＣは、工程ＳＴ１の実行のために、第１のプラズマ処理装置１ａの第１の高周波電源６２及び／又は第１のプラズマ処理装置１ａの第２の高周波電源６４を制御して、第１の高周波電力及び／又は第２の高周波電力を供給させる。
制御部ＭＣは、工程ＳＴ１の実行後、工程ＳＴ２の実行前に、基板Ｗを搬送モジュールＴＦの減圧されたチャンバを介して第１のプラズマ処理装置１ａのチャンバ１０の内部空間１０ｓから第２のプラズマ処理装置１ｂのチャンバ１０の内部空間１０ｓに搬送する。この搬送のために、制御部ＭＣは、搬送モジュールＴＦを制御する。方法ＭＴにおいて処理システムＰＳが用いられる場合にも、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗは大気に晒されない。換言すると、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗが配置されている環境において真空を破らずに、基板Ｗが処理される。
工程ＳＴ２の実行のための第２のプラズマ処理装置１ｂの各部の制御部ＭＣによる制御は、上述した工程ＳＴ２の実行のためのプラズマ処理装置１の各部の制御部ＭＣによる制御と同様である。具体的には、制御部ＭＣは、工程ＳＴ２の実行のために、第２のプラズマ処理装置１ｂのチャンバ１０内に処理ガスを供給するよう、第２のプラズマ処理装置１ｂのガス供給部ＧＳを制御する。また、制御部ＭＣは、工程ＳＴ２の実行のために、第２のプラズマ処理装置１ｂのチャンバ１０内の圧力を指定された圧力に制御するよう、第２のプラズマ処理装置１ｂの排気装置５０を制御する。また、制御部ＭＣは、工程ＳＴ２の実行のために、第２のプラズマ処理装置１ｂの第１の高周波電源６２及び第２のプラズマ処理装置１ｂの第２の高周波電源６４を制御して、第１の高周波電力及び第２の高周波電力を供給させる。
なお、反射防止膜ＡＲＦのプラズマエッチングのために、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂのうち一方の各部が、プラズマ処理装置１の各部と同様に制御されてもよい。また、有機膜ＯＦのプラズマエッチングのために、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂのうち一方の各部が、プラズマ処理装置１の各部と同様に制御されてもよい。また、シリコン含有層ＳＣＦのエッチバックのために、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂのうち一方の各部が、プラズマ処理装置１の各部と同様に制御されてもよい。また、マスクＭＫの除去のために、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂのうち一方の各部が、プラズマ処理装置１の各部と同様に制御されてもよい。反射防止膜ＡＲＦのプラズマエッチング及び有機膜ＯＦのプラズマエッチングは、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂとは別のプラズマ処理装置を用いて実行されてもよい。また、シリコン含有層ＳＣＦのエッチバック及び反射防止膜ＡＲＦのプラズマエッチングは、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂとは別のプラズマ処理装置を用いて実行されてもよい。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴの実行において用いられる一つ以上のプラズマ処理装置の各々は、任意のタイプのプラズマ処理装置であってもよい。そのようなプラズマ処理装置は、誘導結合型のプラズマ処理装置又はプラズマの生成のためにマイクロ波といった表面波を用いるプラズマ処理装置であってもよい。また、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂは、互いに異なるタイプのプラズマ処理装置であってもよい。
以下、方法ＭＴの評価のために行った実験について説明する。実験においては、シリコン膜上にシリコン酸化膜から形成されたライン・アンド・スペースパターンを有するサンプルを準備した。サンプルの直径は３００ｍｍであった。そして、処理システムＰＳを用いて当該サンプルに工程ＳＴ１及び工程ＳＴ２を適用した。実験では、工程ＳＴ１を第１のプラズマ処理装置１ａを用いて行い、工程ＳＴ２を第２のプラズマ処理装置１ｂを用いて行った。実験では、工程ＳＴ１の開始時点から工程ＳＴ２の終了時点まで、サンプルを大気に晒さなかった。即ち、実験では、工程ＳＴ１から工程ＳＴ２に移行する際に、搬送モジュールＴＦの減圧されたチャンバ内の空間のみを介して第１のプラズマ処理装置１ａから第２のプラズマ処理装置１ｂに当該サンプルを搬送した。
また、比較のために比較実験を行った。比較実験では、上述のサンプルと同じサンプルを準備し、第１のプラズマ処理装置１ａを用いて当該サンプルに工程ＳＴ１を適用した後に、当該サンプルを大気に晒し、しかる後に、第２のプラズマ処理装置１ｂを用いて当該サンプルに工程ＳＴ２を適用した。
以下、実験及び比較実験の各々における工程ＳＴ１及び工程ＳＴ２の条件を示す。
＜工程ＳＴ１の条件＞
・アミノシラン系ガス：２０ｓｃｃｍ
・Ｈ２ガス：４００ｓｃｃｍ
・アルゴンガス：８００ｓｃｃｍ
・チャンバ１０内の圧力：７００ｍＴｏｒｒ（９３．３３Ｐａ）
・第１の高周波電力：０Ｗ
・第２の高周波電力：４０ＭＨｚ、３０Ｗ
・サンプルの温度：１２０℃
＜工程ＳＴ２の条件＞
・Ｃ４Ｆ６ガス：２．７ｓｃｃｍ
・Ｏ２ガス：２．５ｓｃｃｍ
・アルゴンガス：１０００ｓｃｃｍ
・チャンバ１０内の圧力：３０ｍＴｏｒｒ（４Ｐａ）
・第１の高周波電力：４０ＭＨｚ、３５０Ｗ
・第２の高周波電力：１３ＭＨｚ、０Ｗ
・サンプルの温度：６０℃
実験及び比較実験では、工程ＳＴ２の実行後のサンプルの画像（ＳＥＭ画像）を取得した。図８の（ａ）は処理前のサンプルの画像であり、図８の（ｂ）は比較実験の工程ＳＴ２の適用後のサンプルの画像であり、図８の（ｃ）は実験の工程ＳＴ２の適用後のサンプルの画像である。図８の（ａ）と図８の（ｂ）を比較すれば明らかなように、比較実験では、工程ＳＴ２の実行によりシリコン酸化膜のラインの膜厚が大きく減少していた。これは、工程ＳＴ１の実行後、工程ＳＴ２の実行前にサンプルが大気に晒されたので、工程ＳＴ１で形成したシリコン含有層が酸化したことが原因である。一方、図８の（ａ）と図８の（ｃ）を比較すれば明らかなように、実験では、シリコン酸化膜のラインの膜厚は殆ど減少していなかった。これは、工程ＳＴ１で形成したシリコン含有層が、工程ＳＴ２の実行前に酸化しておらず、工程ＳＴ２の実行中にシリコン酸化膜のラインを保護したからである。
また、別の実験において、プラズマ処理装置１を用いて、酸化シリコン製のウエハ上にシリコン含有層を形成した。このシリコン含有層は前述のＭＴにおけるＳＴ１で形成された膜の一例である。シリコン含有層の形成条件を以下に示す。
＜シリコン含有層の形成条件＞
・アミノシラン系ガス：１００ｓｃｃｍ
・Ｈ２ガス：４００ｓｃｃｍ
・アルゴンガス：５００ｓｃｃｍ
・チャンバ１０内の圧力：５００ｍＴｏｒｒ（８７．５Ｐａ）
・第１の高周波電力：６０ＭＨｚ、３００Ｗ
・第２の高周波電力：０Ｗ
・ウエハの温度：８０℃
そして、形成したシリコン含有層のＳｉ−２ｐスペクトルを、大気中でＸ線光電子分光法を用いて取得した。図９は、別の実験において作成したシリコン含有層のＸ線光電子分光法によるＳｉ−２ｐスペクトルを示す図である。また、図９に、シリコン含有層のＳｉ−２ｐスペクトルに加えて、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）、及び多結晶シリコンの各々のＳｉ−２ｐスペクトルを示す。図９に示すように、作成したシリコン含有層は、酸化シリコンのスペクトルと窒化シリコンのスペクトルとの間にスペクトルを有していた。また、作成したシリコン含有層は、酸化シリコン、窒化シリコン、炭化シリコン、多結晶シリコンの各々のスペクトルとは異なるスペクトルを有していた。したがって、上述した形成条件により、酸化シリコン、窒化シリコン、炭化シリコン、多結晶シリコンとは異なる材料から形成されたシリコン含有層を形成することが可能であることが確認された。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
１…プラズマ処理装置、１０…チャンバ、ＧＳ…ガス供給部、６２…第１の高周波電源、６４…第２の高周波電源、ＭＣ…制御部、ＭＴ…方法、Ｗ…基板。

Claims (11)

  1. 膜のエッチング方法であって、
    基板上にシリコン含有層を形成する工程であり、該基板は、前記膜及び該膜上に設けられたパターニングされたマスクを有する、該工程と、
    前記膜のプラズマエッチングを行う工程と、
    を含み、
    前記シリコン含有層は、シリコンを含有する前駆体ガスを用いたプラズマ処理により形成され、シリコン、炭素、及び窒素を含み、該シリコン含有層の材料は、前記膜の材料とは異なり、
    基板上にシリコン含有層を形成する前記工程の開始時点から前記膜のプラズマエッチングを行う前記工程の終了時点までの間、前記基板は、減圧された環境下に配置される、
    エッチング方法。
  2. 前記前駆体ガスは、アミノシラン系ガスである、請求項１に記載のエッチング方法。
  3. シリコン含有層を形成する前記工程においては、前記前駆体ガスと前記前駆体ガスを希釈するガスを含む混合ガスを用いた前記プラズマ処理が行われる、請求項１又は２に記載のエッチング方法。
  4. シリコン含有層を形成する前記工程は、
    第１の期間、該第１の期間に続く第２の期間、該第２の期間に続く第３の期間において、前記前駆体ガスを希釈するガス前記基板に供給し、
    前記第１の期間及び前記第２の期間において、前記前駆体ガスを前記基板に供給し、
    前記第２の期間において前記前駆体ガス及び前記前駆体ガスを希釈する前記ガスからプラズマを形成し、前記第３の期間において前記前駆体ガスを希釈する前記ガスからプラズマを生成するために、前記第２の期間及び前記第３の期間において、高周波電力を供給する、
    ことを含むシーケンスを繰り返すことを含む、請求項１又は２に記載のエッチング方法。
  5. シリコン含有層を形成する前記工程及び前記膜のプラズマエッチングを行う前記工程は、単一のプラズマ処理装置を用いて実行され、
    シリコン含有層を形成する前記工程の開始時点から前記膜のプラズマエッチングを行う前記工程の終了時点までの間、前記基板は、前記単一のプラズマ処理装置のチャンバ内に配置される、
    請求項１〜４の何れか一項に記載のエッチング方法。
  6. シリコン含有層を形成する前記工程において用いられる第１のプラズマ処理装置が、前記膜のプラズマエッチングを行う前記工程において用いられる第２のプラズマ処理装置と真空搬送系を介して接続されており、
    シリコン含有層を形成する前記工程の実行中、前記基板は前記第１のプラズマ処理装置のチャンバ内に配置され、
    シリコン含有層を形成する前記工程の実行後、前記膜のプラズマエッチングを行う前記工程の実行前に、前記基板は、前記真空搬送系のみを介して前記第１のプラズマ処理装置から前記第２のプラズマ処理装置に搬送され、
    前記膜のプラズマエッチングを行う前記工程の実行中、前記基板は前記第２のプラズマ処理装置のチャンバ内に配置される、
    請求項１〜４の何れか一項に記載のエッチング方法。
  7. シリコン含有層を形成する前記工程において、前記基板の温度は１５０℃以下の温度に設定される、請求項１〜６の何れか一項に記載のエッチング方法。
  8. 前記シリコン含有層は、シリコンと酸素の結合をその骨格に有していない、請求項１〜７の何れか一項に記載のエッチング方法。
  9. 前記膜は、シリコン酸化膜である、請求項１〜８の何れか一項に記載のエッチング方法。
  10. 膜のエッチングに用いられるプラズマ処理装置であって、
    チャンバと、
    前記チャンバに接続されたガス供給部と、
    前記チャンバ内のガスからプラズマを形成するために高周波電力を供給するように構成された高周波電源と、
    前記ガス供給部及び前記高周波電源を制御するように構成された制御部と、
    を備え、
    前記制御部は、
    シリコン、炭素、及び窒素を含み、前記膜の材料とは異なる材料から形成されるシリコン含有層を、前記膜及び該膜上に設けられたパターニングされたマスクを有する基板上に形成するために、シリコンを含有する前駆体ガスを前記チャンバ内に供給するよう前記ガス供給部を制御し、前記高周波電力を供給するよう前記高周波電源を制御し、
    前記膜のプラズマエッチングを行うために、処理ガスを前記チャンバ内に供給するよう前記ガス供給部を制御し、前記高周波電力を供給するよう前記高周波電源を制御する、
    プラズマ処理装置。
  11. 膜のエッチングに用いられる処理システムであって、
    第１のプラズマ処理装置と、
    第２のプラズマ処理装置と、
    前記第１のプラズマ処理装置と前記第２のプラズマ処理装置との間で基板を搬送する真空搬送系と、
    前記第１のプラズマ処理装置、前記第２のプラズマ処理装置、及び前記真空搬送系を制御するように構成された制御部と、
    を備え、
    前記第１のプラズマ処理装置及び前記第２のプラズマ処理装置の各々は、
    チャンバと、
    前記チャンバに接続されたガス供給部と、
    前記チャンバ内のガスからプラズマを形成するために高周波電力を供給するように構成された高周波電源と、
    有し、
    前記制御部は、
    シリコン、炭素、及び窒素を含み、前記膜の材料とは異なる材料から形成されるシリコン含有層を、前記膜及び該膜上に設けられたパターニングされたマスクを有する基板上に形成するために、シリコンを含有する前駆体ガスを前記第１のプラズマ処理装置の前記チャンバ内に供給するよう前記第１のプラズマ処理装置の前記ガス供給部を制御し、前記高周波電力を供給するよう前記第１のプラズマ処理装置の前記高周波電源を制御し、
    前記基板を前記第１のプラズマ処理装置から前記第２のプラズマ処理装置に搬送するよう、前記真空搬送系を制御し、
    前記膜のプラズマエッチングを行うために、処理ガスを前記第２のプラズマ処理装置の前記チャンバ内に供給するよう前記第２のプラズマ処理装置の前記ガス供給部を制御し、前記高周波電力を供給するよう前記第２のプラズマ処理装置の前記高周波電源を制御する、
    処理システム。
JP2019014084A 2019-01-30 2019-01-30 エッチング方法、プラズマ処理装置、及び処理システム Active JP7178918B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019014084A JP7178918B2 (ja) 2019-01-30 2019-01-30 エッチング方法、プラズマ処理装置、及び処理システム
CN202010045816.1A CN111508831B (zh) 2019-01-30 2020-01-16 蚀刻方法、等离子体处理装置和处理系统
TW109101624A TWI833877B (zh) 2019-01-30 2020-01-17 蝕刻方法、電漿處理裝置及處理系統
KR1020200007445A KR20200094664A (ko) 2019-01-30 2020-01-20 에칭 방법, 플라즈마 처리 장치, 및 처리 시스템
US16/775,960 US11244804B2 (en) 2019-01-30 2020-01-29 Etching method, plasma processing apparatus, and processing system
US17/565,183 US20220122802A1 (en) 2019-01-30 2021-12-29 Etching method, plasma processing apparatus, and processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019014084A JP7178918B2 (ja) 2019-01-30 2019-01-30 エッチング方法、プラズマ処理装置、及び処理システム

Publications (2)

Publication Number Publication Date
JP2020123646A true JP2020123646A (ja) 2020-08-13
JP7178918B2 JP7178918B2 (ja) 2022-11-28

Family

ID=71732677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019014084A Active JP7178918B2 (ja) 2019-01-30 2019-01-30 エッチング方法、プラズマ処理装置、及び処理システム

Country Status (4)

Country Link
US (2) US11244804B2 (ja)
JP (1) JP7178918B2 (ja)
KR (1) KR20200094664A (ja)
CN (1) CN111508831B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112320A1 (ja) * 2021-12-17 2023-06-22 株式会社日立ハイテク 成膜方法およびプラズマ処理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) * 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP2011521452A (ja) * 2008-05-13 2011-07-21 アプライド マテリアルズ インコーポレイテッド コンフォーマルｐｅｃｖｄ膜を使用するクリティカルディメンジョンシュリンクのための方法
JP2012169408A (ja) * 2011-02-14 2012-09-06 Taiyo Nippon Sanso Corp マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜
JP2016207915A (ja) * 2015-04-27 2016-12-08 東京エレクトロン株式会社 被処理体を処理する方法
JP2017183689A (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP2018093139A (ja) * 2016-12-07 2018-06-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920848B2 (ja) * 1991-03-19 1999-07-19 東京エレクトロン株式会社 シリコン層のエッチング方法
JP2988455B2 (ja) * 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
KR100680429B1 (ko) * 2005-07-29 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2010251654A (ja) * 2009-04-20 2010-11-04 Elpida Memory Inc 成膜方法および半導体装置の製造方法
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8476168B2 (en) * 2011-01-26 2013-07-02 International Business Machines Corporation Non-conformal hardmask deposition for through silicon etch
EP2714960B1 (en) * 2011-06-03 2018-02-28 Versum Materials US, LLC Compositions and processes for depositing carbon-doped silicon-containing films
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
JP2014022656A (ja) * 2012-07-20 2014-02-03 Ps4 Luxco S A R L パターン形成方法およびそれを用いた半導体装置の製造方法
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6382055B2 (ja) 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP5938506B1 (ja) * 2015-09-17 2016-06-22 株式会社日立国際電気 基板処理システム、半導体装置の製造方法、プログラム及び記録媒体
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267111A (ja) * 2008-04-25 2009-11-12 Tokyo Electron Ltd 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
JP2011521452A (ja) * 2008-05-13 2011-07-21 アプライド マテリアルズ インコーポレイテッド コンフォーマルｐｅｃｖｄ膜を使用するクリティカルディメンジョンシュリンクのための方法
WO2009150870A1 (ja) * 2008-06-13 2009-12-17 東京エレクトロン株式会社 半導体装置の製造方法
JP2012169408A (ja) * 2011-02-14 2012-09-06 Taiyo Nippon Sanso Corp マスク用材料、マスクの形成方法、パターン形成方法、及びエッチング保護膜
JP2016207915A (ja) * 2015-04-27 2016-12-08 東京エレクトロン株式会社 被処理体を処理する方法
JP2017183689A (ja) * 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP2018093139A (ja) * 2016-12-07 2018-06-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112320A1 (ja) * 2021-12-17 2023-06-22 株式会社日立ハイテク 成膜方法およびプラズマ処理方法

Also Published As

Publication number Publication date
US11244804B2 (en) 2022-02-08
US20220122802A1 (en) 2022-04-21
KR20200094664A (ko) 2020-08-07
JP7178918B2 (ja) 2022-11-28
US20200243298A1 (en) 2020-07-30
CN111508831A (zh) 2020-08-07
TW202040686A (zh) 2020-11-01
CN111508831B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
JP7174634B2 (ja) 膜をエッチングする方法
TWI809086B (zh) 蝕刻方法及電漿處理裝置
TWI750364B (zh) 形成鈦矽化物區域之方法
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
US20210082712A1 (en) Method of etching silicon oxide film and plasma processing apparatus
TWI833877B (zh) 蝕刻方法、電漿處理裝置及處理系統
US11404282B2 (en) Method of etching film and plasma processing apparatus
JP2021106212A (ja) エッチング方法、基板処理装置、及び基板処理システム
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
JP2021118315A (ja) エッチング方法、基板処理装置、及び基板処理システム
TWI833873B (zh) 膜之蝕刻方法
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
CN112786442A (zh) 等离子体处理方法及等离子体处理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221115

R150 Certificate of patent or registration of utility model

Ref document number: 7178918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150