TWI709996B - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TWI709996B
TWI709996B TW105131997A TW105131997A TWI709996B TW I709996 B TWI709996 B TW I709996B TW 105131997 A TW105131997 A TW 105131997A TW 105131997 A TW105131997 A TW 105131997A TW I709996 B TWI709996 B TW I709996B
Authority
TW
Taiwan
Prior art keywords
processing
film
processing container
gas
etching
Prior art date
Application number
TW105131997A
Other languages
English (en)
Other versions
TW201724162A (zh
Inventor
木原嘉英
久松亨
本田昌伸
大石智之
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201724162A publication Critical patent/TW201724162A/zh
Application granted granted Critical
Publication of TWI709996B publication Critical patent/TWI709996B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明之課題為提供一種方法，於被處理體上之圖案形成中，可實現高精度之最小線寬之控制與安定最小線寬之再現性等。

本發明之解決手段為具備下述製程：形成製程，係使得包含：第1製程，係對電漿處理裝置之處理容器內供給含胺基矽烷系氣體之第1氣體；第2製程，係於第1製程之實行後沖洗處理容器內之空間；第3製程，係於第2製程之實行後在處理容器內生成含氧氣體之第2氣體的電漿；以及第4製程，係於第3製程之實行後沖洗處理容器內之空間；之序列反覆實行以於處理容器內形成矽氧化膜：準備製程，係於將被處理體收容於處理容器內之前所進行；以及處理製程，係對收容於處理容器內之被處理體進行蝕刻處理；準備製程係於處理製程之前進行；形成製程係於準備製程中實行、且於處理製程中實行；第1製程不生成第1氣體之電漿。

Description

被處理體之處理方法
本發明之實施形態係關於一種被處理體之處理方法，尤其關於一種使用電漿來進行半導體基板之表面處理之方法。
半導體元件等電子元件之製造程序中，有時會使用電漿處理裝置來進行被處理體之電漿處理。電漿處理之一種為電漿蝕刻。進行電漿蝕刻係用以將設置於被蝕刻層上的遮罩圖案轉印於該被蝕刻層。遮罩一般係使用阻劑遮罩。阻劑遮罩係以光微影技術所形成。從而，於被蝕刻層所形成之圖案之極限尺寸係取決於藉由光微影技術所形成之阻劑遮罩之解析度。但是，阻劑遮罩之解析度有解析極限。對於電子元件高積體化之要求日益提高，而需要形成較阻劑遮罩之解析極限來得小尺寸之圖案。因此，如專利文獻1所記載般，提議一種技術，係藉由在阻劑遮罩上形成矽氧化膜來調整該阻劑遮罩之尺寸，來縮小由該阻劑遮罩所提供之開口寬度。
先前技術文獻
專利文獻1 日本特開2004-80033號公報
另一方面，近年來電子元件高積體化所伴隨的微細化，在被處理體上之圖案形成方面係要求高精度之最小線寬(CD：Critical Dimension)之控制。再者，從電子元件之量產性觀點來看，也要求長期安定之最小線寬的再現性等。
電漿蝕刻中成為最少線寬變動主因，一般可舉出於生成電漿之處理空間 所露出之電漿處理裝置之構成零件(例如產生電漿之處理容器的內壁面、連接於處理容器之各種配管的內壁面等)之表面狀態出現變化，電漿狀態出現變化。露出於處理空間之電漿處理裝置之構成零件的表面狀態出現變化之主因，可舉出電漿之長期使用導致該零件表面被消耗。如此之消耗會造成該零件之表面溫度出現變動，自由基之附著率也因著此表面溫度之變動而變動。
此外，電漿處理中，會有發生成為製品缺陷主因的粒子之情況。粒子可從露出於處理空間之電漿處理裝置之構成零件表面產生，附著於晶圓上會導致製品不良。由於粒子附著於圖案上會妨礙轉印，有可能妨礙高精度之最小線寬的實現、以及安定最小線寬之再現性等的實現。
基於以上情事，在被處理體上之圖案形成方面，為了伴隨高積體化之微細化，用以實現高精度之最小線寬的控制、以及安定最小線寬之再現性等之方法成為必要。
一態樣中係提供一種被處理體之處理方法。本態樣之方法具備下述製程：(a)形成製程，係使得包含：第1製程，係對電漿處理裝置之處理容器內供給含胺基矽烷系氣體之第1氣體；第2製程，係於第1製程之實行後沖洗處理容器內之空間；第3製程，係於第2製程之實行後在處理容器內生成含氧氣體之第2氣體的電漿；以及第4製程，係於第3製程之實行後沖洗處理容器內之空間；之序列反覆實行以於處理容器內形成矽氧化膜；(b)準備製程，係於將被處理體收容於處理容器內之前所進行；(c)處理製程，係對收容於處理容器內之被處理體進行蝕刻處理。準備製程係於處理製程之前進行。形成製程係於準備製程中實行、且於處理製程中實行。第1製程不生成第1氣體之電漿。
依據上述方法，於第1製程中，不進行電漿之生成而將含胺基矽烷系氣體之第1氣體供給於處理容器內，此後，於第3製程中，生成含氧氣體之第2氣體的電漿來形成薄膜之矽氧化膜。從而，藉由處理製程中所實行之第1製程~第4製程使得薄膜之矽氧化膜在被處理體之表面來均一、保形地形成。然後，在處理製程所實行之形成製程中，由於反覆實行第1製程~第4製程，而可高精度控制被處理體之表面所形成之矽氧化膜之厚度。從而，可藉由 形成製程所形成之矽氧化膜來高精度降低被處理體之表面的圖案之最小線寬，伴隨高積體化之微細化成為可能。此外，藉由處理製程中所實行之形成製程，於被處理體之表面形成矽氧化膜，再者，對處理容器之內側表面以及連接於處理容器之各種配管的內側表面也以和該矽氧化膜為同樣的厚度來形成矽氧化膜做為保護膜。從而，由於可藉由在處理容器之內側表面以及連接於處理容器之各種配管的內側表面所形成之矽氧化膜來充分抑制從此等各表面產生粒子以及該各表面之狀態變化，而使得安定最小線寬之再現等成為可能。此外，和處理製程所實行之形成製程為獨立地，在處理製程之前所實行之準備製程中也實行形成製程。從而，由於可使得和處理製程中藉由蝕刻所去除之矽氧化膜之厚度對應之所希望之厚度的矽氧化膜在處理容器之內側表面以及連接於處理容器之各種配管之內側表面以保護膜的形式來形成，故可不受到處理製程中所進行之蝕刻程度的影響，來充分抑制從此等各表面所致粒子之產生與該各表面之狀態變化。
於一實施形態中，第1氣體可含單胺基矽烷。從而，可使用含單胺基矽烷之第1氣體來進行形成處理。
一實施形態中，第1氣體之胺基矽烷系氣體可含具1~3個矽原子之胺基矽烷。第1氣體之胺基矽烷系氣體可含具1~3個胺基之胺基矽烷。如此般於第1氣體之胺基矽烷系氣體可使用含1~3個矽原子之胺基矽烷。此外，第1氣體之胺基矽烷系氣體可使用含1~3個胺基之胺基矽烷。
於一實施形態，可進而具備於處理製程之後且為將被處理體從處理容器搬出後，將處理容器內所具矽氧化膜加以去除之製程。從而，即便當處理製程之後在處理容器內以及連接於處理容器之各種配管內殘存矽氧化膜之情況，也可從處理容器內以及連接於處理容器之各種配管內確實去除矽氧化膜。
一實施形態中，被處理體可具備被蝕刻層以及設置於該被蝕刻層上之有機膜；處理製程可具備有藉由處理容器內所產生之電漿來蝕刻有機膜之製程；形成製程於處理製程可在蝕刻有機膜之製程之前所實行；直到蝕刻有機膜之製程之前，於處理容器內所形成之矽氧化膜之膜的厚度可較直到蝕刻有機膜之製程結束為止之矽氧化膜當中被蝕刻去除之膜的厚度來得厚。 從而，即使有機膜之蝕刻結束後，由於在處理容器之內側表面以及連接於處理容器之各種配管之內側表面殘存矽氧化膜，故可避免出現以下之事態、亦即避免蝕刻中矽氧化膜被去除造成此等各表面露出而使得該各表面之狀態發生變化而從該各表面產生粒子等之事態。此外，由於在有機膜蝕刻之實行前進行形成矽氧化膜之形成製程，而可避免因有機膜之蝕刻所生活性種(例如氫自由基)和處理容器之內側表面以及連接於處理容器之各種配管之內側表面起反應，從而，可充分抑制從此等各表面產生粒子以及該各表面之狀態之變化。
一實施形態中，直到蝕刻有機膜之製程之前於處理容器內所形成之矽氧化膜之膜的厚度可較被蝕刻層之膜的厚度來得薄。從而，由於在處理容器內以及連接於處理容器之各種配管內所形成之矽氧化膜之厚度較被蝕刻層之膜的厚度來得薄使得處理容器內以及連接於處理容器之各種配管內之矽氧化膜藉由被蝕刻層之蝕刻而去除，故於處理製程之後所進行之處理容器內以及連接於處理容器之各種配管內之潔淨時，將處理容器內以及連接於處理容器之各種配管內之矽氧化膜加以去除之處理將變得不必要。
一實施形態中，被處理體可具備被蝕刻層以及設置於被蝕刻層上之有機膜；處理製程可具備藉由在處理容器內所產生之電漿來蝕刻有機膜之製程；形成製程於處理製程中可於蝕刻有機膜之製程之前實行；有機膜上可設有第1遮罩；處理製程可進而具有：藉由處理容器內所產生之電漿來將上面具有阻劑遮罩之抗反射膜加以蝕刻而從抗反射膜形成第1遮罩之製程；蝕刻有機膜之製程可於蝕刻抗反射膜之製程之後來實行；於處理製程，形成製程可於蝕刻抗反射膜之製程與蝕刻有機膜之製程之間來實行；處理製程可進而具有：於形成製程與蝕刻有機膜之製程之間，藉由處理容器內所產生之電漿來將藉由形成製程所形成之矽氧化膜當中之有機膜之表面上的區域加以去除之製程。
一實施形態中，被處理體可具備有被蝕刻層、設置於被蝕刻層上之有機膜、以及設置於有機膜上之抗反射膜；處理製程可具備：藉由處理容器內所產生之電漿來蝕刻有機膜之製程；形成製程於處理製程中可於蝕刻有機膜之製程之前來實行；可於抗反射膜上設有第1遮罩；處理製程可包含下述 製程：藉由形成製程在第1遮罩上以及抗反射膜上形成了矽氧化膜之後，利用處理容器內所產生之電漿來將矽氧化膜當中之抗反射膜上之區域與第1遮罩之上面之上之區域加以去除，來形成基於矽氧化膜當中之第1遮罩之側面上之區域的第2遮罩之製程；藉由處理容器內所產生之電漿來去除第1遮罩之製程；以及藉由處理容器內所產生之電漿來蝕刻抗反射膜之製程；蝕刻有機膜之製程可於蝕刻抗反射膜之製程之後來實行，而形成由有機膜所構成之第3遮罩。
一實施形態中，當形成製程係於處理製程中實行之情況，第1製程中之被處理體之溫度可為攝氏0度以上且為該第1遮罩所含材料之玻璃轉化溫度(玻璃轉化點)以下。從而，當使用單胺基矽烷之情況，由於可將被處理體之溫度設定為攝氏0度以上且為第1遮罩之遮罩材料之玻璃轉化溫度以下之相對低溫來實行第1製程，故加熱晶圓之處理成為不必要。
如以上說明般，於被處理體上之圖案形成方面，可實現高精度之最小線寬之控制以及安定最小線寬之再現性等，以因應於高積體化所伴隨之微細化。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬出入口
14‧‧‧支撐部
18a‧‧‧第1板
18b‧‧‧第2板
22‧‧‧直流電源
23‧‧‧開關
24‧‧‧冷媒流路
26a,26b‧‧‧配管
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴出孔
36‧‧‧電極支撐體
36a‧‧‧氣體擴散室
36b‧‧‧氣體通流孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
42‧‧‧閥群
45‧‧‧流量控制器群
46‧‧‧沉積屏蔽件
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66,68‧‧‧匹配器
70‧‧‧電源
A1,A2,A3,A4‧‧‧狀態
AL1,AL2‧‧‧抗反射膜
ALM1,MK11,MK12,MK21,MK22,MK32,MS1,OLM1‧‧‧遮罩
Cnt‧‧‧控制部
EL1,EL2‧‧‧被蝕刻層
ESC‧‧‧靜電夾頭
FR‧‧‧聚焦環
G1‧‧‧第1氣體
HP‧‧‧加熱器電源
HT‧‧‧加熱器
LE‧‧‧下部電極
Ly1,Ly2‧‧‧層
MT‧‧‧方法
OL1,OL2‧‧‧有機膜
P1‧‧‧第2氣體之電漿
PD‧‧‧載置台
PF1,SX1,SX2,SXa,SXa1,SXa2‧‧‧保護膜
R11,R12,R21,R22,R31,R32‧‧‧區域
SB1,SB2‧‧‧基板
Sp‧‧‧處理空間
W,W1,W2‧‧‧晶圓
圖1係顯示一實施形態之方法的流程圖。
圖2係顯示電漿處理裝置之一例之圖。
圖3係顯示處理容器12之內側之保護膜形成態樣之圖。
圖4係顯示圖1所示晶圓之處理製程一實施形態之相關內容之流程圖。
圖5係顯示圖4所示各製程之實施前以及實施後之被處理體狀態的截面圖。
圖6係顯示圖4所示各製程之實施後之被處理體之狀態之截面圖。
圖7係顯示形成圖4所示保護膜之序列中之保護膜形成模樣之示意顯示圖。
圖8係顯示形成圖4所示保護膜之序列中之電漿生成相關時機圖。
圖9係顯示圖1所示晶圓之處理製程之其他實施形態之相關內容之流程圖。
圖10係顯示圖9所示各製程之實施前以及實施後之被處理體狀態之截面圖。
圖11係顯示圖9所示各製程之實施後之被處理體狀態之截面圖。
圖12係顯示圖9所示各製程之實施後之被處理體狀態之截面圖。
以下，參見圖式針對各種實施形態來詳細說明。此外，各圖式中針對相同或是對應部分係賦予相同符號。
圖1係顯示一實施形態之方法之流程圖。圖1所示一實施形態之方法MT係對被處理體(以下也稱為「晶圓」)進行處理之方法。此外，一實施形態之方法MT，可使用單一之電漿處理裝置來實行一連串的製程。
圖2係顯示電漿處理裝置一例之圖。圖2中係示意顯示在被處理體之處理方法的各種實施形態所能利用之電漿處理裝置10之截面構造。如圖2所示般，電漿處理裝置10為電容耦合型電漿蝕刻裝置。
電漿處理裝置10具備有：處理容器12、排氣口12e、搬出入口12g、支撐部14、載置台PD、直流電源22、開關23、冷媒流路24、配管26a、配管26b、上部電極30、絕緣性遮蔽構件32、電極板34、氣體噴出孔34a、電極支撐體36、氣體擴散室36a、氣體通流孔36b、氣體導入口36c、氣體供給管38、氣體源群40、閥群42、流量控制器群45、沉積屏蔽件46、排氣板48、排氣裝置50、排氣管52、閘閥54、第1高頻電源62、第2高頻電源64、匹配器66、匹配器68、電源70、控制部Cnt、聚焦環FR、加熱器電源HP、加熱器HT。載置台PD具備有靜電夾頭ESC、下部電極LE。下部電極LE具備有第1板18a、第2板18b。處理容器12係區劃出處理空間Sp。
處理容器12具有大致圓筒形狀。處理容器12例如由鋁所構成。處理容器12之內壁面被施以陽極氧化處理。處理容器12被安全接地。
支撐部14於處理容器12之內側係設置於處理容器12之底部上。支撐部14具備有大致圓筒狀之形狀。支撐部14例如由絕緣材料所構成。構成支撐部14之絕緣材料可為石英般含氧物。支撐部14於處理容器12內係從處理容器12之底部往鉛直方向延伸。
載置台PD係設置於處理容器12內。載置台PD被支撐部14所支撐。載置台PD於載置台PD之上面係保持晶圓W(例如圖5所示晶圓W1、圖10所示晶圓W2等，以下同樣)。晶圓W為被處理體。載置台PD具有下部電極LE以及靜電夾頭ESC。
下部電極LE包含第1板18a以及第2板18b。第1板18a以及第2板18b例如由鋁等金屬所構成。第1板18a以及第2板18b具備大致圓盤狀之形狀。第2板18b係設置於第1板18a上。第2板18b係電性連接於第1板18a。
靜電夾頭ESC係設置於第2板18b上。靜電夾頭ESC具有於一對的絕緣層之間或是一對的絕緣片之間配置著導電膜電極之構造。直流電源22經由開關23而電性連接於靜電夾頭ESC之電極。靜電夾頭ESC可藉由來自直流電源22之直流電壓所生庫倫力等靜電力來吸附晶圓W。藉此，靜電夾頭ESC可保持晶圓W。
聚焦環FR係以包圍晶圓W邊緣以及靜電夾頭ESC的方式配置於第2板18b之周緣部上。聚焦環FR係基於提升蝕刻均一性所設者。聚焦環FR係依據蝕刻對象之膜的材料而從適宜選擇之材料所構成，例如能由石英所構成。
冷媒流路24係設置於第2板18b之內部。冷媒流路24係構成溫調機構。冷媒流路24係從設置於處理容器12外部之冷凝器單元經由配管26a而被供給冷媒。供給於冷媒流路24之冷媒係經由配管26b而回到冷凝器單元。如此般，冷媒流路24係被循環供給冷媒。藉由控制此冷媒之溫度，來控制被靜電夾頭ESC所支撐之晶圓W的溫度。氣體供給管線28係將來自傳熱氣體供給機構的傳熱氣體例如He氣體供給至靜電夾頭ESC之上面與晶圓W之內面之間。
加熱器HT為加熱元件。加熱器HT係例如埋入第2板18b內。加熱器電源HP係連接於加熱器HT。藉由從加熱器電源HP對加熱器HT供給電力，來調整載置台PD之溫度，此外，載置於該載置台PD上之晶圓W的溫度受到調整。此外，加熱器HT可內建於靜電夾頭ESC。
上部電極30在載置台PD之上方係和載置台PD成為對向配置。下部電極LE與上部電極30係相互大致平行設置。上部電極30與下部電極LE之間係提供處理空間Sp。處理空間Sp乃用以對晶圓W進行電漿處理之空間區域。
上部電極30係經由絕緣性遮蔽構件32而被支撐於處理容器12之上部。絕緣性遮蔽構件32係由絕緣材料所構成，例如可為石英般之含氧物。上部電極30可包含電極板34以及電極支撐體36。電極板34面向於處理空間Sp。電極板34具備複數氣體噴出孔34a。電極板34於一實施形態可由矽所構成。其他實施形態，電極板34可由氧化矽所構成。
電極支撐體36係裝卸自如地支撐電極板34，可由例如鋁等導電性材料所構成。電極支撐體36可具有水冷構造。氣體擴散室36a係設置於電極支撐體36之內部。複數氣體通流孔36b分別連通於氣體噴出孔34a。複數氣體通流孔36b分別從氣體擴散室36a往下方(朝向載置台PD側)延伸。
氣體導入口36c對氣體擴散室36a導入處理氣體。氣體導入口36c設置於電極支撐體36。氣體供給管38係連接於氣體導入口36c。
氣體源群40係經由閥群42以及流量控制器群45而連接於氣體供給管38。氣體源群40具有複數氣體源。複數氣體源可包含胺基矽烷系氣體源、鹵化矽氣體源、氧氣體源、氫氣體源、氮氣體源、氟碳氣體源、以及稀有氣體源。胺基矽烷系氣體可使用胺基數相對少之分子構造者，例如可使用單胺基矽烷(H3-Si-R(R為含有機而可被取代之胺基))。上述胺基矽烷系氣體(後述第1氣體G1所含氣體)可含有具1~3個矽原子之胺基矽烷，或是可含具1~3個胺基之胺基矽烷。具1~3個矽原子之胺基矽烷可為具1~3個胺基之單矽烷(單胺基矽烷)、具1~3個胺基之二矽烷、或是具1~3個胺基之三矽烷。再者，上述胺基矽烷可具有可被取代之胺基。再者，上述胺基可被甲基、乙基、丙基、以及丁基中任一所取代。再者，上述甲基、乙基、丙基或是丁基可被鹵素所取代。鹵化矽氣體可使用DCS(二氯矽烷)氣體。氟碳氣體可使用CF4氣體、C4F6氣體、C4F8氣體等任意的氟碳氣體。此外，稀有氣體可使用He氣體、Ar氣體等任意的稀有氣體。
閥群42包含複數閥。流量控制器群45包含質流控制器等複數流量控制器。氣體源群40之複數氣體源分別經由閥群42之對應的閥以及流量控制器群45之對應的流量控制器而連接於氣體供給管38。從而，電漿處理裝置10可將從氣體源群40之複數氣體源中所選擇之一以上的氣體源而來之氣體以個別調整過之流量來供給於處理容器12內。此外，電漿處理裝置10係沿著 處理容器12之內壁來裝卸自如地設有沉積屏蔽件46。沉積屏蔽件46也設置於支撐部14之外周。沉積屏蔽件46係防止於處理容器12附著著蝕刻副產物(沉積物)，可於鋁材被覆Y2O3等陶瓷而構成。沉積屏蔽件除了Y2O3以外也可為例如石英般含氧材料所構成。
排氣板48係設置於處理容器12之底部側且為支撐部14與處理容器12之側壁之間。排氣板48例如可藉由於鋁材被覆Y2O3等陶瓷所構成。排氣口12e在排氣板48之下方係設置於處理容器12。排氣裝置50係經由排氣管52而連接於排氣口12e。排氣裝置50具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至所希望之真空度。搬出入口12g為晶圓W之搬出入口。搬出入口12g設置於處理容器12之側壁。搬出入口12g可藉由閘閥54來開閉。
第1高頻電源62為產生電漿生成用之第1高頻電力的電源，產生27~100〔MHz〕之頻率、一例中為產生40〔MHz〕之高頻電力。第1高頻電源62係經由匹配器66而連接於上部電極30。匹配器66係用以使得第1高頻電源62之輸出阻抗與負荷側(下部電極LE側)之輸入阻抗取得匹配之電路。此外，第1高頻電源62也可經由匹配器66而連接於下部電極LE。
第2高頻電源64為用以產生將離子拉引至晶圓W之第2高頻電力、亦即高頻偏壓電力的電源，係產生400〔kHz〕~40.68〔MHz〕之範圍內的頻率、一例中產生3.2〔MHz〕之高頻偏壓電力。第2高頻電源64係經由匹配器68而連接於下部電極LE。匹配器68係使得第2高頻電源64之輸出阻抗與負荷側(下部電極LE側)之輸入阻抗取得匹配之電路。此外，電源70連接於上部電極30。電源70係將電壓(用以將存在於處理空間Sp內之正離子拉入電極板34)施加於上部電極30。一例中，電源70係產生負直流電壓之直流電源。若如此之電壓從電源70施加於上部電極30，則存在於處理空間Sp之正離子會衝撞於電極板34。藉此，從電極板34釋放二次電子以及/或是矽。
控制部Cnt為具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，控制電漿處理裝置10之各部。具體而言，控制部Cnt係連接於閥群42、流量控制器群45、排氣裝置50、第1高頻電源62、匹配器66、第2高頻電源64、匹配器68、電源70、加熱器電源HP、以及冷凝器單元。
控制部Cnt係依據基於所輸入之配方的程式而動作，送出控制訊號。可 藉由來自控制部Cnt之控制訊號來控制從氣體源群所供給之氣體的選擇以及流量、排氣裝置50之排氣、來自第1高頻電源62以及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、來自冷凝器單元之冷媒流量以及冷媒溫度。此外，本說明書中所揭示之被處理體之處理方法的各製程可藉由控制部Cnt之控制使得電漿處理裝置10之各部產生動作而實行之。
再次參見圖1，針對方法MT來詳細說明。以下，針對於方法MT之實施上使用電漿處理裝置10之例來說明。此外，以下之說明中係參見圖3、圖4、圖5、圖9、圖10。圖3係顯示處理容器12之內側的保護膜形成之態樣之圖。圖4係顯示圖1所示晶圓之處理製程之一實施形態之相關內容之流程圖。圖5係顯示圖4所示各製程之實施前以及實施後之被處理體之狀態之截面圖。圖9係顯示圖1所示晶圓之處理製程之其他實施形態之相關內容之流程圖。圖10係顯示圖9所示各製程之實施前以及實施後之被處理體之狀態之截面圖。
圖1所示方法MT，首先，於製程S1中，在處理容器12之載置台PD載置仿真晶圓，對處理容器12內實施風乾(seasoning)處理，風乾處理之實施後從處理容器12內搬出仿真晶圓。製程S1中，如圖3之狀態A1所示般，位於處理容器12內側之電漿處理裝置10之全部構成零件的表面(例如產生電漿之處理容器12之內壁面、連接於處理容器12之氣體供給管38等各種配管的內壁面等，以下同樣)係露出於處理空間Sp。連接於處理容器12之氣體供給管38等各種配管也連通於處理空間Sp，從而對處理空間Sp露出。
於後續製程S2(準備製程)中，在將做為被處理體之晶圓W搬入處理容器12內之前，對於露出在處理空間Sp等之電漿處理裝置10之全部構成零件的表面來形成屬矽氧化膜(SiO2)之保護膜SXa1。在製程S2所進行之保護膜SXa1之形成製程可藉由和圖4所示序列SQ1以及圖9所示序列SQ2為同樣序列來實施。序列SQ1以及序列SQ2包含在做為矽氧化膜(SiO2)之保護膜(序列SQ1之情況為保護膜SX1，序列SQ2之情況為保護膜SX2。)之形成製程中，而包含在下述之製程S4(處理製程)中。關於製程S2所進行之保護膜SXa1之形成製程係於序列SQ1之說明以及序列SQ2之說明中來詳細說明。如圖3之狀態A2所示般，藉由在製程S2所實施之保護膜SXa1之形成製程，保護膜 SXa1會對於露出在處理空間Sp之電漿處理裝置10之全部構成零件的表面以(不受到該表面形狀之影響的方式以均一厚度(LC1)來保形地形成。
於後續製程S3，將被處理體之晶圓W(圖5(a)部所示晶圓W1或是圖10(a)部所示晶圓W2)搬入處理容器12內，載置於處理容器12內之載置台PD。
於後續製程S4(處理製程)，對於收容在處理容器12內之晶圓W實施蝕刻處理。製程S4之具體的處理內容之一實施形態如圖4所示，將於後述。製程S4之具體的處理內容之其他實施形態如圖9所示，將於後述。在製程S4所含序列SQ1(圖4)中當保護膜SX1形成於晶圓W1(圖5)之時、或是在製程S4所含序列SQ2(圖9)中當保護膜SX2形成於晶圓W2(圖10)之時，如圖3之狀態A3所示般，屬矽氧化膜(SiO2)之保護膜SXa2可對於保護膜SXa1之表面全體以不受到保護膜SXa1之該表面形狀的影響的方式而以均一厚度(LC2a)來保形地形成。保護膜SXa1與保護膜SXa2皆由矽氧化膜所構成，具有相同材料以及相同構造，保護膜SXa1與保護膜SXa2係構成單一之保護膜SXa。保護膜SXa具有均一厚度(LC1+LC2a)。從而，保護膜SXa對於露出在處理空間Sp等之電漿處理裝置10之全部構成零件的表面能以不受到該表面形狀之影響的方式而以均一厚度(LC2a)來保形地形成。
然後，於後續製程S5，從處理容器12內搬出晶圓W。後續製程S6中，將在處理容器12之內側以及連接於處理容器12之氣體供給管38等各種配管之內側所殘存之保護膜SXa予以去除。藉由此處理，如圖3之狀態A4所示般，處理空間Sp中電漿處理裝置10之全部構成零件之表面相對於處理空間Sp係全部露出。此外，當製程S4中進行保護膜SXa被全部去除之蝕刻處理的情況，製程S6之實施將成為不必要。
後續製程S7中，當對於其他晶圓進行製程S2~製程S6之序列之情況(製程S7：NO)係移往製程S2，當無進行製程S2~製程S6之序列的其他晶圓之情況(製程S7：YES)乃結束方法MT之實行。
其次，參見圖4來詳細說明圖1之製程S4之處理內容之一實施形態。於以下之說明中係參見圖5、圖6、圖7、圖8。圖6係顯示圖4所示方法之各製程之實施後之被處理體狀態之截面圖。圖7係示意顯示圖4所示形成保護膜之序列中之保護膜之形成模樣之圖。圖8係關於形成圖4所示保護膜之序列中 之電漿生成之時機圖。
製程S1、S2、S3之處理後之製程S4如圖4所示。首先，於製程S41a中，做為圖2所示晶圓W係準備圖5(a)部所示晶圓W1。在製程S41a中所準備之晶圓W1如圖5(a)部所示般具有基板SB1、被蝕刻層EL1、有機膜OL1、抗反射膜AL1、以及遮罩MK11。被蝕刻層EL1係設置於基板SB1上。被蝕刻層EL1為相對於有機膜OL1受到選擇性蝕刻之材料所構成之層，係使用絕緣膜。被蝕刻層EL1例如可由氧化矽(SiO2)所構成。被蝕刻層EL1具有厚度LD。此外，被蝕刻層EL1可從多晶矽等其他材料所構成。
有機膜OL1設置於被蝕刻層EL1上。有機膜OL1為含碳之層，例如為SOH(旋塗硬遮罩)層。抗反射膜AL1為含矽之抗反射膜，設置於有機膜OL1上。
遮罩MK11係設置於抗反射膜AL1上。遮罩MK11為由阻劑材料所構成之阻劑遮罩，係藉由光微影技術使得阻劑層被圖案化所製作。遮罩MK11係部分覆蓋著抗反射膜AL1。遮罩MK11係區劃出使得抗反射膜AL1部分性露出之開口。遮罩MK11之圖案為例如線-空間圖案。此外，遮罩MK11可具有提供俯視上為圓形開口的圖案。或是，遮罩MK11可具有提供俯視上橢圓形狀開口的圖案。
製程S41a係準備圖5(a)部所示晶圓W1，晶圓W1被收容在電漿處理裝置10之處理容器12內，載置於載置台PD上。
接續於製程S41a，實行製程S41b。製程S41b中，對晶圓W1照射二次電子。具體而言，對處理容器12內供給氫氣體以及稀有氣體，自第1高頻電源62供給高頻電力，以生成電漿。此外，藉由電源70對上部電極30施加負直流電壓。藉此，處理空間Sp中之正離子被拉入上部電極30，該正離子會衝撞於上部電極30。若正離子衝撞於上部電極30，則自上部電極30釋放二次電子。若所釋放之二次電子照射於晶圓W1，則遮罩MK11受到改質。此外，當施加於上部電極30之負直流電壓之絕對值等級高的情況，則正離子衝撞於電極板34會使得該電極板34之構成材料亦即矽連同二次電子被釋放。所釋放之矽會和暴露於電漿中之電漿處理裝置10之構成零件所釋放之氧產生結合。該氧例如從支撐部14、絕緣性遮蔽構件32、以及沉積屏蔽件46等構 件被釋放。藉由如此之矽與氧之結合會生成氧化矽化合物，該氧化矽化合物會沉積於晶圓W1上而覆蓋保護遮罩MK11。藉由此等改質與保護之效果，可抑制後續製程所致遮罩MK11之損傷。此外，製程S41b中為了藉由二次電子之照射來達到改質、保護膜之形成，也可將第2高頻電源64之偏壓電力最小化來抑制矽的釋放。
後續製程S41c中係蝕刻抗反射膜AL1。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源來將含氟碳氣體之處理氣體供給於處理容器12內。然後，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。藉由使得排氣裝置50進行動作，將處理容器12內之空間壓力設定為既定壓力。藉此生成氟碳氣體之電漿。所生成之電漿中含氟之活性種會將抗反射膜AL1之全區域當中從遮罩MK11露出之區域加以蝕刻。藉此，如圖5(b)部所示般，從抗反射膜AL1形成遮罩ALM1。對於由製程S41c所形成之有機膜OL1的遮罩(第1遮罩)具有遮罩MK11與遮罩ALM1。
後續製程S41d中，和製程S41b之方法同樣，於遮罩MK11之表面、遮罩ALM1之表面、有機膜OL1之表面形成氧化矽之保護膜(保護膜PF1)。
接續於製程S41d，在圖4所示製程S4中係使得序列SQ1實行一次以上。序列SQ1包含製程S41e(第1製程)、製程S41f(第2製程)、製程S41g(第3製程)以及製程S41h(第4製程)。製程S41e係對於處理容器12內導入含矽之第1氣體G1。第1氣體G1係胺基矽烷系氣體。從氣體源群40之複數氣體源當中所選擇之氣體源來將胺基矽烷系氣體之第1氣體G1供給於處理容器12內。第1氣體G1在胺基矽烷系氣體方面係使用單胺基矽烷(H3-Si-R(R為胺基))。製程S41e並未生成第1氣體G1之電漿。
如圖7(a)部所示般，第1氣體G1之分子係做為反應前驅體附著於晶圓W1之表面。第1氣體G1之分子(單胺基矽烷)係藉由基於化學鍵結之化學吸附來附著於晶圓W1之表面，並未使用電漿。製程S41e中，晶圓W1之溫度為攝氏0度以上且為遮罩MK11所含材料之玻璃轉化溫度以下(例如攝氏200度以下)之程度。此外，只要是在該溫度範圍可藉由化學鍵結來附著於表面且含矽者，則也可利用單胺基矽烷以外之氣體。關於二胺基矽烷(H2-Si-R2(R為胺基))以及三胺基矽烷(H-Si-R3(R為胺基))由於具有較單胺基矽烷來得複 雜之分子構造，故做為第1氣體G1來使用之情況為了實現均一膜的形成有時為了讓胺基自分解而進行熱處理。
第1氣體G1選擇單胺基矽烷系氣體之理由是因為單胺基矽烷因其所具有之分子構造而具有相對高的負電度且具有極性，可使得化學吸附相對容易進行。第1氣體G1之分子附著於晶圓W1之表面所形成之層Ly1，由於該附著為化學吸附故成為接近單分子層(單層)之狀態。單胺基矽烷之胺基(R)愈小，則吸附於晶圓W1之表面的分子之分子構造愈小，故起因於分子大小之立體障害會降低，從而第1氣體G1之分子可均一吸附於晶圓W1之表面，層Ly1相對於晶圓W1之表面能以均一膜厚來形成。例如，第1氣體G1所含單胺基矽烷(H3-Si-R)和晶圓W1之表面的OH基起反應會形成反應前驅體之H3-Si-O，從而形成H3-Si-O之單分子層亦即層Ly1。從而，反應前驅體之層Ly1相對於晶圓W1之表面能不依存於晶圓W1之圖案密度而以均一膜厚來保形地形成。
製程S41e中，不光是對於晶圓W1之表面、也對於露出在處理容器12之處理空間Sp等(包含連接於處理容器12之各種配管的內側)之保護膜SXa1之表面，藉由第1氣體G1而在形成層Ly1之同時也使得和層Ly1為同樣的層(單分子層)不受保護膜SXa1之表面形狀的影響而以均一膜厚來保形地形成。
後續製程S41f中係對處理容器12內之空間進行沖洗。具體而言，於製程S41e中所供給之第1氣體G1受到排氣。製程S41f中，做為沖洗氣體也可將氮氣體等惰性氣體供給於處理容器12。亦即，製程S41f之沖洗可為使得惰性氣體流入處理容器12內之氣體沖洗、或是基於抽真空之沖洗。製程S41f中，也可將過度地附著於晶圓W1上之分子加以去除。藉由以上方式，反應前驅體之層Ly1會成為極薄的單分子層。
後續製程S41g中，在處理容器12內生成含氧氣體之第2氣體的電漿P1。製程S41g中，生成第2氣體之電漿P1之際的晶圓W1之溫度為攝氏0度以上且為遮罩MK11所含材料之玻璃轉化溫度以下(例如攝氏200度以下)。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源來將含氧氣體之第2氣體供給於處理容器12內。此外，從第1高頻電源62供給高頻電力。於此情況，也可施加第2高頻電源64之偏壓電力。此外，也可不使用第1高頻電源62而 僅使用第2高頻電源64來生成電漿。藉由使得排氣裝置50動作，將處理容器12內之空間壓力設定為既定壓力。
藉由上述製程S41e之實行而附著於晶圓W1表面的分子(構成層Ly1之單分子層之分子)係含矽與氫之鍵結。矽與氫之鍵結能量低於矽與氧之鍵結能量。從而，如圖7(b)部所示般，若生成含氧氣體之第2氣體之電漿P1，會生成氧活性種(例如氧自由基)，構成層Ly1之單分子層的分子氫會被氧所取代，如圖7(c)部所示般，屬矽氧化膜之層Ly2係以單分子層來形成。
後續製程S41h係對處理容器12內之空間進行沖洗。具體而言，製程S41g中所供給之第2氣體受到排氣。製程S41h中，做為沖洗氣體也可將氮氣體等惰性氣體供給於處理容器12。亦即，製程S41h之沖洗可為使得惰性氣體流經處理容器12內之氣體沖洗、或是基於抽真空之沖洗。
以上所說明之序列SQ1中，在製程S41f進行沖洗，於後續製程S41g中，構成層Ly1之分子氫被氧所取代。從而，和ALD法同樣地，藉由1次之序列SQ1之實行，可使得矽氧化膜之層Ly2在晶圓W1之表面上不受到遮罩MK11之疏密影響而以薄薄的均一膜厚來保形地形成。
於序列SQ1之後之後續製程S41i，判定是否結束序列SQ1之實行。具體而言，製程S41i中，判定序列SQ1之實行次數是否達既定次數。序列SQ1之實行次數之決定係決定在晶圓W1上所形成之保護膜SX1之膜厚。亦即，以利用1次的序列SQ1之實行所形成之矽氧化膜之膜厚與序列SQ1之實行次數的乘積來實質決定最終於晶圓W1上所形成之保護膜SX1之膜厚。從而，因應於晶圓W1上所形成之保護膜SX1所希望之厚度來設定序列SQ1之實行次數。
當判定製程S41i中序列SQ1之實行次數未達既定次數之情況(製程S41i：NO)，再次反覆序列SQ1之實行。另一方面，當判定製程S41i中序列SQ1之實行次數達到既定次數之情況(製程S41i：YES)，乃結束序列SQ1之實行。藉此，如圖5(d)部所示般，於晶圓W1之表面上形成屬於矽氧化膜之保護膜SX1。亦即，藉由使得序列SQ1反覆既定次數，則具有既定膜厚之保護膜SX1可不受到遮罩MK11之疏密影響而以均一膜厚在晶圓W1之表面來保形地形成。
此處，序列SQ1中電漿之生成時機顯示於圖8。圖8中顯示序列SQ1至少反覆3次之模樣。圖8所示「ON」表示生成有電漿之狀態，圖8所示「OFF」表示未生成電漿之狀態。如圖8所示般，序列SQ1中，在製程S41e並未生成電漿，僅在製程S41g生成電漿。
保護膜SX1如圖5(d)部所示般，包含區域R11、區域R21以及區域R31。區域R31為在遮罩MK11之側面上以及遮罩ALM1之側面上沿著該側面而延伸之區域。區域R31從有機膜OL1之表面延伸至區域R11之下側。區域R11延伸於遮罩MK11之上面之上以及區域R31上。區域R21於鄰接區域R31之間且於有機膜OL1之表面上延伸。如上述般，序列SQ1由於和ALD法同樣地形成保護膜SX1，故不受遮罩MK11之疏密的影響，區域R11、區域R21以及區域R31之個別膜厚會相互成為大致相等之膜厚。
此處，針對序列SQ1之實行時之處理容器12內的保護膜之形成態樣來說明。於晶圓W1之表面形成保護膜SX1之同時，藉由反覆實行序列SQ1，則圖3之狀態A3所示保護膜SXa2會形成於處理空間Sp等所具保護膜SXa1之表面。從而，保護膜SX1之厚度(LC2b)會成為和保護膜SXa2之厚度(LC2a)大致相同。亦即，圖4所示製程S4中藉由反覆序列SQ1，則具有和保護膜SX1之厚度為同樣厚度之保護膜SXa2會以均一膜厚在保護膜SXa1之表面來保形地形成。
此外，圖3之狀態A2以及狀態A3所示保護膜SXa1也藉由和序列SQ1為同樣的序列在製程S2中來形成。從而，於製程S2中藉由使得該序列反覆既定次數，可對於在處理空間Sp等所露出之電漿處理裝置10之全部構成零件之表面，使得具有既定膜厚(LC1)之保護膜SXa1在處理空間Sp等中以均一膜厚來保形地形成。
回到圖4來說明。接續於製程S41i之後續製程S41j中，係以去除區域R11以及區域R21的方式來蝕刻(回蝕)保護膜SX1。為了去除區域R11以及區域R21，必須採異向性蝕刻條件。因此，製程S41j中，從氣體源群40之複數氣體源當中所選擇之氣體源來將含氟碳氣體之處理氣體供給於處理容器12內。此外，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。藉由使得排氣裝置50動作，將處理容器12內之空間壓力設定為既 定壓力。藉此，生成氟碳氣體之電漿。所生成之電漿中的含氟活性種會因著高頻偏壓電力所致鉛直方向之拉引而將區域R11以及區域R21加以優先蝕刻。其結果，如圖6(a)部所示般，區域R11以及區域R21被選擇性去除，藉由殘存之區域R31來形成遮罩MS1。遮罩MS1、保護膜PF1以及遮罩ALM1係構成有機膜OL1之表面上的遮罩MK21。
後續製程S41k係蝕刻有機膜OL1。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源將含氮氣體與氫氣體之處理氣體供給於處理容器12內。此外，從第1高頻電源62來供給高頻電力。從第2高頻電源64來供給高頻偏壓電力。藉由使得排氣裝置50動作，將處理容器12內之空間壓力設定為既定壓力。藉此，生成含氮氣體與氫氣體之處理氣體之電漿。所生成之電漿中的氫活性種亦即氫自由基係將有機膜OL1之全區域當中從遮罩MK21所露出之區域加以蝕刻。藉此，如圖6(b)部所示般，從有機膜OL1形成遮罩OLM1。此外，做為蝕刻有機膜OL1之氣體也可使用含氧之處理氣體。此外，遮罩OLM1所提供之開口寬度係和遮罩MK21所提供之開口寬度成為大致相同。
後續製程S41m中係蝕刻被蝕刻層EL1。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源來將處理氣體供給於處理容器12內。處理氣體可因應於構成被蝕刻層EL1之材料來適宜選擇。例如，當被蝕刻層EL1由氧化矽所構成之情況，處理氣體可含氟碳氣體。此外，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。使得排氣裝置50產生動作來將處理容器12內之空間壓力設定為既定壓力。藉此生成電漿。所生成之電漿中的活性種係將被蝕刻層EL1之全區域當中從遮罩OLM1露出的區域加以蝕刻。藉此，如圖6(c)部所示般，遮罩OLM1之圖案被轉印至被蝕刻層EL1。
此處，針對在處理容器12內所形成之保護膜SXa的厚度來說明。直到蝕刻有機膜OL1之製程S41k前之於處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)係較在蝕刻有機膜OL1之製程S41k之結束為止之保護膜SXa當中被蝕刻去除之膜的厚度(LE)來得厚，滿足LE<(LC1+LC2a)之關係。此外，直到蝕刻有機膜OL1之製程S41k之前，在處理容器12內所形成之 保護膜SXa之膜的厚度(LC1+LC2a)係較被蝕刻層EL1之膜的厚度(LD)來得薄，滿足(LC1+LC2a)<LD之關係。此外，保護膜SXa之膜的厚度(LC1+LC2a)可同時滿足上述大小關係。亦即，可滿足LE<(LC1+LC2a)<LD之關係。此外，尤其是(LC1+LC2a)<LD之情況，由於在製程S41m之結束前，處理容器12內之保護膜SXa被全部去除，故無需製程S6之處理。
藉由以上說明之圖4所示製程S4之實行，可發揮下述之效果。製程S41e中，不進行電漿之生成而將含胺基矽烷系氣體之第1氣體G1供給於處理容器12內，再者於此之後，於製程S41g中，生成含有氧氣體之第2氣體的電漿P1來形成薄膜之矽氧化膜的保護膜SX1。從而，藉由圖4所示製程S4中所實行之製程41e~製程S41h(序列SQ1)使得保護膜SX1於晶圓W1之表面來均一且保形地形成。然後，直到圖4所示製程S4中所實行之形成製程(從製程41d之後到製程S41i(YES)為止之製程)中，由於反覆實行序列SQ1，而可高精度地控制於晶圓W1之表面所形成之保護膜SX1之厚度。從而，藉由以包含複數次序列SQ1之形成製程所形成之保護膜SX1，可高精度降低晶圓W1表面之圖案的最小線寬，使得伴隨高積體化之微細化成為可能。
此外，藉由圖4所示製程S4中所實行之形成製程(從製程41d後至製程S41i(YES)為止的製程)，於晶圓W1之表面形成矽氧化膜之保護膜SX1，再者，對於處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面也以和保護膜SX1為同樣的厚度來形成矽氧化膜做為保護膜(保護膜SXa2)。從而，由於可藉由在處理容器12之內側表面以及連接於處理容器12之各種配管的內側表面所形成之保護膜SXa2，而充分抑制從此等各表面所致粒子之產生與該各表面狀態之變化，使得安定最小線寬之再現等成為可能。
此外，和圖4所示製程S4所實行之形成製程(從製程41d之後至製程S41i(YES)為止之製程)為獨立地，於圖4所示製程S4之前所實行之準備製程之製程S2中也實行形成製程(從製程41d後至製程S41i(YES)為止之製程)。從而，由於可使得和圖4所示製程S4中藉由蝕刻所去除之矽氧化膜之厚度對應之所希望之厚度的矽氧化膜在處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面以保護膜的形式來形成，故可不受到圖4所示製程 S4中所進行之蝕刻程度的影響，來充分抑制從此等各表面所致粒子之產生與該各表面之狀態變化。
此外，由於可使用含單胺基矽烷(H3-Si-R(R為胺基))之第1氣體G1來進行形成處理(從製程41d之後到製程S41i(YES)為止之製程)，故和ALD法之情況同樣，可使得保護膜SX1、保護膜SXa相對於表面形狀以均一厚度來高精度地保形地形成。
此外，當使用單胺基矽烷之情況，由於可將晶圓W1之溫度設定在攝氏0度以上且為遮罩MK11所含材料之玻璃轉化溫度以下之相對低溫下來對晶圓W1實行處理，故無需加熱晶圓W1之處理。
此外，於圖4所示製程S4之後，即便於處理容器12內以及連接於處理容器12之各種配管內殘存矽氧化膜之情況，可藉由實行製程S6而從處理容器12內以及連接於處理容器12之各種配管內來確實去除矽氧化膜。
此外，直到蝕刻有機膜OL1之製程S41k之前，於處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)係較蝕刻有機膜OL1之製程S41k之結束為止之保護膜SXa當中被蝕刻去除之膜的厚度(LE)來得厚。如此般，由於即使在製程S41k所做有機膜OL1之蝕刻結束後，於處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面會成為殘留矽氧化膜，而可避免出現以下之事態、亦即避免蝕刻中矽氧化膜被去除造成此等各表面露出，該各表面之狀態發生變化而從該各表面產生粒子等之事態。此外，由於在基於製程S41k之有機膜OL1之蝕刻實行前係進行形成保護膜SX1之形成製程(從製程41d後至製程S41i(YES)之製程)，而可避免有機膜OL1之蝕刻所生活性種(例如氫自由基)和處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面起反應，從而可充分抑制從此等各表面產生粒子以及該各表面狀態之變化。
此外，直到蝕刻有機膜OL1之製程S41k之前，於處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)係較被蝕刻層EL1之膜的厚度(LD)來得薄。如此般，藉由在處理容器12內以及連接於處理容器12之各種配管內所形成之保護膜SXa之厚度較被蝕刻層EL1之膜的厚度來得薄，處理容器12內以及連接於處理容器12之各種配管內的保護膜SXa利用被蝕刻層EL1之蝕 刻而被去除，故於製程S4之後所進行之處理容器12內以及連接於處理容器12之各種配管內的潔淨時，毋須將處理容器12內以及連接於處理容器12之各種配管內的矽氧化膜加以去除之處理(製程S6)。
其次，參見圖9來詳細說明圖1之製程S4之處理內容的其他實施形態。於以下之說明中係參見圖10、圖11以及圖12。圖11以及圖12係顯示圖9所示各製程之實施後之被處理體狀態之截面圖。
圖9所示製程S4，首先，於製程S42a中，準備圖10(a)部所示晶圓W2做為圖2所示晶圓W。製程S42a中所準備之晶圓W2如圖10(a)部所示般具有基板SB2、被蝕刻層EL2、有機膜OL2、抗反射膜AL2以及遮罩MK12(第1遮罩)。被蝕刻層EL2係設於基板SB2上。被蝕刻層EL2係由相對於有機膜OL2受到選擇性蝕刻之材料所構成之層。被蝕刻層EL2例如可由氧化矽(SiO2)所構成。此外，被蝕刻層EL2可由多晶矽等其他材料所構成。有機膜OL2係設於被蝕刻層EL2。有機膜OL2為含碳之層，例如為SOH(旋塗硬遮罩)層。抗反射膜AL2為含矽抗反射膜，設於有機膜OL2上。
遮罩MK12係設於抗反射膜AL2上。遮罩MK12為由阻劑材料所構成之阻劑遮罩，係藉由光微影技術使得阻劑層經圖案化所製作。遮罩MK12係部分覆蓋著抗反射膜AL2。遮罩MK12區劃有使得抗反射膜AL2部分性露出之開口。遮罩MK12之圖案為例如線-空間圖案。此外，遮罩MK12可具有提供俯視上圓形開口的圖案。或是，遮罩MK12可具有提供俯視上橢圓形狀開口的圖案。
製程S42a中，準備圖10(a)部所示晶圓W2，晶圓W2被收容於電漿處理裝置10之處理容器12內，載置於載置台PD上。
接續於製程S42a來實行製程S42b。由於製程S42b之處理內容和製程S41b之處理內容同樣，是以藉由製程S42b之處理讓遮罩MK12獲得改質，再者，氧化矽沉積於晶圓W2上，此氧化矽之保護膜會覆蓋保護遮罩MK12。
接續於製程S42b來實行序列SQ2以及製程S42g。製程S42g係接續於序列SQ2來實行。序列SQ2包含製程S42c(第1製程)、製程S42d(第2製程)、製程S42e(第3製程)、以及製程S42f(第4製程)。製程S42c、製程S42d、製程S42e以及製程S42f分別和圖4所示序列SQ1之製程S41e、製程S41f、製程S41g以 及製程S41h為同樣的處理。亦即，序列SQ2係和圖4所示序列SQ1為同樣的處理。製程S42g和圖4所示製程S41i為同樣的處理。從而，當判定於製程S42g中之序列SQ2之實行次數達到既定次數之情況(製程S42g：YES)乃結束序列SQ2之實行，如圖10(b)部所示般，於晶圓W2之表面上形成屬於矽氧化膜之保護膜SX2。亦即，序列SQ2反覆既定次數，藉此，具有既定膜厚之保護膜SX2會不受到遮罩MK12之疏密的影響而以均一膜厚來保形地形成於晶圓W2之表面。
保護膜SX2如圖10(b)部所示般包含區域R12、區域R22以及區域R32。區域R32係於遮罩MK12之側面上沿著該側面所延伸之區域。區域R32係從抗反射膜AL2之表面延伸至區域R12之下側。區域R12係延伸於遮罩MK12之上面之上以及區域R32上。區域R22係延伸於鄰接區域R32之間且延伸於抗反射膜AL2之表面上。如上述般，由於序列SQ2和ALD法同樣地形成保護膜SX2，故不受到遮罩MK12之疏密影響，區域R12、區域R22以及區域R32之個別膜厚成為相互大致相等之膜厚。
於晶圓W2之表面形成保護膜SX2之同時來反覆實行序列SQ2，藉此，圖3之狀態A3所示保護膜SXa2會形成於位於處理空間Sp等之保護膜SXa1之表面處。從而，保護膜SX2之厚度(LC2b)會成為和保護膜SXa2之厚度(LC2a)大致相同。亦即，藉由於圖9所示製程S4中反覆進行序列SQ2，具有和保護膜SX2之厚度為同樣膜厚之保護膜SXa2會以均一的膜厚來保形地形成於處理空間Sp內之保護膜SXa1之表面。於製程S42c以及製程S42e中，晶圓W2之溫度為攝氏0度以上且為遮罩MK12所含材料之玻璃轉化溫度以下(例如攝氏200度以下)之程度。
此外，圖3之狀態A2以及狀態A3所示保護膜SXa1也藉由和序列SQ2為同樣的序列而於製程S2中形成。從而，製程S2中該序列以既定次數反覆，對於在處理空間Sp等所露出之電漿處理裝置10之全部構成零件之表面使得具有既定膜厚(LC1)之護膜SXa1在處理空間Sp等以均一膜厚來保形地形成。
回到圖9來說明。接續於製程S42g之後續製程S42h係以去除區域R12以及區域R22的方式來蝕刻(回蝕)保護膜SX2。為了去除區域R12以及區域R22，必須採異向性蝕刻條件。因此，製程S42h中，從氣體源群40之複數氣體源 當中所選擇之氣體源來將含氟碳氣體之處理氣體供給於處理容器12內。此外，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。使得排氣裝置50產生動作以將處理容器12內之空間壓力設定為既定壓力。藉此，生成氟碳氣體之電漿。所生成之電漿中含氟活性種係藉由高頻偏壓電力所致朝鉛直方向之拉引來優先性蝕刻區域R12以及區域R22。其結果，如圖11(a)部所示般，選擇性去除區域R12以及區域R22，藉由殘存之區域R32來形成遮罩MK22(第2遮罩)。
後續製程S42i中係去除遮罩MK12。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源來將含氧氣體之處理氣體供給於處理容器12內。此外，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。藉由使得排氣裝置50產生動作，將處理容器12內之空間壓力設定為既定壓力。藉此，生成含氧氣體之處理氣體的電漿。所生成之電漿中之氧活性種如圖11(b)部所示般來蝕刻遮罩MK12。藉此去除遮罩MK12，於抗反射膜AL2上殘留遮罩MK22。
後續製程S42j中係蝕刻抗反射膜AL2。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源將含氟碳氣體之處理氣體供給於處理容器12內。然後，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。藉由使得排氣裝置50產生動作來將處理容器12內之空間壓力設定為既定壓力。藉此，生成氟碳氣體電漿。所生成之電漿中之含氟活性種如圖12(a)部所示般將抗反射膜AL2之全區域當中從遮罩MK22露出之區域加以蝕刻。
後續製程S42k係蝕刻有機膜OL2。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源來將含氮氣體與氫氣體之處理氣體供給於處理容器12內。此外，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。藉由使得排氣裝置50產生動作來將處理容器12內之空間壓力設定為既定壓力。藉此，生成含氮氣體與氫氣體之處理氣體的電漿。所生成之電漿中之氫活性種亦即氫自由基係將有機膜OL2之全區域當中從遮罩MK22露出之區域加以蝕刻。藉此，如圖12(b)部所示般，從有機膜OL2形成遮罩MK32(第3遮罩)。此外，在蝕刻有機膜OL2之氣體方面也可使用含氧之 處理氣體。
後續製程S42m中係將被蝕刻層EL2加以蝕刻。具體而言，從氣體源群40之複數氣體源當中所選擇之氣體源來將處理氣體供給於處理容器12內。處理氣體可因應於構成被蝕刻層EL2之材料來適宜選擇。例如，當被蝕刻層EL2係由氧化矽所構成之情況，處理氣體可含氟碳氣體。此外，從第1高頻電源62供給高頻電力。從第2高頻電源64供給高頻偏壓電力。藉由使得排氣裝置50產生動作來將處理容器12內之空間壓力設定為既定壓力。藉此生成電漿。所生成之電漿中之活性種係將被蝕刻層EL2之全區域當中從遮罩MK32露出之區域加以蝕刻。藉此，如圖12(c)部所示般，遮罩MK32之圖案轉印於被蝕刻層EL2。
此處，針對在處理容器12內所形成之保護膜SXa之厚度來說明。直到蝕刻有機膜OL2之製程S42k之前在處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)係較直到蝕刻有機膜OL2之製程S42k結束為止之保護膜SXa當中被蝕刻去除之膜的厚度(LE)來得厚，滿足LE<(LC1+LC2a)之關係。此外，直到蝕刻有機膜OL2之製程S42k之前在處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)係較被蝕刻層EL2之膜的厚度(LD)來得薄，滿足(LC1+LC2a)<LD之關係。此外，保護膜SXa之膜的厚度(LC1+LC2a)可同時滿足上述大小關係。亦即，可滿足LE<(LC1+LC2a)<LD之關係。此外，尤其(LC1+LC2a)<LD之情況，由於至製程S42m結束為止處理容器12內之保護膜SXa被全部去除，故無需製程S6之處理。
藉由以上說明之圖9所示製程S4之實行可發揮下述效果。製程S42c中，不進行電漿之生成而將含胺基矽烷系氣體之第1氣體G1供給於處理容器12內，進而此後於製程S42e中，生成含氧氣體之第2氣體的電漿P1來形成薄膜之矽氧化膜的保護膜SX2。從而，藉由圖9所示製程S4中所實行之製程42c~製程S42f(序列SQ2)，保護膜SX2於晶圓W2之表面被均一、保形地形成。然後，於圖9所示製程S4所實行之形成製程(從製程42b之後至製程S42g(YES)之製程)係反覆實行序列SQ2，故可高精度控制在晶圓W2之表面所形成之保護膜SX2之厚度。從而，藉由包括複數次序列SQ2的形成製程所形成之保護膜SX2，可高精度地降低晶圓W2之表面之圖案最小線寬，使得伴隨高積體 化之微細化成為可能。
此外，藉由圖9所示製程S4中所實行之形成製程(從製程42b之後至製程S42g(YES)為止的製程)，在晶圓W2之表面形成矽氧化膜之保護膜SX2，再者，對於處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面也以和保護膜SX2為同樣的厚度來形成矽氧化膜做為保護膜(保護膜SXa2)。從而，藉由在處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面所形成之保護膜SXa2可充分抑制此等各表面所致粒子的產生與該各表面之狀態變化，使得安定最小線寬之再現等成為可能。
此外，和圖9所示製程S4中所實行之形成製程(從製程42b之後至製程S42g(YES)之製程)獨立地，於圖9所示製程S4之前所實行之準備製程之製程S2中也實行形成製程(從製程42b之後至製程S42g(YES)之製程)。從而，由於和圖9所示製程S4中藉由蝕刻所去除之矽氧化膜的厚度相對應之所希望之厚度的矽氧化膜可對於處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面以保護膜的方式形成，故不會受到圖9所示製程S4中所進行之蝕刻程度的影響，可充分抑制此等各表面所致粒子的產生與該各表面狀態之變化。
此外，由於可使用含單胺基矽烷(H3-Si-R(R為胺基))之第1氣體G1來進行形成處理(從製程42b之後至製程S42g(YES)的製程)，故和ALD法之情況同樣地，保護膜SX2、保護膜SXa可對表面形狀以均一厚度來高精度地保形形成。
此外，使用單胺基矽烷之情況，由於晶圓W2之溫度可設定在攝氏0度以上且為遮罩MK12所含材料之玻璃轉化溫度以下之相對低溫來實行對晶圓W2之處理，故加熱晶圓W2之處理變得不必要。
此外，即便圖9所示製程S4之後在處理容器12內以及連接於處理容器12之各種配管內殘存著矽氧化膜之情況，藉由實行製程S6，可從處理容器12內以及連接於處理容器12之各種配管內來確實去除矽氧化膜。
此外，直到蝕刻有機膜OL2之製程S42k之前於處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)較直到蝕刻有機膜OL2之製程S42k之結束為止之保護膜SXa當中被蝕刻去除之膜的厚度(LE)來得厚。如此般，即便製 程S42k所致有機膜OL2之蝕刻結束後，由於在處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面會殘留矽氧化膜，故可避免出現以下之事態、亦即避免蝕刻中矽氧化膜被去除造成此等各表面露出而使得該各表面之狀態發生變化而從該各表面產生粒子等之事態。此外，由於基於製程S42k之有機膜OL2之蝕刻實行前係進行形成保護膜SX2之形成製程(從製程42b之後至製程S42g(YES)之製程)，而可避免因有機膜OL2之蝕刻所生活性種(例如氫自由基)和處理容器12之內側表面以及連接於處理容器12之各種配管之內側表面起反應，從而，可充分抑制從此等各表面產生粒子以及該各表面之狀態變化。
此外，直到蝕刻有機膜OL2之製程S42k之前於處理容器12內所形成之保護膜SXa之膜的厚度(LC1+LC2a)較被蝕刻層EL2之膜的厚度(LD)來得薄。如此般，因著處理容器12內以及連接於處理容器12之各種配管內所形成之保護膜SXa的厚度較被蝕刻層EL2之膜的厚度來得薄，處理容器12內以及連接於處理容器12之各種配管內之保護膜SXa會藉由被蝕刻層EL2之蝕刻而去除，故於製程S4之後所進行之處理容器12內以及連接於處理容器12之各種配管內之潔淨時，去除處理容器12內以及連接於處理容器12之各種配管內之矽氧化膜的處理(製程S6)將變得不必要。
以上，於較佳實施形態中圖示說明了本發明之原理，但本發明可在不脫離此種原理的前提下在配置以及細部上進行變更一事乃為業界人士所認知者。本發明不限於本實施形態所揭示之特定構成。從而，就申請專利範圍以及源自該精神之範圍所得全部修正以及變更請求保護權利。
S1‧‧‧風乾
S2‧‧‧於室內形成保護膜
S3‧‧‧搬入晶圓
S4‧‧‧處理晶圓
S5‧‧‧搬出晶圓
S6‧‧‧去除室內之保護膜
S7‧‧‧結束序列？

Claims (10)

  1. 一種被處理體之處理方法，具備下述製程：形成製程，係使得包含：第1製程，係對電漿處理裝置之處理容器內供給含胺基矽烷系氣體之第1氣體；第2製程，係於該第1製程之實行後沖洗該處理容器內之空間；第3製程，係於該第2製程之實行後在該處理容器內生成含氧氣體之第2氣體的電漿；以及第4製程，係於該第3製程之實行後沖洗該處理容器內之空間；之序列反覆實行以於該處理容器內形成矽氧化膜：準備製程，係於將該被處理體收容於該處理容器內之前所進行；以及處理製程，係對收容於該處理容器內之該被處理體進行蝕刻處理；該準備製程係於該處理製程之前進行；該形成製程係於該準備製程中實行、且於該處理製程中實行；該第1製程不生成該第1氣體之電漿。
  2. 如申請專利範圍第1項之被處理體之處理方法，其中該第1氣體含單胺基矽烷。
  3. 如申請專利範圍第1項之被處理體之處理方法，其中該第1氣體之胺基矽烷系氣體含有具1~3個矽原子之胺基矽烷。
  4. 如申請專利範圍第3項之被處理體之處理方法，其中該第1氣體之胺基矽烷系氣體含有具1~3個胺基之胺基矽烷。
  5. 如申請專利範圍第1至3項中任一項之被處理體之處理方法，係進而具備：於該處理製程之後且為將該被處理體從該處理容器搬出後，將該處理容器內所具矽氧化膜加以去除之製程。
  6. 如申請專利範圍第1至3項中任一項之被處理體之處理方法，其中該被處理體具備被蝕刻層以及設置於該被蝕刻層上之有機膜；該處理製程具備有藉由該處理容器內所產生之電漿來蝕刻該有機膜之製程；該形成製程於該處理製程係在蝕刻該有機膜之該製程之前所實行；直到蝕刻該有機膜之該製程之前，於該處理容器內所形成之該矽氧化膜之膜的厚度係較直到蝕刻該有機膜之該製程結束為止之該矽氧化膜當中被蝕刻去除之膜的厚度來得厚。
  7. 如申請專利範圍第6項之被處理體之處理方法，其中直到蝕刻該有機膜之該製程之前於該處理容器內所形成之該矽氧化膜之膜的厚度係較該被蝕刻層之膜的厚度來得薄。
  8. 如申請專利範圍第1至3項中任一項之被處理體之處理方法，其中該被處理體具備被蝕刻層以及設置於該被蝕刻層上之有機膜；該處理製程具備藉由在該處理容器內所產生之電漿來蝕刻該有機膜之製程；該形成製程於該處理製程中係於蝕刻該有機膜之該製程之前實行；該有機膜上設有第1遮罩；該處理製程進而具有：藉由該處理容器內所產生之電漿來將上面具有阻劑遮罩之抗反射膜加以蝕刻而從該抗反射膜形成該第1遮罩之製程；蝕刻該有機膜之該製程係於蝕刻該抗反射膜之該製程之後所實行；於該處理製程，該形成製程係於蝕刻該抗反射膜之該製程與蝕刻該有機膜之該製程之間所實行；該處理製程進而具有：於該形成製程與蝕刻該有機膜之該製程之間，藉由該處理容器內所產生之電漿來將藉由該形成製程所形成之該矽氧化膜當中之該有機膜之表面上的區域加以去除之製程。
  9. 如申請專利範圍第1至3項中任一項之被處理體之處理方法，其中該被處理體具備有被蝕刻層、設置於該被蝕刻層上之有機膜、以及設置於該有機膜上之抗反射膜；該處理製程具備：藉由該處理容器內所產生之電漿來蝕刻該有機膜之製程；該形成製程於該處理製程中係於蝕刻該有機膜之該製程之前所實行；於該抗反射膜上設有第1遮罩；該處理製程包含下述製程：藉由該形成製程在該第1遮罩上以及該抗反射膜上形成了該矽氧化膜之後，利用該處理容器內所產生之電漿來將該矽氧化膜當中之該抗反射膜上之區域與該第1遮罩之上面上之區域加以去除，來形成基於該矽氧化膜當中之該第1遮罩之側面上之區域的第2遮罩之製程； 藉由該處理容器內所產生之電漿來去除該第1遮罩之製程；以及藉由該處理容器內所產生之電漿來蝕刻該抗反射膜之製程；蝕刻該有機膜之該製程係於蝕刻該抗反射膜之該製程之後所實行，而形成由該有機膜所構成之第3遮罩。
  10. 如申請專利範圍第8項之被處理體之處理方法，其中當該形成製程係於該處理製程中實行之情況，該第1製程中之該被處理體之溫度為攝氏0度以上且為該第1遮罩所含材料之玻璃轉化溫度以下。
TW105131997A 2015-10-06 2016-10-04 被處理體之處理方法 TWI709996B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-198649 2015-10-06
JP2015198649 2015-10-06
JP2016101357A JP6537473B2 (ja) 2015-10-06 2016-05-20 被処理体を処理する方法
JP2016-101357 2016-05-20

Publications (2)

Publication Number Publication Date
TW201724162A TW201724162A (zh) 2017-07-01
TWI709996B true TWI709996B (zh) 2020-11-11

Family

ID=58537935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131997A TWI709996B (zh) 2015-10-06 2016-10-04 被處理體之處理方法

Country Status (4)

Country Link
JP (1) JP6537473B2 (zh)
KR (1) KR102626138B1 (zh)
CN (1) CN107026081B (zh)
TW (1) TWI709996B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
KR102582762B1 (ko) * 2017-05-11 2023-09-25 주성엔지니어링(주) 기판 처리 방법 및 그를 이용한 유기 발광 소자 제조 방법
JP6877290B2 (ja) * 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
JP7145031B2 (ja) * 2017-12-25 2022-09-30 東京エレクトロン株式会社 基板を処理する方法、プラズマ処理装置、及び基板処理装置
CN110010464B (zh) 2017-12-25 2023-07-14 东京毅力科创株式会社 处理基板的方法
JP2019114692A (ja) 2017-12-25 2019-07-11 東京エレクトロン株式会社 成膜方法
JP7089881B2 (ja) 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
JP6910319B2 (ja) * 2018-04-23 2021-07-28 東京エレクトロン株式会社 有機領域をエッチングする方法
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023500A1 (en) * 2002-08-05 2004-02-05 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
TW200822221A (en) * 2006-08-18 2008-05-16 Tokyo Electron Ltd Method of manufacturing semiconductor device
JP2009033073A (ja) * 2007-07-31 2009-02-12 Renesas Technology Corp 半導体集積回路装置の製造方法
TW201216324A (en) * 2010-04-02 2012-04-16 Tokyo Electron Ltd Method for forming mask pattern and method for manufacturing semiconductor
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100732A (ja) * 2001-09-26 2003-04-04 Nec Yamagata Ltd プラズマｃｖｄ装置のプリコート方法
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP5275093B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5956933B2 (ja) * 2013-01-15 2016-07-27 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040023500A1 (en) * 2002-08-05 2004-02-05 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
TW200822221A (en) * 2006-08-18 2008-05-16 Tokyo Electron Ltd Method of manufacturing semiconductor device
JP2009033073A (ja) * 2007-07-31 2009-02-12 Renesas Technology Corp 半導体集積回路装置の製造方法
TW201216324A (en) * 2010-04-02 2012-04-16 Tokyo Electron Ltd Method for forming mask pattern and method for manufacturing semiconductor
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法

Also Published As

Publication number Publication date
JP6537473B2 (ja) 2019-07-03
CN107026081B (zh) 2020-05-15
JP2017073535A (ja) 2017-04-13
CN107026081A (zh) 2017-08-08
KR20170041154A (ko) 2017-04-14
KR102626138B1 (ko) 2024-01-16
TW201724162A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI709996B (zh) 被處理體之處理方法
TWI760555B (zh) 蝕刻方法
TWI668530B (zh) 被處理體之處理方法
TWI661464B (zh) 被處理體之處理方法
TWI806323B (zh) 被處理體的處理系統、方法及裝置
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
JP2017199909A (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
US10763123B2 (en) Method for processing workpiece
TWI686863B (zh) 蝕刻有機膜之方法
KR102362462B1 (ko) 피처리체를 처리하는 방법
TWI737785B (zh) 被處理體之處理方法
TWI707382B (zh) 被處理體之處理方法
TWI724198B (zh) 對被處理體進行處理之方法
JP2017010993A (ja) プラズマ処理方法
KR102362282B1 (ko) 피처리체를 처리하는 방법
TWI830129B (zh) 蝕刻裝置及蝕刻方法
US9721766B2 (en) Method for processing target object