CN107026081A - 对被处理体进行处理的方法 - Google Patents

对被处理体进行处理的方法 Download PDF

Info

Publication number
CN107026081A
CN107026081A CN201610873459.1A CN201610873459A CN107026081A CN 107026081 A CN107026081 A CN 107026081A CN 201610873459 A CN201610873459 A CN 201610873459A CN 107026081 A CN107026081 A CN 107026081A
Authority
CN
China
Prior art keywords
etched
film
container
gas
handled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610873459.1A
Other languages
English (en)
Other versions
CN107026081B (zh
Inventor
木原嘉英
久松亨
本田昌伸
大石智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107026081A publication Critical patent/CN107026081A/zh
Application granted granted Critical
Publication of CN107026081B publication Critical patent/CN107026081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本发明提供一种用于在被处理体上的图案形成中实现高精度的最小线宽的控制和稳定的最小线宽的再现性等的对被处理体进行处理的方法。该方法包括：形成工序，反复执行序列而在处理容器内形成氧化硅膜，该序列包括：第1工序，将第1气体向等离子体处理装置的处理容器内供给；第2工序，对处理容器内的空间进行吹扫；第3工序，在处理容器内生成含有氧气的第2气体的等离子体；第4工序，对处理容器内的空间进行吹扫；准备工序，其在将被处理体收容于处理容器内之前进行；处理工序，对收容到处理容器内的被处理体进行蚀刻处理，准备工序在处理工序之前进行，形成工序在准备工序中执行，且在处理工序中执行，在第1工序中不生成第1气体的等离子体。

Description

对被处理体进行处理的方法
技术领域
本发明涉及对被处理体进行处理的方法，尤其是涉及使用等离子体来进行半导体基板的表面处理的方法。
背景技术
在半导体器件这样的电子器件的制造工艺中，有时使用等离子体处理装置来进行被处理体的等离子体处理。作为等离子体处理的一种，存在等离子体蚀刻。等离子体蚀刻是为了将设于被蚀刻层上的掩模的图案转印于该被蚀刻层而进行的。作为掩模，通常，可使用抗蚀剂掩模。抗蚀剂掩模是利用光刻技术形成的。因而，在被蚀刻层形成的图案的极限尺寸依赖于由光刻技术形成的抗蚀剂掩模的分辨率。然而，抗蚀剂掩模的分辨率存在分辨极限。电子器件的对高集成化的要求越来越高，要求形成比抗蚀剂掩模的分辨极限小的尺寸的图案。因此，如专利文献1所记载那样，提出了如下技术：通过在抗蚀剂掩模上形成氧化硅膜，对该抗蚀剂掩模的尺寸进行调整，缩小由该抗蚀剂掩模提供的开口的宽度。
现有技术文献
专利文献
专利文献1：日本特开2004－80033号公报
发明内容
发明要解决的问题
另一方面，由于近年来的电子器件的随着高集成化的微细化，在被处理体上的图案形成方面，要求高精度的最小线宽(CD：Critical Dimension临界尺寸)的控制。而且，出于电子器件的量产性的观点考虑，也要求长期且稳定的最小线宽的再现性等。
作为等离子体蚀刻中的最小线宽的变动的主要原因，一般可列举出暴露于用于生成等离子体的处理空间的等离子体处理装置的构成零部件(例如、使等离子体产生的处理容器的内壁面、与处理容器连接的各种配管的内壁面等)的表面的状态变化，等离子体状态变化。作为暴露于处理空间的等离子体处理装置的构成零部件的表面的状态变化的主要原因，可列举出由于等离子体的长期的使用而该零部件的表面消耗。由于这样的消耗而该零部件的表面的温度变动，由于该表面温度的变动而自由基的附着率也变动。
另外，在等离子体处理中，存在产生微粒的情况，该微粒的产生可成为产品的缺陷的主要原因。微粒可从暴露于处理空间的等离子体处理装置的构成零部件的表面产生，附着于晶圆上，导致产品不良。由于微粒附着于图案上而妨碍转印，因此，可妨碍高精度的最小线宽的实现以及稳定的最小线宽的再现性等的实现。
如以上那样，在被处理体上的图案形成中，为了随着高集成化的微细化，需要用于实现高精度的最小线宽的控制以及稳定的最小线宽的再现性等的方法。
用于解决问题的方案
一技术方案可提供对被处理体进行处理的方法。本技术方案的方法包括如下工序：(a)形成工序，在该形成工序中，反复执行序列而在处理容器内形成氧化硅膜，该序列包括如下工序：第1工序，在该第1工序中，向等离子体处理装置的处理容器内供给含有氨基硅烷系气体的第1气体；第2工序，在执行第1工序后，在该第2工序中对处理容器内的空间进行吹扫；第3工序，在执行第2工序后，在该第3工序中在处理容器内生成含有氧气的第2气体的等离子体；第4工序，在执行第3工序后，在该第4工序中对处理容器内的空间进行吹扫；(b)准备工序，其在将被处理体收容于处理容器内之前进行；(c)处理工序，在该处理工序中，对收容到处理容器内的被处理体进行蚀刻处理。准备工序在处理工序之前进行。形成工序在准备工序中执行，且在处理工序中执行。在第1工序中不生成第1气体的等离子体。
根据上述方法，在第1工序中，不进行等离子体的生成而向处理容器内供给含有氨基硅烷系气体的第1气体，而且，之后，在第3工序中，生成含有氧气的第2气体的等离子体而形成薄膜的氧化硅膜。因而，利用在处理工序中所执行的第1工序～第4工序在被处理体的表面上均匀且保形地形成薄膜的氧化硅膜。并且，于在处理工序中执行的形成工序中，第1工序～第4工序被反复执行，因此，能够精度良好地控制在被处理体的表面形成的氧化硅膜的厚度。因而，利用由形成工序形成的氧化硅膜，能够精度良好地减小被处理体的表面上的图案的最小线宽，能够进行随着高集成化的微细化。另外，通过在处理工序中执行的形成工序，在被处理体的表面形成氧化硅膜的同时，还在处理容器的内侧的表面以及与处理容器连接的各种配管的内侧的表面以与该氧化硅膜同样的厚度形成氧化硅膜作为保护膜。因而，能够利用在处理容器的内侧的表面以及与处理容器连接的各种配管的内侧的表面形成的氧化硅膜充分地抑制从这些各表面生成的微粒的产生和该各表面的状态的变化，因此，能够进行稳定的最小线宽的再现等。另外，在与在处理工序中执行的形成工序独立地在处理工序之前所执行的准备工序中也执行形成工序。因而，能够将与在处理工序中通过蚀刻而去除的氧化硅膜的厚度相应的所期望的厚度的氧化硅膜作为保护膜而形成于处理容器的内侧的表面以及与处理容器连接的各种配管的内侧的表面，因此，不取决于在处理工序中进行的蚀刻的程度，能够充分地抑制从这些各表面生成的微粒的产生和该各表面的状态的变化。
在一技术方案中，第1气体能够含有单氨基硅烷。因而，可使用含有单氨基硅烷的第1气体进行形成处理。
在一技术方案中，第1气体的氨基硅烷系气体可含有具有1个～3个硅原子的氨基硅烷。第1气体的氨基硅烷系气体可含有具有1个～3个氨基的氨基硅烷。这样，第1气体的氨基硅烷系气体能够使用含有1个～3个硅原子的氨基硅烷。另外，第1气体的氨基硅烷系气体能够使用含有1个～3个氨基的氨基硅烷。
在一技术方案中，能够在处理工序之后且将被处理体从处理容器输出之后还具有将位于处理容器内的氧化硅膜去除的工序。因而，即使是在处理工序之后在处理容器内以及与处理容器连接的各种配管内残存氧化硅膜的情况，也能够从处理容器内以及与处理容器连接的各种配管内将氧化硅膜可靠地去除。
在一技术方案中，被处理体能够具有被蚀刻层和设于被蚀刻层上的有机膜，处理工序能够具有利用在处理容器内产生的等离子体对有机膜进行蚀刻的工序，在处理工序中，形成工序能够在对有机膜进行蚀刻的工序之前执行，能够使直到对有机膜进行蚀刻的工序之前在处理容器内形成的氧化硅膜的膜的厚度比直到对有机膜进行蚀刻的工序的结束为止氧化硅膜中的被蚀刻且被去除的膜的厚度厚。因而，在有机膜的蚀刻结束之后，也在处理容器的内侧的表面以及与处理容器连接的各种配管的内侧的表面残留氧化硅膜，因此，能够避免以下的事态、即由于在蚀刻中氧化硅膜被去除、这些各表面暴露而该各表面的状态变化并从该各表面产生微粒等事态。另外，在执行有机膜的蚀刻前执行形成氧化硅膜的形成工序，因此，能够避免在有机膜的蚀刻中产生的活性种(例如氢自由基)与处理容器的内侧的表面以及连接于处理容器的各种配管的内侧的表面反应，因而，能够充分地抑制从这些各表面的微粒的产生以及该各表面的状态的变化。
在一技术方案中，能够使直到对有机膜进行蚀刻的工序之前在处理容器内形成的氧化硅膜的膜的厚度比被蚀刻层的膜的厚度薄。因而，通过使在处理容器内以及与处理容器连接的各种配管内形成的氧化硅膜的厚度比被蚀刻层的膜的厚度薄，在处理容器内以及与处理容器连接的各种配管内的氧化硅膜通过被蚀刻层的蚀刻而被去除，因此，在处理工序之后进行的处理容器内以及与处理容器连接的各种配管内的清洁时，无需将处理容器内以及与处理容器连接的各种配管内的氧化硅膜去除的处理。
在一技术方案中，被处理体能够包括蚀刻层和设于被蚀刻层上的有机膜，处理工序能够具有利用在处理容器内产生的等离子体对有机膜进行蚀刻的工序，在处理工序中，形成工序能够在对有机膜进行蚀刻的工序之前执行，能够在有机膜上设置第1掩模，处理工序能够还包括利用在处理容器内产生的等离子体对在防反射膜上具有抗蚀剂掩模的该防反射膜进行蚀刻的工序，在该工序中，从防反射膜形成第1掩模，对有机膜进行蚀刻的工序能够在对防反射膜进行蚀刻的工序之后执行，在处理工序中，形成工序能够在对防反射膜进行蚀刻的工序与对有机膜进行蚀刻的工序之间执行，处理工序能够在形成工序与对有机膜进行蚀刻的工序之间还包括利用在处理容器内产生的等离子体将通过形成工序形成的氧化硅膜中的位于有机膜的表面上的区域去除的工序。
在一技术方案中，被处理体能够具有蚀刻层、设于被蚀刻层上的有机膜、以及设于有机膜上的防反射膜，处理工序能够具有利用在处理容器内产生的等离子体对有机膜进行蚀刻的工序，在处理工序中，形成工序能够在对有机膜进行蚀刻的工序之前执行，能够在防反射膜上设置第1掩模，处理工序能够包括：通过形成工序在第1掩模上以及防反射膜上形成氧化硅膜之后利用在处理容器内产生的等离子体将氧化硅膜中的位于防反射膜的上的区域和位于第1掩模的上表面之上的区域去除的工序，在该工序中，形成基于氧化硅膜中的位于第1掩模的侧面之上的区域的第2掩模；利用在处理容器内产生的等离子体去除第1掩模的工序；利用在处理容器内产生的等离子体对防反射膜进行蚀刻的工序，对有机膜进行蚀刻的工序在对防反射膜进行蚀刻的工序之后执行，能够形成由有机膜构成的第3掩模。
在一技术方案中，在形成工序在处理工序中执行的情况下，第1工序中的被处理体的温度能够是摄氏0度以上、且是第1掩模所含有的材料的玻化温度(玻化点)以下。因而，在使用单氨基硅烷的情况下，能够以被处理体的温度是摄氏0度以上、且是第1掩模的掩模材料的玻化温度以下的比较低的温度执行第1工序，因此，无需加热晶圆的处理。
发明的效果
如以上说明那样，在被处理体上的图案形成中，为了随着高集成化的微细化，能够实现高精度的最小线宽的控制、以及稳定的最小线宽的再现性等。
附图说明
图1是表示一实施方式的方法的流程图。
图2是表示等离子体处理装置的一个例子的图。
图3是表示处理容器12的内侧的保护膜的形成的形态的图。
图4是表示图1所示的晶圆的处理工序的一实施方式的内容的流程图。
图5是表示图4所示的各工序的实施前以及实施后的被处理体的状态的剖视图。
图6是表示图4所示的各工序的实施后的被处理体的状态的剖视图。
图7是示意性表示形成图4所示的保护膜的序列中的保护膜的形成的情形的图。
图8是图4所示的形成保护膜的序列中的与等离子体生成有关的时间图。
图9是表示图1所示的晶圆的处理工序的另一实施方式的内容的流程图。
图10是表示图9所示的各工序的实施前以及实施后的被处理体的状态的剖视图。
图11是表示图9所示的各工序的实施后的被处理体的状态的剖视图。
图12是表示图9所示的各工序的实施后的被处理体的状态的剖视图。
附图标记说明
10：等离子体处理装置、12：处理容器、12e：排气口、12g：输入输出口、14：支承部、18a：第1板、18b：第2板、22：直流电源、23：开关、24：制冷剂流路、26a、26b：配管、30：上部电极、32：绝缘性遮蔽构件、34：电极板、34a：气体喷出孔、36：电极支承体、36a：气体扩散室、36b：气体通流孔、36c：气体导入口、38：气体供给管、40：气体源组、42：阀组、45：流量控制器组、46：沉积物屏蔽件、48：排气板、50：排气装置、52：排气管、54：闸阀、62：第1高频电源、64：第2高频电源、66、68：匹配器、70：电源、A1、A2、A3、A4：状态、AL1、AL2：防反射膜、ALM1、MK11、MK12、MK21、MK22、MK32、MS1、OLM1：掩模、Cnt：控制部、EL1，EL2：被蚀刻层、ESC：静电卡盘、FR：聚焦环、G1：第1气体、HP：加热器电源、HT：加热器、LE：下部电极、Ly1，Ly2：层、MT：方法、OL1、OL2：有机膜、P1：第2气体的等离子体、PD：载置台、PF1、SX1、SX2、SXa、SXa1、SXa2：保护膜、R11、R12、R21、R22、R31、R32：区域、SB1、SB2：基板、Sp：处理空间、W、W1、W2：晶圆。
具体实施方式
以下，参照附图详细地说明各种实施方式。此外，在各附图中对相同或相当的部分标注相同附图标记。
图1是表示一实施方式的方法的流程图。图1所示的一实施方式的方法MT是对被处理体(以下、有时称为“晶圆”)进行处理的方法。另外，在一实施方式的方法MT中，能够使用单一的等离子体处理装置来执行一系列的工序。
图2是表示等离子体处理装置的一个例子的图。图2中概略地示出了在对被处理体进行处理的方法的各种实施方式中能够利用的等离子体处理装置10的截面构造。如图2所示，等离子体处理装置10是电容耦合型等离子体蚀刻装置。
等离子体处理装置10具有处理容器12、排气口12e、输入输出口12g、支承部14、载置台PD、直流电源22、开关23、制冷剂流路24、配管26a、配管26b、上部电极30、绝缘性遮蔽构件32、电极板34、气体喷出孔34a、电极支承体36、气体扩散室36a、气体通流孔36b、气体导入口36c、气体供给管38、气体源组40、阀组42、流量控制器组45、沉积物屏蔽件46、排气板48、排气装置50、排气管52、闸阀54、第1高频电源62、第2高频电源64、匹配器66、匹配器68、电源70、控制部Cnt、聚焦环FR、加热器电源HP以及加热器HT。载置台PD具有静电卡盘ESC和下部电极LE。下部电极LE具有第1板18a和第2板18b。处理容器12划分形成处理空间Sp。
处理容器12具有大致圆筒形状。处理容器12例如由铝形成。处理容器12的内壁面被实施了阳极氧化处理。处理容器12被保护性接地。
支承部14在处理容器12的内侧设于处理容器12的底部上。支承部14具有大致圆筒状的形状。支承部14例如由绝缘材料形成。形成支承部14的绝缘材料如石英那样可含有氧。支承部14在处理容器12内从处理容器12的底部沿着铅垂方向延伸。
载置台PD设于处理容器12内。载置台PD由支承部14支承。载置台PD在载置台PD的上表面上保持晶圆W(例如、图5所示的晶圆W1、图10所示的晶圆W2等，以下同样。)。晶圆W是被处理体。载置台PD具有下部电极LE以及静电卡盘ESC。
下部电极LE包括第1板18a以及第2板18b。第1板18a以及第2板18b例如由铝这样的金属形成。第1板18a以及第2板18b具有大致圆盘状的形状。第2板18b设于第1板18a上。第2板18b与第1板18a电连接。
静电卡盘ESC设于第2板18b上。静电卡盘ESC具有在一对绝缘层之间、或、一对绝缘片之间配置有导电膜的电极的构造。直流电源22借助开关23与静电卡盘ESC的电极电连接。静电卡盘ESC利用由来自直流电源22的直流电压产生的库仑力等静电力吸附晶圆W。由此，静电卡盘ESC能够保持晶圆W。
聚焦环FR以包围晶圆W的边缘以及静电卡盘ESC的方式配置于第2板18b的周缘部上。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料适当选择的材料形成，例如、可由石英形成。
制冷剂流路24设于第2板18b的内部。制冷剂流路24构成调温机构。从设于处理容器12的外部的冷却单元经由配管26a向制冷剂流路24供给制冷剂。供给到制冷剂流路24的制冷剂经由配管26b返回冷却单元。这样，以制冷剂循环的方式向制冷剂流路24供给。通过控制该制冷剂的温度，可控制由静电卡盘ESC支承的晶圆W的温度。气体供给管线28将来自传热气体供给机构的传热气体、例如He气体向静电卡盘ESC的上表面与晶圆W的背面之间供给。
加热器HT是加热元件。加热器HT例如埋入第2板18b内。加热器电源HP与加热器HT连接。通过从加热器电源HP向加热器HT供给电力，载置台PD的温度被调整，并且，载置于该载置台PD上的晶圆W的温度被调整。此外，加热器HT可内置于静电卡盘ESC。
上部电极30在载置台PD的上方与载置台PD相对配置。下部电极LE与上部电极30彼此大致平行地设置。上部电极30与下部电极LE之间可提供处理空间Sp。处理空间Sp是用于对晶圆W进行等离子体处理的空间区域。
上部电极30借助绝缘性遮蔽构件32支承于处理容器12的上部。绝缘性遮蔽构件32由绝缘材料形成，例如可如石英那样含有氧。上部电极30可包括电极板34以及电极支承体36。电极板34面对处理空间Sp。电极板34具有多个气体喷出孔34a。电极板34在一实施方式中可由硅形成。在另一实施方式中，电极板34可由氧化硅形成。
电极支承体36装卸自由地支承电极板34，例如可由铝这样的导电性材料形成。电极支承体36可具有水冷构造。气体扩散室36a设于电极支承体36的内部。多个气体通流孔36b分别与气体喷出孔34a连通。多个气体通流孔36b分别从气体扩散室36a向下方(朝向载置台PD那一侧)延伸。
气体导入口36c将处理气体导入气体扩散室36a。气体导入口36c设于电极支承体36。气体供给管38与气体导入口36c连接。
气体源组40经由阀组42以及流量控制器组45与气体供给管38连接。气体源组40具有多个气体源。多个气体源可包括氨基硅烷系气体的源、卤化硅气体的源、氧气的源、氢气的源、氮气的源、碳氟化合物气体的源、以及稀有气体的源。作为氨基硅烷系气体，能够使用氨基的数比较少的分子构造的气体，例如，可使用单氨基硅烷(H3－Si－R(R是含有有机且也可以被置换的氨基))。上述的氨基硅烷系气体(后述的第1气体G1所含有的气体)能够含有可具有1个～3个硅原子的氨基硅烷，或、能够含有具有1个～3个氨基的氨基硅烷。具有1个～3个硅原子的氨基硅烷可以是具有1个～3个氨基的甲硅烷(单氨基硅烷)、具有1个～3个氨基的乙硅烷、或具有1个～3个氨基的丙硅烷。而且，上述的氨基硅烷可具有也可以被置换的氨基。而且，上述的氨基可由甲基、乙基、丙基、以及丁基中的任一个置换。而且，上述的甲基、乙基、丙基、或丁基也可由卤素置换。作为卤化硅气体，可使用DCS(二氯硅烷)气体。作为碳氟化合物气体，可使用CF4气体、C4F6气体、C4F8气体这样的任意的碳氟化合物气体。另外，作为稀有气体，可使用He气体、Ar气体这样的任意的稀有气体。
阀组42包括多个阀。流量控制器组45包括质量流量控制器这样的多个流量控制器。气体源组40的多个气体源分别经由阀组42中的对应的阀以及流量控制器组45中的对应的流量控制器与气体供给管38连接。因而，等离子体处理装置10能够将来自气体源组40的多个气体源中的所选择的一个以上的气体源的气体以单独地调整后的流量向处理容器12内供给。另外，在等离子体处理装置10中，沿着处理容器12的内壁装卸自由地设有沉积物屏蔽件46。沉积物屏蔽件46也设于支承部14的外周。沉积物屏蔽件46用于防止蚀刻副产物(沉积物)附着于处理容器12，可通过由Y2O3等陶瓷包覆铝材而形成。沉积物屏蔽件除了可由Y2O3形成之外，例如可由如石英那样含有氧的材料形成。
排气板48设于处理容器12的底部侧且设于支承部14与处理容器12的侧壁之间。排气板48例如可由Y2O3等陶瓷包覆铝材而形成。排气口12e在排气板48的下方设于处理容器12。排气装置50经由排气管52与排气口12e连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内的空间减压到所期望的真空度。输入输出口12g是晶圆W的输入输出口。输入输出口12g设于处理容器12的侧壁。输入输出口12g能够由闸阀54开闭。
第1高频电源62是产生等离子体生成用的第1高频电力的电源，产生27[MHz]～100[MHz]的频率、一个例子是40[MHz]的高频电力。第1高频电源62经由匹配器66与上部电极30连接。匹配器66是用于使第1高频电源62的输出阻抗与负荷侧(下部电极LE侧)的输入阻抗匹配的电路。此外，第1高频电源62也能够经由匹配器66与下部电极LE连接。
第2高频电源64是用于产生将离子向晶圆W吸引的第2高频电力、即高频偏压电力的电源，产生400[kHz]～40.68[MHz]的范围内的频率、一个例子是3.2[MHz]的高频偏压电力。第2高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第2高频电源64的输出阻抗与负荷侧(下部电极LE侧)的输入阻抗匹配的电路。另外，电源70与上部电极30连接。电源70对上部电极30施加用于将在处理空间Sp内存在的正离子向电极板34吸引的电压。在一个例子中，电源70是产生负的直流电压的直流电源。若这样的电压从电源70施加于上部电极30，则存在于处理空间Sp的正离子与电极板34碰撞。由此，从电极板34释放二次电子和/或硅。
控制部Cnt是具有处理器、存储部、输入装置、显示装置等的计算机，对等离子体处理装置10的各部分进行控制。具体而言，控制部Cnt与阀组42、流量控制器组45、排气装置50、第1高频电源62、匹配器66、第2高频电源64、匹配器68、电源70、加热器电源HP、以及冷却单元连接。
控制部Cnt按照基于所输入的制程的程序动作，将控制信号送出。利用来自控制部Cnt的控制信号，能够控制从气体源组供给的气体的选择以及流量、排气装置50的排气、来自第1高频电源62以及第2高频电源64的电力供给、来自电源70的电压施加、加热器电源HP的电力供给、来自冷却单元的制冷剂流量以及制冷剂温度。此外，本说明书中公开的处理被处理体的方法的各工序可通过在控制部Cnt的控制下使等离子体处理装置10的各部分动作来执行。
再次参照图1，详细地说明方法MT。以下，对在方法MT的实施中使用等离子体处理装置10的例子进行说明。另外，在以下的说明中，参照图3、图4、图5、图9、图10。图3是表示处理容器12的内侧的保护膜的形成的形态的图。图4是表示图1所示的晶圆的处理工序的一实施方式的内容的流程图。图5是表示图4所示的各工序的实施前以及实施后的被处理体的状态的剖视图。图9是表示图1所示的晶圆的处理工序的另一实施方式的内容的流程图。图10是表示图9所示的各工序的实施前以及实施后的被处理体的状态的剖视图。
在图1所示的方法MT中，首先，在工序S1中，将仿真晶圆载置于处理容器12的载置台PD，对处理容器12内实施稳定化处理(日文：シーズニング処理)，在实施稳定化处理后从处理容器12内将仿真晶圆输出。在工序S1中，如图3的状态A1所示，处于处理容器12的内侧的等离子体处理装置10的全部的构成零部件的表面(例如、使等离子体产生的处理容器12的内壁面、与处理容器12连接的气体供给管38等各种配管的内壁面等，以下同样。)暴露于处理空间Sp。与处理容器12连接的气体供给管38等各种配管也与处理空间Sp连通，因而，相对于处理空间Sp暴露。
在接下来的工序S2(准备工序)中，在将作为被处理体的晶圆W向处理容器12内输入之前针对暴露于处理空间Sp等的等离子体处理装置10的全部的构成零部件的表面形成氧化硅膜(SiO2)即保护膜SXa1。在工序S2中进行的保护膜SXa1的形成工序可通过与图4所示的序列SQ1以及图9所示的序列SQ2同样的序列实施。序列SQ1以及序列SQ2包含于氧化硅膜(SiO2)即保护膜(在序列SQ1的情况下，是保护膜SX1，在序列SQ2的情况下，是保护膜SX2。)的形成工序，并包含于下述的工序S4(处理工序)。对于在工序S2中进行的保护膜SXa1的形成工序，在序列SQ1的说明以及序列SQ2的说明中详细地说明。如图3的状态A2所示，通过在工序S2中实施的保护膜SXa1的形成工序，对于暴露于处理空间Sp的等离子体处理装置10的全部的构成零部件的表面，无论该表面的形状如何，保护膜SXa1都能够以均匀的厚度(LC1)保形地形成于该表面。
在接下来的工序S3中，将被处理体的晶圆W(图5的(a)部所示的晶圆W1或图10的(a)部所示的晶圆W2)向处理容器12内输入，载置于处理容器12内的载置台PD。
在接下来的工序S4(处理工序)中，对收容到处理容器12内的晶圆W实施蚀刻处理。工序S4的具体的处理内容的一实施方式表示在图4中，随后论述。工序S4的具体的处理内容的另一实施方式表示在图9中，随后论述。在工序S4所含有的序列SQ1(图4)中在保护膜SX1形成于晶圆W1(图5)时、或、在工序S4所含有的序列SQ2(图9)中保护膜SX2形成于晶圆W2(图10)时，如图3的状态A3所示，无论保护膜SXa1的该表面的形状如何，氧化硅膜(SiO2)即保护膜SXa2都能够以均匀的厚度(LC2a)保形地形成于保护膜SXa1的整个表面。保护膜SXa1和保护膜SXa2均包括氧化硅膜，具有相同的材料以及相同的构造，保护膜SXa1和保护膜SXa2构成单一的保护膜SXa。保护膜SXa具有均匀的厚度(LC1+LC2a)。因而，对于暴露于处理空间Sp等的等离子体处理装置10的全部的构成零部件的表面，无论该表面的形状如何，保护膜SXa都能以均匀的厚度(LC2a)保形地形成。
并且，在接下来的工序S5中，从处理容器12内输出晶圆W。在接下来的工序S6中，将残存在处理容器12的内侧以及与处理容器12连接的气体供给管38等各种配管的内侧的保护膜SXa去除。通过该处理，如图3的状态A4所示，在处理空间Sp中，等离子体处理装置10的全部的构成零部件的表面全部暴露于处理空间Sp。此外，在工序S4中进行将保护膜SXa全部去除那样的蚀刻处理的情况下，不需要工序S6的实施。
在接下来的工序S7中，在对其他晶圆进行工序S2～工序S6的序列的情况下(工序S7：否)，转向工序S2，在没有进行工序S2～工序S6的序列的其他晶圆的情况下(工序S7：是)，结束方法MT的执行。
接着，参照图4详细地说明图1的工序S4的处理内容的一实施方式。在以下的说明中，参照图5、图6、图7、图8。图6是表示图4所示的方法的各工序的实施后的被处理体的状态的剖视图。图7是示意性表示形成图4所示的保护膜的序列中的保护膜的形成的情形的图。图8是图4所示的形成保护膜的序列中的与等离子体生成有关的时间图。
将工序S1、S2、S3的处理后的工序S4表示在图4中。首先，在工序S41a中，将图5的(a)部所示的晶圆W1准备为图2所示的晶圆W。如图5的(a)部所示，在工序S41a中准备的晶圆W1具有基板SB1、被蚀刻层EL1、有机膜OL1、防反射膜AL1、以及掩模MK11。被蚀刻层EL1设于基板SB1上。被蚀刻层EL1是由对有机膜OL1选择性地蚀刻的材料形成的层，可使用绝缘膜。被蚀刻层EL1例如可由氧化硅(SiO2)形成。被蚀刻层EL1具有厚度LD。此外，被蚀刻层EL1能够由多结晶硅这样的其他材料形成。
有机膜OL1设于被蚀刻层EL1上。有机膜OL1是含有碳的层，例如是SOH(旋涂硬掩模)层。防反射膜AL1是含硅的防反射膜，设于有机膜OL1上。
掩模MK11设于防反射膜AL1上。掩模MK11是由抗蚀剂材料形成的抗蚀剂掩模，通过利用光刻技术对抗蚀剂层进行图案化来制作。掩模MK11局部地覆盖防反射膜AL1。掩模MK11划分形成使防反射膜AL1局部地暴露的开口。掩模MK11的图案例如是线与间隙图案(日文：ライン·アンド·スペースパターン)。此外，掩模MK11能够具有提供俯视时呈圆形的开口的图案。或者，掩模MK11能够具有提供俯视时呈椭圆形状的开口的图案。
在工序S41a中，准备图5的(a)部所示的晶圆W1，晶圆W1被收容于等离子体处理装置10的处理容器12内，载置于载置台PD上。
接着工序S41a执行工序S41b。在工序S41b中，向晶圆W1照射二次电子。具体而言，通过向处理容器12内供给氢气以及稀有气体，从第1高频电源62供给高频电力，从而生成等离子体。另外，利用电源70对上部电极30施加负的直流电压。由此，处理空间Sp中的正离子向上部电极30吸引，该正离子与上部电极30碰撞。通过正离子与上部电极30碰撞，从上部电极30释放二次电子。通过将释放出来的二次电子向晶圆W1照射，掩模MK11被改性。此外，在施加于上部电极30的负的直流电压的绝对值的水平较高的情况下，通过正离子与电极板34碰撞，作为该电极板34的构成材料的硅与二次电子一起释放。释放出来的硅与从暴露于等离子体的等离子体处理装置10的构成零部件释放的氧结合。该氧例如从支承部14、绝缘性遮蔽构件32、以及沉积物屏蔽件46这样的构件释放。通过这样的硅与氧的结合，生成氧化硅化合物，该氧化硅化合物堆积在晶圆W1上而覆盖并保护掩模MK11。由于这些改性和保护的效果，由后续的工序导致的掩模MK11的损伤受到抑制。此外，在工序S41b中，由于通过二次电子的照射进行的改性、保护膜的形成，也可以将第2高频电源64的偏压电力设为最小限度，抑制硅的释放。
在接下来的工序S41c中，蚀刻防反射膜AL1。具体而言，从气体源组40的多个气体源中的选择的气体源将含有碳氟化合物气体的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成碳氟化合物气体的等离子体。生成的等离子体中的含有氟的活性种对防反射膜AL1的全区域中的从掩模MK11暴露了的区域进行蚀刻。由此，如图5的(b)部所示，从防反射膜AL1形成掩模ALM1。针对通过工序S41c形成的有机膜OL1的掩模(第1掩模)具有掩模MK11和掩模ALM1。
在接下来的工序S41d中，与工序S41b的方法同样，在掩模MK11的表面、掩模ALM1的表面、有机膜OL1的表面形成氧化硅的保护膜(保护膜PF1)。
接着工序S41d，在图4所示的工序S4中，执行一次以上序列SQ1。序列SQ1包括工序S41e(第1工序)、工序S41f(第2工序)、工序S41g(第3工序)、以及工序S41h(第4工序)。在工序S41e中，向处理容器12内导入含有硅的第1气体G1。第1气体G1是氨基硅烷系气体。从气体源组40的多个气体源中的选择好的气体源将氨基硅烷系气体的第1气体G1向处理容器12内供给。第1气体G1可使用作为氨基硅烷系气体的单氨基硅烷(H3－Si－R(R是氨基))。在工序S41e中，不生成第1气体G1的等离子体。
如图7的(a)部所示，第1气体G1的分子作为反应前体附着于晶圆W1的表面。第1气体G1的分子(单氨基硅烷)通过基于化学结合的化学吸附附着于晶圆W1的表面，不使用等离子体。在工序S41e中，晶圆W1的温度是摄氏0度以上且是掩模MK11所含有的材料的玻化温度以下(例如摄氏200度以下)的程度。此外，只要是在该温度范围能够通过化学结合而附着于表面且含有硅的气体，也能够利用单氨基硅烷以外的气体。对于双氨基硅烷(H2－Si－R2(R是氨基))以及三氨基硅烷(H－Si－R3(R是氨基))，具有比单氨基硅烷复杂的分子构造，因此，在用作第1气体G1的情况下，为了实现均匀的膜的形成，也存在为了使氨基自分解而进行热处理的情况。
第1气体G1选择单氨基硅烷系气体的理由在于，单氨基硅烷具有比较高的电负性且具有带极性的分子构造，可比较容易地进行化学吸附。对于由于第1气体G1的分子附着于晶圆W1的表面而形成的层Ly1，由于其附着是化学吸附，因此，成为接近单分子层(单层)的状态。单氨基硅烷的氨基(R)越小，吸附于晶圆W1的表面的分子的分子构造也变得越小，因此，因分子的大小形成的空间位阻被减少，因而，第1气体G1的分子能够均匀地吸附于晶圆W1的表面，层Ly1能够以均匀的膜厚形成于晶圆W1的表面。例如，通过第1气体G1所含有的单氨基硅烷(H3－Si－R)与晶圆W1的表面的OH基反应，而形成反应前体的H3－Si－O，因而，形成H3－Si－O的单分子层即层Ly1。因而，反应前体的层Ly1不依赖晶圆W1的图案密度而能够以均匀的膜厚保形地形成于晶圆W1的表面。
在工序S41e中，不仅针对晶圆W1的表面、而且也针对暴露于处理容器12的处理空间Sp等(包括与处理容器12连接的各种配管的内侧)的保护膜SXa1的表面，在与层Ly1的形成同时地利用第1气体G1，无论保护膜SXa1的表面的形状如何，都以均匀的膜厚保形地形成与层Ly1同样的层(单分子层)。
在接下来的工序S41f中，对处理容器12内的空间进行吹扫。具体而言，工序S41e中供给来第1气体G1被排出。在工序S41f中，也可以将氮气这样的非活性气体作为吹扫气体向处理容器12供给。即，工序S41f的吹扫也可以是使非活性气体向处理容器12内流动的气体吹扫、或通过抽真空进行的吹扫中的任一种。在工序S41f中，也可将过量地附着于晶圆W1上的分子去除。通过以上内容，反应前体的层Ly1成为极薄的单分子层。
在接下来的工序S41g中，在处理容器12内生成含有氧气的第2气体的等离子体P1。在工序S41g中，生成第2气体的等离子体P1之际的晶圆W1的温度是摄氏0度以上且是掩模MK11所含有的材料的玻化温度以下(例如摄氏200度以下)。具体而言，从气体源组40的多个气体源中的选择好的气体源将含有氧气的第2气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。在该情况下，也能够施加第2高频电源64的偏压电力。另外，也能够不使用第1高频电源62而仅使用第2高频电源64来生成等离子体。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。
通过如上述那样执行工序S41e而附着到晶圆W1的表面的分子(构成层Ly1的单分子层的分子)包括硅和氢的键。硅与氢之间的键能比硅与氧之间的键能低。因而，如图7的(b)部所示，若生成含有氧气的第2气体的等离子体P1，则生成氧的活性种、例如氧自由基，构成层Ly1的单分子层的分子的氢被置换成氧，如图7的(c)部所示，作为氧化硅膜的层Ly2形成为单分子层。
在接下来的工序S41h中，对处理容器12内的空间进行吹扫。具体而言，在工序S41g中供给来的第2气体被排气。在工序S41h中，也可以将氮气这样的非活性气体作为吹扫气体向处理容器12供给。即，工序S41h的吹扫也可以是使非活性气体向处理容器12内流动的气体吹扫、或通过抽真空进行的吹扫中的任一种。
在以上说明的序列SQ1中，在工序S41f中进行吹扫，在接下来的工序S41g中构成层Ly1的分子的氢被置换成氧。因而，与ALD法同样地，通过1次序列SQ1的执行，无论掩模MK11的粗密如何，能够在晶圆W1的表面上薄且以均匀的膜厚保形地形成氧化硅膜的层Ly2。
在序列SQ1之后，在接下来的工序S41i中，对是否结束序列SQ1的执行进行判定。具体而言，在工序S41i中，对序列SQ1的执行次数是否达到预定次数进行判定。通过决定序列SQ1的执行次数来决定在晶圆W1上形成的保护膜SX1的膜的厚度。即，由通过执行1次序列SQ1而形成的氧化硅膜的膜厚和序列SQ1的执行次数之积实质上决定最终在晶圆W1上形成的保护膜SX1的膜的厚度。因而，根据在晶圆W1上形成的保护膜SX1的所期望的厚度设定序列SQ1的执行次数。
于在工序S41i中判定为序列SQ1的执行次数没有达到预定次数的情况下(工序S41i：否)，再次反复执行序列SQ1。另一方面，于在工序S41i中判定为序列SQ1的执行次数达到了预定次数的情况下(工序S41i：是)，结束序列SQ1的执行。由此，如图5的(d)部所示，在晶圆W1的表面上形成氧化硅膜即保护膜SX1。即、通过序列SQ1被反复进行预定次数，具有预定的膜厚的保护膜SX1无论掩模MK11的粗密如何，以均匀的膜厚保形地形成于晶圆W1的表面。
在此，将序列SQ1中的等离子体的生成时刻表示于图8。在图8中示出了序列SQ1至少反复进行3次的情形。图8所示的「“ON”」表示生成有等离子体的状态，图8所示的「“OFF”」表示没有生成等离子体的状态。如图8所示，在序列SQ1中，在工序S41e中，不生成等离子体，仅在工序S41g中生成等离子体。
如图5的(d)部所示，保护膜SX1包括区域R11、区域R21以及区域R31。区域R31是在掩模MK11的侧面上以及掩模ALM1的侧面上沿着这些侧面延伸的区域。区域R31从有机膜OL1的表面延伸到区域R11的下侧。区域R11在掩模MK11的上表面之上以及区域R31上延伸。区域R21在邻接的区域R31之间、且在有机膜OL1的表面上延伸。如上所述，序列SQ1与ALD法同样地形成保护膜SX1，因此，无论掩模MK11的粗密如何，区域R11、区域R21、以及区域R31各自的膜厚成为彼此大致相等的膜厚。
在此，对序列SQ1的执行时的处理容器12内的保护膜的形成的形态进行说明。在晶圆W1的表面上形成保护膜SX1的同时反复执行序列SQ1，从而图3的状态A3所示的保护膜SXa2形成在位于处理空间Sp等的保护膜SXa1的表面。因而，保护膜SX1的厚度(LC2b)与保护膜SXa2的厚度(LC2a)大致相同。即、通过在图4所示的工序S4中反复进行序列SQ1，具有与保护膜SX1的厚度同样的厚度的保护膜SXa2以均匀的膜厚保形地形成于保护膜SXa1的表面。
此外，图3的状态A2以及状态A3所示的保护膜SXa1也通过与序列SQ1同样的序列在工序S2中形成。因而，通过在工序S2中使该序列反复进行预定次数，具有预定的膜厚(LC1)的保护膜SXa1在处理空间Sp等以均匀的膜厚保形地形成于暴露于处理空间Sp等的等离子体处理装置10的全部的构成零部件的表面。
返回图4来进行说明。在接着工序S41i的工序S41j中，以将区域R11以及区域R21去除的方式对保护膜SX1进行蚀刻(回蚀)。为了去除区域R11以及区域R21，需要各向异性的蚀刻条件。因此，在工序S41j中，从气体源组40的多个气体源中的选择好的气体源将含有碳氟化合物气体的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成碳氟化合物气体的等离子体。所生成的等离子体中的含有氟的活性种被高频偏压电力沿着铅垂方向吸引，优先地对区域R11和区域R21进行蚀刻。其结果，如图6的(a)部所示，区域R11以及区域R21被选择地去除，利用剩余的区域R31形成掩模MS1。掩模MS1、保护膜PF1以及掩模ALM1构成有机膜OL1的表面上的掩模MK21。
在接下来的工序S41k中，对有机膜OL1进行蚀刻。具体而言，从气体源组40的多个气体源中的选择好的气体源将含有氮气和氢气的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成含有氮气和氢气的处理气体的等离子体。所生成的等离子体中的氢的活性种即氢自由基对有机膜OL1的全区域中的从掩模MK21暴露的区域进行蚀刻。由此，如图6的(b)部所示，从有机膜OL1形成掩模OLM1。此外，作为对有机膜OL1进行蚀刻的气体，也可以使用含有氧的处理气体。另外，掩模OLM1所提供的开口的宽度与掩模MK21所提供的开口的宽度大致相同。
在接下来的工序S41m中，对被蚀刻层EL1进行蚀刻。具体而言，从气体源组40的多个气体源中的选择好的气体源将处理气体向处理容器12内供给。处理气体可根据构成被蚀刻层EL1的材料适当选择。例如，在被蚀刻层EL1由氧化硅构成的情况下，处理气体可含有碳氟化合物气体。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成等离子体。所生成的等离子体中的活性种对被蚀刻层EL1的全区域中的、从掩模OLM1暴露的区域进行蚀刻。由此，如图6的(c)部所示，掩模OLM1的图案被转印于被蚀刻层EL1。
在此，对在处理容器12内形成的保护膜SXa的厚度进行说明。直到对有机膜OL1进行蚀刻的工序S41k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比直到对有机膜OL1进行蚀刻的工序S41k的结束为止保护膜SXa中的被蚀刻且被去除的膜的厚度(LE)厚，满足LE＜(LC1+LC2a)的关系。另外，直到对有机膜OL1进行蚀刻的工序S41k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比被蚀刻层EL1的膜的厚度(LD)薄，满足(LC1+LC2a)＜LD的关系。另外，保护膜SXa的膜的厚度(LC1+LC2a)可同时满足上述的大小关系。即、可满足LE＜(LC1+LC2a)＜LD的关系。此外，特别是在(LC1+LC2a)＜LD的情况下，到工序S41m完成为止处理容器12内的保护膜SXa被全部去除，因此，不需要工序S6的处理。
通过以上说明的图4所示的工序S4的执行起到下述的效果。在工序S41e中，不进行等离子体的生成，将含有氨基硅烷系气体的第1气体G1向处理容器12内供给，而且，之后，在工序S41g中，生成含有氧气的第2气体的等离子体P1而形成薄膜的氧化硅膜的保护膜SX1。因而，通过在图4所示的工序S4中执行的工序41e～工序S41h(序列SQ1)，保护膜SX1在晶圆W1的表面上均匀且保形地形成。并且，于在图4所示的工序S4中执行的形成工序(从工序41d之后到工序S41i(是)为止的工序)中，序列SQ1被反复执行，因此，能够精度良好地控制在晶圆W1的表面形成的保护膜SX1的厚度。因而，利用通过含有多次序列SQ1的形成工序形成的保护膜SX1，能够精度良好地减小晶圆W1的表面上的图案的最小线宽，能够进行随着高集成化的微细化。
另外，通过在图4所示的工序S4中执行的形成工序(从工序41d之后到工序S41i(是)为止的工序)，在晶圆W1的表面形成氧化硅膜的保护膜SX1的同时，而且，针对处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面也以与保护膜SX1同样的厚度形成氧化硅膜作为保护膜(保护膜SXa2)。因而，能够利用在处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面形成的保护膜SXa2充分地抑制从这些各表面生成的微粒的产生和该各表面的状态的变化，因此，能够进行稳定的最小线宽的再现等。
另外，与在图4所示的工序S4中所执行的形成工序(从工序41d之后到工序S41i(是)的工序)独立地在图4所示的工序S4之前所执行的准备工序的工序S2中也执行形成工序(从工序41d之后到工序S41i(是)的工序)。因而，能够将与在图4所示的工序S4中通过蚀刻而被去除的氧化硅膜的厚度相应的所期望的厚度的氧化硅膜作为保护膜形成于处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面，因此，不取决于在图4所示的工序S4中进行的蚀刻的程度，而能够充分地抑制从这些各表面生成的微粒的产生和该各表面的状态的变化。
另外，可使用含有单氨基硅烷(H3－Si－R(R是氨基))的第1气体G1来进行形成处理(从工序41d之后到工序S41i(是)的工序)，因此，与基于ALD法的情况同样地，保护膜SX1、保护膜SXa能够针对表面形状以均匀的厚度保形地且高精细地形成。
另外，在使用单氨基硅烷的情况下，能够以晶圆W1的温度是摄氏0度以上且是掩模MK11所含有的材料的玻化温度以下的比较低的温度来对晶圆W1执行处理，因此，不需要对晶圆W1进行加热的处理。
另外，即使是在图4所示的工序S4之后在处理容器12内和与处理容器12连接的各种配管内残存氧化硅膜的情况下，也能够通过执行工序S6从处理容器12内以及与处理容器12连接的各种配管内可靠地去除氧化硅膜。
另外，直到对有机膜OL1进行蚀刻的工序S41k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比直到对有机膜OL1进行蚀刻的工序S41k结束为止保护膜SXa中的被蚀刻且被去除的膜的厚度(LE)厚。这样，在工序S41k中的有机膜OL1的蚀刻结束之后也在处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面残留氧化硅膜，因此，能够避免以下的事态、即蚀刻中氧化硅膜被去除且这些各表面暴露而该各表面的状态变化、并且从该各表面产生微粒等事态。另外，在工序S41k的有机膜OL1的蚀刻的执行前进行形成保护膜SX1的形成工序(从工序41d之后到工序S41i(是)的工序)，因此，能够避免在有机膜OL1的蚀刻中产生的活性种(例如氢自由基)与处理容器12的内侧的表面以及连接于处理容器12的各种配管的内侧的表面反应，因而，能够充分地抑制从这些各表面的微粒的产生、以及该各表面的状态的变化。
另外，直到对有机膜OL1进行蚀刻的工序S41k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比被蚀刻层EL1的膜的厚度(LD)薄。这样，在处理容器12内以及与处理容器12连接的各种配管内形成的保护膜SXa的厚度比被蚀刻层EL1的膜的厚度薄，由此，处理容器12内以及与处理容器12连接的各种配管内的保护膜SXa通过被蚀刻层EL1的蚀刻而被去除，因此，在工序S4之后进行的处理容器12内以及与处理容器12连接的各种配管内的清洁时不需要将处理容器12内以及与处理容器12连接的各种配管内的氧化硅膜去除的处理(工序S6)。
接着，参照图9详细地说明图1的工序S4的处理内容的其他的实施方式。在以下的说明中，参照图10、图11以及图12。图11以及图12是表示图9所示的各工序的实施后的被处理体的状态的剖视图。
在图9所示的工序S4中，首先，在工序S42a中，将图10的(a)部所示的晶圆W2准备为图2所示的晶圆W。如图10的(a)部所示，在工序S42a中准备的晶圆W2具有基板SB2、被蚀刻层EL2、有机膜OL2、防反射膜AL2、以及掩模MK12(第1掩模)。被蚀刻层EL2设于基板SB2上。被蚀刻层EL2是由对有机膜OL2选择地蚀刻的材料构成的层。被蚀刻层EL2可由例如氧化硅(SiO2)构成。此外，被蚀刻层EL2能够由多结晶硅这样的其他材料构成。有机膜OL2设于被蚀刻层EL2上。有机膜OL2是含有碳的层，例如是SOH(旋涂硬掩模)层。防反射膜AL2是含有硅的防反射膜，设于有机膜OL2上。
掩模MK12设于防反射膜AL2上。掩模MK12是由抗蚀剂材料构成的抗蚀剂掩模，是利用光刻技术对抗蚀剂层进行图案化而制作的。掩模MK12局部地覆盖防反射膜AL2。掩模MK12划分形成使防反射膜AL2局部地暴露的开口。掩模MK12的图案例如是线与间隙图案。此外，掩模MK12能够具有提供俯视时圆形的开口的图案。或者，掩模MK12能够具有提供俯视时椭圆形状的开口的图案。
在工序S42a中，准备图10的(a)部所示的晶圆W2，晶圆W2收容于等离子体处理装置10的处理容器12内，被载置于载置台PD上。
接着工序S42a，执行工序S42b。工序S42b的处理内容与工序S41b的处理内容是同样的，因而，通过工序S42b的处理，掩模MK12被改性，进而，氧化硅堆积于晶圆W2上，该氧化硅的保护膜覆盖并保护掩模MK12。
接着工序S42b，执行序列SQ2和工序S42g。工序S42g接着序列SQ2被执行。序列SQ2包括工序S42c(第1工序)、工序S42d(第2工序)、工序S42e(第3工序)、以及工序S42f(第4工序)。工序S42c、工序S42d、工序S42e以及工序S42f分别是与图4所示的序列SQ1的工序S41e、工序S41f、工序S41g以及工序S41h同样的处理。即、序列SQ2是与图4所示的序列SQ1同样的处理。工序S42g是与图4所示的工序S41i同样的处理。因而，于在工序S42g中判定为序列SQ2的执行次数达到了预定次数的情况(工序S42g：是)下，序列SQ2的执行被结束，如图10的(b)部所示，在晶圆W2的表面上形成氧化硅膜即保护膜SX2。即、通过使序列SQ2反复进行预定次数，具有预定的膜厚的保护膜SX2无论掩模MK12的粗密如何都以均匀的膜厚保形地形成于晶圆W2的表面。
图10的(b)部所示，保护膜SX2包括区域R12、区域R22以及区域R32。区域R32是在掩模MK12的侧面上沿着该侧面延伸的区域。区域R32从防反射膜AL2的表面延伸到区域R12的下侧。区域R12在掩模MK12的上表面之上以及区域R32上延伸。区域R22在邻接的区域R32之间、且在防反射膜AL2的表面上延伸。如上所述，序列SQ2与ALD法同样地形成保护膜SX2，因此，无论掩模MK12的粗密如何，区域R12、区域R22、以及区域R32各自的膜厚成为彼此大致相等的膜厚。
在晶圆W2的表面上形成保护膜SX2的同时，序列SQ2被反复执行，从而图3的状态A3所示的保护膜SXa2形成于位于处理空间Sp等的保护膜SXa1的表面。因而，保护膜SX2的厚度(LC2b)与保护膜SXa2的厚度(LC2a)大致相同。即、通过在图9所示的工序S4中反复进行序列SQ2，具有与保护膜SX2的厚度同样的膜厚的保护膜SXa2以均匀的膜厚保形地形成于处理空间Sp内的保护膜SXa1的表面。在工序S42c和工序S42e中，晶圆W2的温度是摄氏0度以上且是掩模MK12所含有的材料的玻化温度以下(例如摄氏200度以下)的程度。
此外，图3的状态A2和状态A3所示的保护膜SXa1也通过与序列SQ2同样的序列在工序S2中形成。因而，通过在工序S2中使该序列反复进行预定次数，具有预定的膜厚(LC1)的保护膜SXa1在处理空间Sp等中以均匀的膜厚保形地形成于暴露于处理空间Sp等的等离子体处理装置10的全部的构成零部件的表面。
返回图9来进行说明。在接着工序S42g的工序S42h中，以将区域R12和区域R22去除的方式对保护膜SX2进行蚀刻(回蚀)。为了去除区域R12和区域R22，需要各向异性的蚀刻条件。因此，在工序S42h中，从气体源组40的多个气体源中的选择好的气体源将含有碳氟化合物气体的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成碳氟化合物气体的等离子体。所生成的等离子体中的含有氟的活性种被高频偏压电力沿着铅垂方向吸引，从而优先对区域R12和区域R22进行蚀刻。其结果，如图11的(a)部所示，区域R12以及区域R22被选择地去除，由剩余的区域R32形成掩模MK22(第2掩模)。
在接下来的工序S42i中，将掩模MK12去除。具体而言，从气体源组40的多个气体源中的选择好的气体源将含有氧气的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成含有氧气的处理气体的等离子体。如图11的(b)部所示，所生成的等离子体中的氧的活性种对掩模MK12进行蚀刻。由此，掩模MK12被去除，在防反射膜AL2上残留掩模MK22。
在接下来的工序S42j中，对防反射膜AL2进行蚀刻。具体而言，从气体源组40的多个气体源中的选择好的气体源将含有碳氟化合物气体的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成碳氟化合物气体的等离子体。如图12的(a)部所示，所生成的等离子体中的含有氟的活性种对防反射膜AL2的全区域中的从掩模MK22暴露的区域进行蚀刻。
在接下来的工序S42k中，对有机膜OL2进行蚀刻。具体而言，从气体源组40的多个气体源中的选择好的气体源将含有氮气和氢气的处理气体向处理容器12内供给。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成含有氮气和氢气的处理气体的等离子体。所生成的等离子体中的氢的活性种即氢自由基对有机膜OL2的全区域中的从掩模MK22暴露的区域进行蚀刻。由此，如图12的(b)部所示，从有机膜OL2形成掩模MK32(第3掩模)。此外，作为对有机膜OL2进行蚀刻的气体，也可以使用含有氧的处理气体。
在接下来的工序S42m中，对被蚀刻层EL2进行蚀刻。具体而言，从气体源组40的多个气体源中的选择好的气体源将处理气体向处理容器12内供给。处理气体可根据构成被蚀刻层EL2的材料适当选择。例如，在被蚀刻层EL2由氧化硅构成的情况下，处理气体可含有碳氟化合物气体。并且，从第1高频电源62供给高频电力。从第2高频电源64供给高频偏压电力。通过使排气装置50动作，将处理容器12内的空间的压力设定成预定的压力。由此，生成等离子体。所生成的等离子体中的活性种对被蚀刻层EL2的全区域中的、从掩模MK32暴露的区域进行蚀刻。由此，如图12的(c)部所示，掩模MK32的图案被转印于被蚀刻层EL2。
在此，对在处理容器12内形成的保护膜SXa的厚度进行说明。直到对有机膜OL2进行蚀刻的工序S42k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比直到对有机膜OL2进行蚀刻的工序S42k结束为止保护膜SXa中的被蚀刻且被去除的膜的厚度(LE)厚，满足LE＜(LC1+LC2a)的关系。另外，直到对有机膜OL2进行蚀刻的工序S42k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比被蚀刻层EL2的膜的厚度(LD)薄，满足(LC1+LC2a)＜LD的关系。另外，保护膜SXa的膜的厚度(LC1+LC2a)可同时满足上述的大小关系。即、可满足LE＜(LC1+LC2a)＜LD的关系。此外，特别是在(LC1+LC2a)＜LD的情况下，直到工序S42m完成为止处理容器12内的保护膜SXa被全部去除，因此，不需要工序S6的处理。
通过执行以上说明的图9所示的工序S4，起到下述的效果。在工序S42c中，不进行等离子体的生成，将含有氨基硅烷系气体的第1气体G1向处理容器12内供给，而且，之后，在工序S42e中，生成含有氧气的第2气体的等离子体P1而形成薄膜的氧化硅膜的保护膜SX2。因而，通过在图9所示的工序S4中所执行的工序42c～工序S42f(序列SQ2)在晶圆W2的表面上均匀且保形地形成保护膜SX2。并且，于在图9所示的工序S4中所执行的形成工序(从工序42b之后到工序S42g(是)的工序)中，序列SQ2被反复执行，因此，能够精度良好地控制在晶圆W2的表面形成的保护膜SX2的厚度。因而，能够利用通过包括多次序列SQ2的形成工序形成的保护膜SX2，精度良好地减小晶圆W2的表面上的图案的最小线宽，能够进行随着高集成化的微细化。
另外，通过在图9所示的工序S4中所执行的形成工序(从工序42b之后到工序S42g(是)的工序)，在晶圆W2的表面形成氧化硅膜的保护膜SX2的同时，还在处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面以与保护膜SX2同样的厚度形成氧化硅膜作为保护膜(保护膜SXa2)。因而，利用在处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面形成的保护膜SXa2，能够充分地抑制从这些各表面生成的微粒的产生和该各表面的状态的变化，因此，能够进行稳定的最小线宽的再现。
另外，与在图9所示的工序S4中所执行的形成工序(从工序42b之后到工序S42g(是)的工序)独立地在图9所示的工序S4之前所执行的准备工序的工序S2中也执行形成工序(从工序42b之后到工序S42g(是)的工序)。因而，能够将与在图9所示的工序S4中通过蚀刻去除的氧化硅膜的厚度相应的所期望的厚度的氧化硅膜作为保护膜形成于处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面，因此，不取决于图9所示的工序S4中进行的蚀刻的程度，而能够充分地抑制从这些各表面生成的微粒的产生和该各表面的状态的变化。
另外，能够使用含有单氨基硅烷(H3－Si－R(R是氨基))的第1气体G1来进行形成处理(从工序42b之后到工序S42g(是)的工序)，因此，与基于ALD法的情况同样地，保护膜SX2、保护膜SXa能够针对表面形状以均匀的厚度保形地且高精细地形成。
另外，在使用单氨基硅烷的情况下，能够以晶圆W2的温度是摄氏0度以上且是掩模MK12所含有的材料的玻化温度以下的比较低的温度对晶圆W2执行处理，因此，不需要加热晶圆W2的处理。
另外，即使是在图9所示的工序S4之后在处理容器12内以及与处理容器12连接的各种配管内残存氧化硅膜的情况下，也通过执行工序S6，能够从处理容器12内以及与处理容器12连接的各种配管内将氧化硅膜可靠地去除。
另外，直到对有机膜OL2进行蚀刻的工序S42k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比直到对有机膜OL2进行蚀刻的工序S42k结束为止保护膜SXa中的被蚀刻并被去除的膜的厚度(LE)厚。这样，在工序S42k的有机膜OL2的蚀刻结束后也在处理容器12的内侧的表面以及与处理容器12连接的各种配管的内侧的表面残留有氧化硅膜，因此，能够避免以下的事态、即由于在蚀刻中氧化硅膜被去除、这些各表面暴露而该各表面的状态变化、从该各表面产生微粒等事态。另外，在工序S42k的有机膜OL2的蚀刻的执行前进行形成保护膜SX2的形成工序(从工序42b之后到工序S42g(是)的工序)，因此，能够避免在有机膜OL2的蚀刻中产生的活性种(例如氢自由基)与处理容器12的内侧的表面以及连接于处理容器12的各种配管的内侧的表面反应，从而能够充分地抑制来自这些各表面的微粒的产生、以及该各表面的状态的变化。
另外，直到对有机膜OL2进行蚀刻的工序S42k之前在处理容器12内形成的保护膜SXa的膜的厚度(LC1+LC2a)比被蚀刻层EL2的膜的厚度(LD)薄。这样，通过使处理容器12内以及与处理容器12连接的各种配管内形成的保护膜SXa的厚度比被蚀刻层EL2的膜的厚度薄，处理容器12内以及与处理容器12连接的各种配管内的保护膜SXa通过被蚀刻层EL2的蚀刻而被去除，因此，于在工序S4之后进行的处理容器12内以及与处理容器12连接的各种配管内的清洁时不需要将处理容器12内以及与处理容器12连接的各种配管内的氧化硅膜去除的处理(工序S6)。
以上，在优选的实施方式中对本发明的原理进行了图示和说明，但本发明能够在不脱离那样的原理的情况下在配置以及详情方面进行变更，这是可由本领域技术人员认识到的。本发明并不限定于本实施方式所公开的特定的构成。因而，对从权利要求书及其精神的范围得来的全部的修正以及变更请求权利。

Claims (10)

1.一种对被处理体进行处理的方法，其包括形成工序，在该形成工序中，反复执行序列而在处理容器内形成氧化硅膜，该序列包括如下工序：
第1工序，在该第1工序中，将含有氨基硅烷系气体的第1气体向等离子体处理装置的所述处理容器内供给；
第2工序，在执行所述第1工序之后，在该第2工序中对所述处理容器内的空间进行吹扫；
第3工序，在执行所述第2工序之后，在该第3工序中在所述处理容器内生成含有氧气的第2气体的等离子体；
第4工序，在执行所述第3工序之后，在该第4工序中对所述处理容器内的空间进行吹扫，
该对被处理体进行处理的方法还包括如下工序：
准备工序，其在将所述被处理体收容于所述处理容器内之前进行；
处理工序，在该处理工序中，对收容到所述处理容器内的所述被处理体进行蚀刻处理，
所述准备工序在所述处理工序之前进行，
所述形成工序在所述准备工序中执行，且在所述处理工序中执行，
在所述第1工序中，不生成所述第1气体的等离子体。
2.根据权利要求1所述的对被处理体进行处理的方法，其中，
所述第1气体含有单氨基硅烷。
3.根据权利要求1所述的对被处理体进行处理的方法，其中，
所述第1气体的氨基硅烷系气体含有具有1个～3个硅原子的氨基硅烷。
4.根据权利要求1或3所述的对被处理体进行处理的方法，其中，
所述第1气体的氨基硅烷系气体含有具有1个～3个氨基的氨基硅烷。
5.根据权利要求1～4中任一项所述的对被处理体进行处理的方法，其中，
在所述处理工序之后且是在将所述被处理体从所述处理容器输出之后还具有将位于该处理容器内的氧化硅膜去除的工序。
6.根据权利要求1～5中任一项所述的对被处理体进行处理的方法，其中，
所述被处理体具有被蚀刻层和设于该被蚀刻层上的有机膜，
所述处理工序具有利用在所述处理容器内产生的等离子体对所述有机膜进行蚀刻的工序，
在所述处理工序中，所述形成工序在所述对所述有机膜进行蚀刻的工序之前执行，
直到所述对所述有机膜进行蚀刻的工序之前在所述处理容器内形成的所述氧化硅膜的膜的厚度比直到所述对所述有机膜进行蚀刻的工序结束为止该氧化硅膜中的被蚀刻且被去除的膜的厚度厚。
7.根据权利要求6所述的对被处理体进行处理的方法，其中，
直到所述对所述有机膜进行蚀刻的工序之前在所述处理容器内形成的所述氧化硅膜的膜的厚度比所述被蚀刻层的膜的厚度薄。
8.根据权利要求1～7中任一项所述的对被处理体进行处理的方法，其中，
所述被处理体具有被蚀刻层和设于该被蚀刻层上的有机膜，
所述处理工序具有利用在所述处理容器内产生的等离子体对所述有机膜进行蚀刻的工序，
在所述处理工序中，所述形成工序在所述对所述有机膜进行蚀刻的工序之前执行，
在所述有机膜上设有第1掩模，
所述处理工序还包括利用在所述处理容器内产生的等离子体对在防反射膜之上具有抗蚀剂掩模的所述防反射膜进行蚀刻的工序，在该工序中，从该防反射膜形成所述第1掩模，
所述对所述有机膜进行蚀刻的工序在所述对所述防反射膜进行蚀刻的工序之后执行，
在所述处理工序中，所述形成工序在所述对所述防反射膜进行蚀刻的工序与所述对所述有机膜进行蚀刻的工序之间执行，
所述处理工序在所述形成工序与所述对所述有机膜进行蚀刻的工序之间还包括利用在所述处理容器内产生的等离子体将通过该形成工序形成的所述氧化硅膜中的位于该有机膜的表面上的区域去除的工序。
9.根据权利要求1～7中任一项所述的对被处理体进行处理的方法，其中，
所述被处理体具有被蚀刻层、设于该被蚀刻层上的有机膜以及设于该有机膜上的防反射膜，
所述处理工序具有利用在所述处理容器内产生的等离子体对所述有机膜进行蚀刻的工序，
在所述处理工序中，所述形成工序在所述对所述有机膜进行蚀刻的工序之前执行，
在所述防反射膜上设有第1掩模，
所述处理工序包括如下工序：
在通过所述形成工序在所述第1掩模上以及所述防反射膜上形成所述氧化硅膜之后、利用在所述处理容器内产生的等离子体将该氧化硅膜中的位于该防反射膜之上的区域和位于该第1掩模的上表面之上的区域去除的工序，在该工序中，形成基于该氧化硅膜中的位于该第1掩模的侧面之上的区域的第2掩模；
利用在所述处理容器内产生的等离子体将所述第1掩模去除的工序；
利用在所述处理容器内产生的等离子体对所述防反射膜进行蚀刻的工序，
所述对所述有机膜进行蚀刻的工序在所述对所述防反射膜进行蚀刻的工序之后执行，形成由该有机膜构成的第3掩模。
10.根据权利要求8或9所述的对被处理体进行处理的方法，其中，
在所述形成工序在所述处理工序中执行的情况下，所述第1工序中的所述被处理体的温度是摄氏0度以上且是所述第1掩模所含有的材料的玻化温度以下。
CN201610873459.1A 2015-10-06 2016-09-30 对被处理体进行处理的方法 Active CN107026081B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-198649 2015-10-06
JP2015198649 2015-10-06
JP2016101357A JP6537473B2 (ja) 2015-10-06 2016-05-20 被処理体を処理する方法
JP2016-101357 2016-05-20

Publications (2)

Publication Number Publication Date
CN107026081A true CN107026081A (zh) 2017-08-08
CN107026081B CN107026081B (zh) 2020-05-15

Family

ID=58537935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610873459.1A Active CN107026081B (zh) 2015-10-06 2016-09-30 对被处理体进行处理的方法

Country Status (4)

Country Link
JP (1) JP6537473B2 (zh)
KR (1) KR102626138B1 (zh)
CN (1) CN107026081B (zh)
TW (1) TWI709996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110029325A (zh) * 2018-01-10 2019-07-19 东京毅力科创株式会社 成膜方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
KR102582762B1 (ko) * 2017-05-11 2023-09-25 주성엔지니어링(주) 기판 처리 방법 및 그를 이용한 유기 발광 소자 제조 방법
JP6877290B2 (ja) * 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
JP7145031B2 (ja) * 2017-12-25 2022-09-30 東京エレクトロン株式会社 基板を処理する方法、プラズマ処理装置、及び基板処理装置
CN110010464B (zh) 2017-12-25 2023-07-14 东京毅力科创株式会社 处理基板的方法
JP2019114692A (ja) 2017-12-25 2019-07-11 東京エレクトロン株式会社 成膜方法
JP6910319B2 (ja) * 2018-04-23 2021-07-28 東京エレクトロン株式会社 有機領域をエッチングする方法
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US6803315B2 (en) * 2002-08-05 2004-10-12 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
CN101127321A (zh) * 2006-08-18 2008-02-20 东京毅力科创株式会社 半导体装置的制造方法
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100732A (ja) * 2001-09-26 2003-04-04 Nec Yamagata Ltd プラズマｃｖｄ装置のプリコート方法
KR100480610B1 (ko) * 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP2007294905A (ja) * 2006-03-30 2007-11-08 Hitachi High-Technologies Corp 半導体製造方法およびエッチングシステム
JP5236225B2 (ja) * 2007-07-31 2013-07-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5275093B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP5956933B2 (ja) * 2013-01-15 2016-07-27 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018742A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Forming bilayer resist patterns
US6803315B2 (en) * 2002-08-05 2004-10-12 International Business Machines Corporation Method for blocking implants from the gate of an electronic device via planarizing films
CN101127321A (zh) * 2006-08-18 2008-02-20 东京毅力科创株式会社 半导体装置的制造方法
CN104716025A (zh) * 2013-12-13 2015-06-17 东京毅力科创株式会社 蚀刻方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110029325A (zh) * 2018-01-10 2019-07-19 东京毅力科创株式会社 成膜方法
CN110029325B (zh) * 2018-01-10 2022-06-21 东京毅力科创株式会社 成膜方法
US11367610B2 (en) 2018-01-10 2022-06-21 Tokyo Electron Limited Film forming and process container cleaning method

Also Published As

Publication number Publication date
JP6537473B2 (ja) 2019-07-03
CN107026081B (zh) 2020-05-15
JP2017073535A (ja) 2017-04-13
TWI709996B (zh) 2020-11-11
KR20170041154A (ko) 2017-04-14
KR102626138B1 (ko) 2024-01-16
TW201724162A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
CN107026081A (zh) 对被处理体进行处理的方法
TWI760555B (zh) 蝕刻方法
US9911607B2 (en) Method of processing target object
JP6199250B2 (ja) 被処理体を処理する方法
US9607811B2 (en) Workpiece processing method
JP6462477B2 (ja) 被処理体を処理する方法
US20200075343A1 (en) Method for processing target object
JP2017085161A (ja) 基板処理装置及び基板処理方法
CN107731677A (zh) 处理被处理体的方法
KR102531901B1 (ko) 피처리체를 처리하는 방법
JP6767302B2 (ja) 成膜方法
TWI759348B (zh) 被處理體之處理方法
US9721766B2 (en) Method for processing target object
TW201921432A (zh) 被處理體之處理方法
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP2015050433A (ja) プラズマ処理方法
US12009219B2 (en) Substrate processing method
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant