JP5236225B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP5236225B2
JP5236225B2 JP2007198233A JP2007198233A JP5236225B2 JP 5236225 B2 JP5236225 B2 JP 5236225B2 JP 2007198233 A JP2007198233 A JP 2007198233A JP 2007198233 A JP2007198233 A JP 2007198233A JP 5236225 B2 JP5236225 B2 JP 5236225B2
Authority
JP
Japan
Prior art keywords
processing chamber
wafer processing
wafer
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007198233A
Other languages
English (en)
Other versions
JP2009033073A (ja
Inventor
陽介 井上
一行 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007198233A priority Critical patent/JP5236225B2/ja
Publication of JP2009033073A publication Critical patent/JP2009033073A/ja
Application granted granted Critical
Publication of JP5236225B2 publication Critical patent/JP5236225B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体集積回路装置(または半導体装置)の製造方法におけるCVD技術に適用して有効な技術に関する。
日本特開2006−086325号公報(特許文献1)には、プラズマCVD装置のリモート・プラズマ・クリーニングにおいて、CVDチャンバ内で成膜用の電極を用いて終点検出用のプラズマを励起して、そのプラズマからの発光をモニタしてクリーニングの終点を検出することが開示されている。
日本特開2002−057149号公報(特許文献2)または米国特許第7201174号公報(特許文献3)には、プラズマCVD装置のリモート・プラズマ・クリーニングにおいて、CVDチャンバ内で成膜用の電極とは別のプラズマ励起手段を用いて局所的なプラズマを励起して、そのプラズマからの発光をモニタしてクリーニングの終点を検出することが開示されている。
日本特開2006−287228号公報(特許文献4)または米国特許公開2006−0228473号公報(特許文献5)には、プラズマCVD装置のリモート・プラズマ・クリーニングにおいて、CVDチャンバ内で単色レーザ光を壁面に当て、その反射光を光学的にモニタしてクリーニングの終点を検出することが開示されている。
日本特開平9−097785号公報(特許文献6)には、プラズマCVD装置のプラズマ・クリーニングにおいて、CVDチャンバ内の特定箇所からの発光をモニタしてクリーニングの終点を検出することが開示されている。
日本特開平11−176815号公報(特許文献7)または米国特許第6207008号公報(特許文献8)には、プラズマ・エッチング装置のエッチング終点検出において、チャンバ内プラズマからはなれた部分からの発光をモニタしてエッチングの終点を検出することが開示されている。
日本特開2004−281673号公報(特許文献9)または米国特許公開2006−0207630号公報(特許文献10)には、プラズマCVD装置のインサイチュ・プラズマ・クリーニングにおいて、CVDチャンバ内での発光分光分析によってクリーニングの終点を検出することが開示されている。
日本特開2005−033173号公報(特許文献11)または米国特許公開2004−0253828号公報(特許文献12)には、プラズマCVD装置のリモート・プラズマ・クリーニングにおいて、CVDチャンバ内で成膜用の電極を用いて微弱なプラズマを励起して、そのプラズマを電気的にモニタしてクリーニングの終点を検出することが開示されている。
特開2006−086325号公報 特開2002−057149号公報 米国特許第7201174号公報 特開2006−287228号公報 米国特許公開2006−0228473号公報 特開平9−097785号公報 特開平11−176815号公報 米国特許第6207008号公報 特開2004−281673号公報 米国特許公開2006−0207630号公報 特開2005−033173号公報 米国特許公開2004−0253828号公報
一般に半導体集積回路装置または半導体装置の製造工程におけるプラズマCVD工程では、異物の低減や良好な成膜特性を確保するために、単位ウエハ(枚葉式では1枚)を処理するごとに処理室をクリーニング処理(処理室内に被処理ウエハがない状態で)することによって、先行するウエハに対する成膜時に処理室内にできた堆積膜を除去している。このクリーニング処理は、処理室内の電極その他の精密部品を損傷しないように、通常、処理室の外部でNF等のクリーニングガスをプラズマ励起等して生成したフッ素ラジカル等を処理室に導いて(一般に「リモート・プラズマ・クリーニング」という)、付着した堆積膜を気相反応で除去することにより行われている。このクリーニングのときは、処理室には成膜用の高周波電力が供給されていないので、クリーニングの終点を見るには、局所的にクリーニング雰囲気を励起して、その発光を見るか、局所的に励起したプラズマを電気的に計測することが考えられる。
しかし、実際に量産工程に適用すると以下のような問題があることが、本願発明者らによって明らかにされた。すなわち、成膜時と異なりプラズマ励起に適合した条件でないため、局所的にプラズマを励起すること自体が困難である。
本発明の目的は、半導体集積回路装置の製造プロセスの量産に適合したリモート・プラズマ・クリーニングにおける終点検出技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明は反応室においてプラズマを用いて反応ガスを励起して所望の膜を堆積するステップと同反応室にリモートプラズマ励起室で励起されたクリーニングガスを導入して非プラズマ励起雰囲気で同反応室をリモート・プラズマ・クリーニングするステップを繰り返す半導体集積回路装置(又は半導体装置)の製造方法において、プラズマ励起されていないウエハ処理室の発光をモニタすることにより、リモート・プラズマ・クリーニングの終点を検出するものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、従来困難と考えられていたプラズマ励起されていないウエハ処理室の微弱な発光をモニタすることにより、リモート・プラズマ・クリーニングの終点を検出することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
1.以下の工程を含む半導体集積回路装置の製造方法:
(a)第1のプラズマ励起システムを有するプラズマCVD装置のウエハ処理室内に、第1のウエハを導入する工程;
(b)前記ウエハ処理室内に導入された前記第1のウエハに対して、前記第1のプラズマ励起システムによって、プラズマ励起することによってプラズマCVD処理を実行する工程;
(c)前記工程(b)の後、前記第1のウエハを前記ウエハ処理室内から外部に排出する工程;
(d)前記工程(c)の後、前記ウエハ処理室に対して、リモート・プラズマ・クリーニングを実行する工程;
(e)前記リモート・プラズマ・クリーニングが実行された前記ウエハ処理室内に、第2のウエハを導入する工程;
(f)前記ウエハ処理室内に導入された前記第2のウエハに対して、前記第1のプラズマ励起システムによって、プラズマ励起することによって前記プラズマCVD処理を実行する工程、
ここで、前記工程(d)は以下の下位工程を含む:
(d1)前記ウエハ処理室の外に設けられたリモート・プラズマ発生室において、第2のプラズマ励起システムによりクリーニングガスをプラズマ励起して、励起された前記クリーニングガスを前記ウエハ処理室内に移送する工程;
(d2)前記ウエハ処理室内がプラズマ励起されていない状態下で、前記ウエハ処理室内の発光を光検知器によりモニタすることによって、前記リモート・プラズマ・クリーニングの終点を検出する工程;
(d3)前記下位工程(d2)の結果に基づいて、前記リモート・プラズマ・クリーニングを終了させる工程。
2.前記1項の半導体集積回路装置の製造方法において、前記光検知器は前記リモート・プラズマ発生室からの発光を実質的に検知しない方向に向けられている。
3.前記1または2項の半導体集積回路装置の製造方法において、前記光検知器は水平よりも下方を向いている。
4.前記1から3項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器は水平よりも10度以上、下方を向いている。
5.前記1から3項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器は水平よりも15度以上、下方を向いている。
6.前記1から3項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器は水平よりも20度以上、下方を向いている。
7.前記1から6項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエハ処理室と前記リモート・プラズマ発生室を連結する連結配管は屈曲している。
8.前記1から7項のいずれか一つの前記ウエハ処理室と前記リモート・プラズマ発生室を連結する半導体集積回路装置の製造方法において、前記ウエハ処理室と前記リモート・プラズマ発生室を連結する前記連結配管の内面には反射防止膜が設けられている。
9.前記1から8項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエハ処理室内には、前記リモート・プラズマ発生室からの発光が実質的に前記光検知器に入らないように、光遮蔽板が設けられている。
10.前記1から9項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器による発光のモニタは、前記前記ウエハ処理室のクリーニングが完了した状態の発光を基準として、行われる。
11.前記1から10項のいずれか一つの半導体集積回路装置の製造方法において、前記クリーニングガスは前記リモート・プラズマ発生室から連結配管により前記ウエハ処理室の上方から供給される。
12.前記1から10項のいずれか一つの半導体集積回路装置の製造方法において、前記クリーニングガスは前記リモート・プラズマ発生室から連結配管により前記ウエハ処理室の側方から供給される。
13.前記1から12項のいずれか一つの半導体集積回路装置の製造方法において、前記クリーニングガスはガス遮蔽部材を介することなく、前記ウエハ処理室へ直接供給される。
14.前記11または12項の半導体集積回路装置の製造方法において、前記連結配管の長さは50センチ・メートル以下である。
15.以下の工程を含む半導体集積回路装置の製造方法:
(a)熱CVD装置のウエハ処理室内に、第1のウエハを導入する工程;
(b)前記ウエハ処理室内に導入された前記第1のウエハに対して、熱CVD処理を実行する工程;
(c)前記工程(b)の後、前記第1のウエハを前記ウエハ処理室内から外部に排出する工程;
(d)前記工程(c)の後、前記ウエハ処理室に対して、リモート・プラズマ・クリーニングを実行する工程;
(e)前記リモート・プラズマ・クリーニングが実行された前記ウエハ処理室内に、第2のウエハを導入する工程;
(f)前記ウエハ処理室内に導入された前記第2のウエハに対して、前記熱CVD処理を実行する工程、
ここで、前記工程(d)は以下の下位工程を含む:
(d1)前記ウエハ処理室の外に設けられたリモート・プラズマ発生室において、第2のプラズマ励起システムによりクリーニングガスをプラズマ励起して、励起された前記クリーニングガスを前記ウエハ処理室内に移送する工程;
(d2)前記ウエハ処理室内がプラズマ励起されていない状態下で、前記ウエハ処理室内の発光を光検知器によりモニタすることによって、前記リモート・プラズマ・クリーニングの終点を検出する工程;
(d3)前記下位工程(d2)の結果に基づいて、前記リモート・プラズマ・クリーニングを終了させる工程。
16.前記15項の半導体集積回路装置の製造方法において、前記光検知器は前記リモート・プラズマ発生室からの発光を実質的に検知しない方向に向けられている。
17.前記15または16項の半導体集積回路装置の製造方法において、前記光検知器は水平よりも下方を向いている。
18.前記15から17項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器は水平よりも10度以上、下方を向いている。
19.前記15から17項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器は水平よりも15度以上、下方を向いている。
20.前記15から17項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器は水平よりも20度以上、下方を向いている。
21.前記15から20項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエハ処理室と前記リモート・プラズマ発生室を連結する連結配管は屈曲している。
22.前記15から21項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエハ処理室と前記リモート・プラズマ発生室を連結する連結配管の内面には反射防止膜が設けられている。
23.前記15から22項のいずれか一つの半導体集積回路装置の製造方法において、前記ウエハ処理室内には、前記リモート・プラズマ発生室からの発光が実質的に前記光検知器に入らないように、光遮蔽板が設けられている。
24.前記15から23項のいずれか一つの半導体集積回路装置の製造方法において、前記光検知器による発光のモニタは、前記前記ウエハ処理室のクリーニングが完了した状態の発光を基準として、行われる。
25.前記15から24項のいずれか一つの半導体集積回路装置の製造方法において、前記クリーニングガスは前記リモート・プラズマ発生室から連結配管により前記ウエハ処理室の上方から供給される。
26.前記15から25項のいずれか一つの半導体集積回路装置の製造方法において、前記クリーニングガスは前記リモート・プラズマ発生室から連結配管により前記ウエハ処理室の側方から供給される。
27.前記15から26項のいずれか一つの半導体集積回路装置の製造方法において、前記クリーニングガスはガス遮蔽部材を介することなく、前記ウエハ処理室へ直接供給される。
28.前記25または26項の半導体集積回路装置の製造方法において、前記連結配管の長さは50センチ・メートル以下である。
〔本願における記載形式・基本的用語・用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon DioxideまたはNon-Doped Silicate Glass)だけでなく、FSG(Fluorosilicate Glass)、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ(Nano-Clustering Silica:NSC)等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜(ポーラス系絶縁膜)、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
5.「ウエハ」というときは、通常は半導体集積回路装置(半導体装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
1.光検出器の向き調整による微弱発光の検出の説明(主に図1から3)
リモートプラズマ・クリーニングが広く行われる前は、成膜室すなわち反応室でクリーニング用のプラズマ(成膜用のプラズマ励起機構等による)の発光等を見てクリーニングの終点を検出していた。そのような場合は、高感度の光検知器で成膜室内を光検知器で観測すると、非常に強力な反応ガス(クリーニングガス)からの発光や反応室内壁(その他ウエハステージ)からの熱輻射等を見る結果となることを避けるため、通常、比較的低感度で観測していた。リモートプラズマ・クリーニングでは、成膜室ではプラズマ励起されないので、光検知器で反応室からの発光を観測することは意味がないと考えられていた。このようなことから、リモートプラズマ・クリーニングが広く行われるようになった後も、クリーニングの際に、直接にはプラズマ励起されていない反応室内を光学的に観測することは行われなかった。
しかし、本発明者らの注意深い観察によれば、クリーニング中の反応室の適切な位置に指向性を持った光検知器を向けると、微弱であるがクリーニング反応に関係する反応種からの発光を観測できる可能性があることが明らかとなった。また、従来使用されていたクリーニング・ガスの導入のためのガス拡散板等(ラジカル等をトラップする)を取り除けば、Fラジカル等の濃度が増加して、発光観測がしやすくなることがわかった。すなわち、得られる信号は熱輻射やリモートプラズマ源からの漏れ信号と同レベルであるが、ガス導入方法や観測方法を工夫すれば、終点検出に利用可能である。
以下図1から3に基づいて、本実施の形態のリモートプラズマ・クリーニング等のクリーニング工程中の非プラズマ励起空間からの発光の検出について説明する。
図1は本実施の形態の半導体集積回路装置の製造方法において使用するプラズマCVD装置の正面模式断面図である。図1により、本実施の形態に使用するリモートプラズマクリーニング機構(リモートプラズマクリーニング用プラズマ励起システム65を含む)を有する誘導結合型(Inductively Coupled)プラズマCVD装置55(いわゆる高密度プラズマ炉に分類され、誘導結合型成膜用プラズマ励起システム53を有する)の構成を説明する。なお、本願発明は、熱CVD装置を用いたものでも適用できることは言うまでもない。
図1において、まず、成膜時の各部の動作や働きを説明する。300φ単結晶シリコンウエハ等の被処理ウエハ1(第1のウエハ)は成膜処理室52内(たとえば高さ約550ミリメートルで下部は600ミリメートル径の円筒状、上部はハーフドーム状)に設けられた下部電極66上の静電チャック56(ウエハサセプタでもある)に置かれる。下部電極66はバイアス電源に接続されている。所定の真空度で反応ガス(通常、その他の添加ガスを含む)が成膜反応ガス供給口60から供給され、成膜用プラズマ励起システム53のRF電源からマッチング・ボックスを介してRF電力が励起コイルに供給されると、誘導結合によりプラズマが生成され、それによって成膜反応が進行する。成膜は終わると、処理済のウエハ1は炉外へ出される。そのまま、次のウエハ1(第2のウエハ)を導入して処理をすると、先のウエハと同質の膜を形成することは一般に困難である。すなわち、先のウエハを処理したと同様な炉内の条件すなわち、炉内付着膜の状態を先のウエハを処理したときと同様の状態(初期状態)に戻してやる必要がある。これをクリーニングと呼ぶ。ただし、以下の図6に示す例では、真空度が比較的高い関係か、最初の成膜処理前には若干初期堆積物が付いた状態のほうがプロセスが安定化するようであり、上記の説明はロットの2番目以降のウエハについて、より正確に当てはまる。
クリーニングを行うには、まず、先の成膜雰囲気をウエハ処理室用真空排気系(一般にドライポンプまたはターボ分子ポンプをメインポンプとして処理室52の近傍に持っている)によって排気する。その後、リモート・プラズマ励起システムのリモート・プラズマ発生室51において、プラズマ励起によりクリーニングガス(たとえばNFなどのフッ素含有無機ガス等を含むガス、フッ素含有有機系ガスでもよい)のラジカルを発生させて、連結配管61(連結配管はラジカルのトラップを防ぐためできるだけ短いことが必要である。たとえば50センチ・メートル以下)を通して、それをウエハ処理室52(ウエハは収容されていない)に移送する。そうするとクリーニング反応が進行して、ウエハ処理室52が初期状態に戻る。このクリーニングの際、ウエハ処理室52を正確に初期状態に戻すためのクリーニング時間はその時々で変化する。したがって、毎回、ウエハ処理室内に付着した生成物がほぼ除去された時点を終点として検出して、クリーニングを終了する必要がある(後に示すように、必ずしも必須ではない)。これが、クリーニングの終点検出である。
次にクリーニングの終点検出の方法を説明する。まず、図1および図2に基づいて、光検知器57の調整方法について説明する。図2はリモート・プラズマ・クリーニング中の観測された発光スペクトルを示す。光検知器57の向きが適切でないと、バックグランド輻射や漏れ光等のノイズに埋まって、有効なピークは観察されないので、図2のようなスペクトル・モードになるように、光検知器57の向きおよび感度を調整する。この種のプラズマ炉では、反応室52の上方にリモートプラズマ生成室51があるので、光検知器57の向きを若干下向きにすることが有効である。下方への傾き角は10度以上、望ましくは15度以上が望ましい。また、ウエハ・ステージ56が比較的高い温度に加熱されていないときは、20度以上が望ましい。
図3は図1のプラズマCVD装置からの発光によるクリーニング終点検出の原理を示す測定図である。図3に基づいて、終点検出の原理を説明する。クリーニングの終点は、光検知器57、分光器58および発光モニタ59で観測窓63を透過してきたクリーニング・ガス成分54からの発光をモニタすることによって行われる。図3に示すように、118秒近辺で特定の波長のスペクトル強度が一定値に収束してきている。ここが、終点と考えられる。
クリーニングを終了すると、次のウエハ1(第2のウエハ)をウエハ処理室52に導入して、先のウエハと等価な成膜処理を実行する。このようにして、ロット単位のウエハが全部処理完了するまで成膜・クリーニングの繰り返し、すなわち成膜・クリーニング循環プロセスを実行する。ロットの処理が完了したら、ロット前処理を実行し装置の状態を整える(図6または図15参照)。
また、モニタシステム59においては、反応室52に堆積膜がない状態(クリーニング完了状態)のスペクトル強度を記憶しておき、それを基準として、観測値を評価するようにするとよい(以下の例で同じ)。
2.連結配管屈曲による微弱発光の検出の説明(主に図4)
図4は本実施の形態の半導体集積回路装置の製造方法において使用する他のプラズマCVD装置の正面模式断面図である。この例は、反応室52の下部側方にリモートプラズマ生成室51との連結配管61があり、この連結配管61が屈曲している点に特徴がある。リモートプラズマ生成室51が反応室52の下部側方にある場合は、セクション1と相違して、光検知器57を斜め下方に向けて、リモートプラズマ生成室51からの漏れ光を避けることが困難である。したがって、この場合は連結配管61を屈曲させて、直接に漏れ光が光検知器57に入らないようにすることが有効である。この場合は、光検知器57を直接、連結配管61の出口に向けない他の方位で、図2のようなスペクトル・モードになるところを見つける必要がある。
また、連結配管61の内壁に反射防止膜または吸光材層を形成すると有効である。反射防止膜または吸光材層としては、たとえばフッ素コーティング、熱可塑性ポリイミド等が使用可能である。
3.遮蔽板による微弱発光の検出の説明(主に図5)
図5は本実施の形態の半導体集積回路装置の製造方法において使用する更にその他のプラズマCVD装置の正面模式断面図である。この例は、反応室52の上方からの漏れ光を遮る遮蔽版62(たとえばアルミナセラミックス等)を設けたところに特徴がある。これは、セクション1,2のように、光検知器57調整しても、図2のようなスペクトル・モードになるところを見つけることができない場合に有効である。
4.素子分離工程に適用したプロセスの説明(主に図6から10)
図6から図10により、STI(Shallow Trench Isolation)型の素子分離工程の素子分離溝埋め込み工程に適用したプロセスの説明を行う。この素子分離溝埋め込み工程はHDP-CVD法(High Density Plasma CVD)によって実施される。プラズマ炉としては、図1に説明した枚葉式のICP型の高密度プラズマCVD炉を用いる。この方式では一般に0.27Paから1.3Pa程度の真空領域が用いられる。反応ガスは一般にモノシランである。
このHDP-CVDの装置運用手順を図6により説明する。まず、最初に装置のクリーン度を所定のレベルまで引き上げるためプリクリーニング工程31(被処理ウエハがない状態で)を実行する。次に処理室52の内面やその他部分に酸化膜を堆積するプリコート工程32(被処理ウエハがない状態で)を実行する。続いて、ウエハ1(第1のウエハ)を処理室52のウエハ・ステージ54にセットした状態で成膜処理33を実行する。成膜が完了するとウエハ1を処理室52の外に排出する。その後、処理室52の中に被処理ウエハがない状態で、リモート・プラズマ・クリーニング工程34を実行する。その後、先と同様にウエハ1(第2のウエハ)を処理室52のウエハ・ステージ54にセットした状態で先と同じ成膜処理33を実行する。その後は、所定のロットに属するウエハ全体の処理が完了するまで、リモート・プラズマ・クリーニング工程34および成膜処理33を繰り返す(成膜・クリーニング循環工程)。所定のロットに属するウエハ全体の処理が完了すると、次のロットを処理する前に、プリクリーニング工程31およびプリコート工程32を実行して、成膜・クリーニング循環工程に入る。なお、条件によっては、プリクリーニング工程31およびプリコート工程32の実行順序を逆にしてもよい(図15参照)。
図6の成膜工程33を図7から10により詳しく説明する。図7は素子分離溝形成工程のデバイス断面図である。窒化シリコン膜2を対ドライエッチングマスクとしてシリコン・ウエハ(基板)1に素子分離溝3が形成される。
図8は素子分離溝埋め込み工程を示す。先の素子分離溝3がCVDシリコン酸化膜4により、埋め込まれている(CVDプロセス1;HDP-CVD-1)。
図9はCMP工程完了時のデバイス断面図である。ここでは素子分離溝3外のCVDシリコン酸化膜4が除去されている。
図10は窒化シリコン膜除去工程を示す。ここでは、ウエット・エッチングによって、窒化シリコン膜2が除去される。
5.アルミニウム配線工程に適用したプロセスの説明(主に図11から14)
セクション4で説明したクリーニング終点検出手法およびHDP-CVDの装置運用手順(図6)は、ほぼ同様にアルミニウム配線工程のILD膜(Inter-Layer Dielectric)形成のためのHDP-CVD等に適用できる。
図11から図14によりILD膜形成工程を説明する。図11はアルミニウム配線パターニング工程のデバイス断面図である。下層のILD膜19上に形成されたアルミニウム配線は中間のアルミニウム合金層5と上下のTiN等のバリア・メタル層6からなる。一般に、アルミニウム配線パターニングはレジスト膜を対エッチング・マスクとしてドライ・エッチングで行われる。
図12はHDP-CVD膜14の成膜(CVDプロセス2;HDP-CVD-2)の完了の状態を示す。その上に、図13に示すようにTEOS(Tetraethyl-orthosilicate)を用いたプラズマCVDシリコン酸化膜、すなわちP-TEOS SIO2膜7が形成される(CVDプロセス3;P-TEOS-1)。その後、CMPによる平坦化処理が施される。更に、CMP処理の後に50から100nm程度の薄いP-TEOS SIO2膜等が形成されることもある(CVDプロセス4;P-TEOS-2)。なお、これらのCVDプロセスにも、先と同様なクリーニング終点検出手法および装置運用手順(図6)が適用できる。図14は層間CMPプロセス完了時のデバイス断面図である。
P-TEOSプロセスは一般に図1に示した炉と類似するが若干形式の異なった枚葉プラズマ炉(高密度型ではない)を用いて行われる。用いられる圧力領域は一般に67Paから2000Paである。
6.プリ・メタル工程に適用したプロセスの説明(主に図15から19)
図15から図19により、プリ・メタル絶縁膜形成工程のNSG膜(Non-Doped silicate glass film)すなわちノン・ドープ・シリコン酸化膜の形成を大気圧(Atmospheric)すなわち1.0X10Pa前後、または準大気圧(Sub-Atmospheric)下で(約2,700Paから80,000Pa)のオゾンおよびTEOS(Tetraethyl-orthosilicate)を用いた熱CVD(Thermal CVD)により実行する場合について説明する(いわゆるオゾンTEOSシリコン酸化膜)。この場合の真空排気系は一般に単一ポンプ構成でメカニカル・ドライポンプをメインポンプとしている。一般に、大気圧下のものをAP-CVD(Atmospheric CVD)と呼び、準大気圧のものをSA-CVD(Sub-Atmospheric CVD)と呼ぶ。前者には一般にバッチ炉が、後者には図1に説明したものに類似した(プラズマ炉ではないが)枚葉炉が使用される。以下の説明は枚葉炉の場合を具体的に説明する。
図15に先の図6と同様な装置運用手順の一例を示す。先の図とは、プリコート41とプリクリーニング42の順序が逆であるが、成膜工程43とクリーニング工程44は詳細条件以外は、ほぼ同様である。前処理の順序等はプロセスや装置の特性によって、適宜変更すればよいので、説明の繰り返しは避ける。以下図16から図19により、プロセスの詳細を説明する。
図16はゲート電極パターン関係時のデバイス略断面図である。ゲート電極部分9とその周りの基板1の第1の主面(デバイス面)にソース又はドレイン領域8が形成されている。
図17はNSG−CVD膜10を形成した後の断面構造である(CVDプロセス5;O3-TEOS-1)。図18はその上に同様の熱CVDによりBPSG膜11(Borophosphosilicate Glass Film)を形成したときのデバイス断面である(CVDプロセス6;O3-TEOS-2)。この場合、プロセスガスは一般にTMP(Trimethylphosphite),TEPO(Triethylphosphate),TMB(trimethylborate),TEB(Triethylborate)等が使用される。図19は更にその上に先と同様のP-TEOS SIO2膜12を形成(CVDプロセス7;P-TEOS-3)した後、プリ・メタル絶縁膜13に対するCMP完了時のデバイス断面を示す。
7.対象デバイスの例示的な断面構造の説明(主に図20)
図20はセクション4から6に説明したプロセスおよび手法を適用して製造された4層アルミニウム配線を有するMOSまたはMIS型の半導体集積回路装置の一例を示す断面図である。アルミニウム配線間はTiN等からなるバリア・メタル層16で囲まれたタングステン・プラグ15によって接続されている。最上層の膜17はプラズマ・シリコン・ナイトライド等からなるファイナル・パッシベーション膜(CVDプロセス8;P-SiN-1)である。
8.各CVDプロセスに対する終点検出等の適用
セクション1に説明したクリーニング終点検出手順は、CVDプロセス1から8に適用できる。その際の装置の前処理は、CVDプロセス1から2については、セクション4の図6に説明したものに相当するものとなり、CVDプロセス3から8については、セクション6の図15に説明したものに相当するものとなる。なお、この装置前処理は、ロット(たとえば25枚とか12枚等)ごとに行っているが、量産上のロット単位にかかわらず、適切な枚数ごと(変動数、不定数を含む)に実施するようにしてもよい。
また、プロセスの安定度が確保できる場合には、通常の反応室クリーニングを毎ウエハ処理ごとに行うことは必ずしも必須ではない。プロセスの安定度に基づいて、枚葉処理については、1枚ごと、2枚ごと、3枚ごと、4枚から12枚の適切な枚数ごと、またはロットごとに行うようにしてもよい。
9.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態ではシリコン酸化膜のCVDプロセスを主体に説明したが、本発明はそれに限定されるものではなく、SiNその他の絶縁膜、タングステンその他のメタル膜、チタン・ナイトライドその他のメタル窒化物膜、酸化ルテニウムその他のメタル酸化膜等のCVDプロセスへも適用できることは言うまでもない。
また、プラズマ炉の形式については、ICP型(Inductively Coupled Plasma furnace)の枚葉炉(Single Wafer Processing Furnace)を例にとり詳しく説明したが、本発明はそれに限定されるものではなく、サイクロトロン型や平行平板型のものにも適用できることは言うまでもない。また、非プラズマで成膜を行う熱CVD炉やバッチ方式のCVD炉にも適用できることは言うまでもない。
本実施の形態の半導体集積回路装置の製造方法において使用するプラズマCVD装置の正面模式断面図である。 本実施の形態の半導体集積回路装置の製造方法において使用するプラズマCVD装置からの発光の分布の一例を示す測定図である。 本実施の形態の半導体集積回路装置の製造方法において使用するプラズマCVD装置からの発光によるクリーニング終点検出の原理を示す測定図である。 本実施の形態の半導体集積回路装置の製造方法において使用する他のプラズマCVD装置の正面模式断面図である。 本実施の形態の半導体集積回路装置の製造方法において使用する更にその他のプラズマCVD装置の正面模式断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例を示す装置処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例である素子分離工程の内の素子分離溝形成工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例である素子分離工程の内の素子分離溝埋め込み工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例である素子分離工程の内の素子分離CMP工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例である素子分離工程の内の窒化シリコン素子分離パターニング膜除去工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例であるアルミニウム配線工程の内の配線パターン形成工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例であるアルミニウム配線工程の内の配線パターン埋め込み工程1を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例であるアルミニウム配線工程の内の配線パターン埋め込み工程2を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いるプラズマCVDプロセスの一例であるアルミニウム配線工程の内の配線層間絶縁膜CMP工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いる熱CVDプロセスの一例を示す装置処理フロー図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いる熱CVDプロセスの一例であるゲート形成・プリメタル工程の内のゲート形成工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いる熱CVDプロセスの一例であるゲート形成・プリメタル工程の内のゲート上NSG膜形成工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いる熱CVDプロセスの一例であるゲート形成・プリメタル工程の内のゲート上BPSG膜形成工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法に用いる熱CVDプロセスの一例であるゲート形成・プリメタル工程の内のCMP工程を表すデバイス断面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法によって製造されたデバイスの一例を示すデバイス断面図である。
符号の説明
1 ウエハ
51 リモート・プラズマ発生室
52 ウエハ処理室
53 第1のプラズマ励起システム
55 プラズマCVD装置
57 光検知器
65 第2のプラズマ励起システム

Claims (14)

  1. 以下の工程を含む半導体集積回路装置の製造方法:
    (a)第1のプラズマ励起システムを有するプラズマCVD装置のウエハ処理室内に、第1のウエハを導入する工程;
    (b)前記ウエハ処理室内に導入された前記第1のウエハに対して、前記第1のプラズマ励起システムによって、プラズマ励起することによってプラズマCVD処理を実行する工程;
    (c)前記工程(b)の後、前記第1のウエハを前記ウエハ処理室内から外部に排出する工程;
    (d)前記工程(c)の後、前記ウエハ処理室に対して、リモート・プラズマ・クリーニングを実行する工程;
    (e)前記リモート・プラズマ・クリーニングが実行された前記ウエハ処理室内に、第2のウエハを導入する工程;
    (f)前記ウエハ処理室内に導入された前記第2のウエハに対して、前記第1のプラズマ励起システムによって、プラズマ励起することによって前記プラズマCVD処理を実行する工程、
    ここで、前記工程(d)は以下の下位工程を含む:
    (d1)前記ウエハ処理室の上方に設けられたリモート・プラズマ発生室において、第2のプラズマ励起システムによりクリーニングガスをプラズマ励起して、励起された前記クリーニングガスを前記ウエハ処理室内に移送する工程;
    (d2)前記ウエハ処理室内がプラズマ励起されていない状態下で、前記ウエハ処理室内の発光を、指向性を有する光検知器によりモニタすることによって、前記リモート・プラズマ・クリーニングの終点を検出する工程;
    (d3)前記下位工程(d2)の結果に基づいて、前記リモート・プラズマ・クリーニングを終了させる工程
    更にここで、前記光検知器は前記リモート・プラズマ発生室からの発光を実質的に検知しない方向に向けられている
  2. 請求項1の半導体集積回路装置の製造方法において、前記光検知器は水平よりも下方を向いている
  3. 請求項1の半導体集積回路装置の製造方法において、前記光検知器は水平よりも10度以上、下方を向いている。
  4. 請求項1の半導体集積回路装置の製造方法において、前記光検知器は水平よりも1度以上、下方を向いている。
  5. 請求項1の半導体集積回路装置の製造方法において、前記光検知器は水平よりも20度以上、下方を向いている。
  6. 請求項1の半導体集積回路装置の製造方法において、前記ウエハ処理室内には、前記リモート・プラズマ発生室からの発光が実質的に前記光検知器に入らないように、光遮蔽板が設けられている
  7. 請求項1の半導体集積回路装置の製造方法において、前記光検知器による発光のモニタは、前記前記ウエハ処理室のクリーニングが完了した状態の発光を基準として、行われる
  8. 以下の工程を含む半導体集積回路装置の製造方法:
    (a)熱CVD装置のウエハ処理室内に、第1のウエハを導入する工程;
    (b)前記ウエハ処理室内に導入された前記第1のウエハに対して、熱CVD処理を実行する工程;
    (c)前記工程(b)の後、前記第1のウエハを前記ウエハ処理室内から外部に排出する工程;
    (d)前記工程(c)の後、前記ウエハ処理室に対して、リモート・プラズマ・クリーニングを実行する工程;
    (e)前記リモート・プラズマ・クリーニングが実行された前記ウエハ処理室内に、第2のウエハを導入する工程;
    (f)前記ウエハ処理室内に導入された前記第2のウエハに対して、前記熱CVD処理を実行する工程、
    ここで、前記工程(d)は以下の下位工程を含む:
    (d1)前記ウエハ処理室の上方に設けられたリモート・プラズマ発生室において、第2のプラズマ励起システムによりクリーニングガスをプラズマ励起して、励起された前記クリーニングガスを前記ウエハ処理室内に移送する工程;
    (d2)前記ウエハ処理室内がプラズマ励起されていない状態下で、前記ウエハ処理室内の発光を、指向性を有する光検知器によりモニタすることによって、前記リモート・プラズマ・クリーニングの終点を検出する工程;
    (d3)前記下位工程(d2)の結果に基づいて、前記リモート・プラズマ・クリーニングを終了させる工程、
    更にここで、前記光検知器は前記リモート・プラズマ発生室からの発光を実質的に検知しない方向に向けられている
  9. 請求項8の半導体集積回路装置の製造方法において、前記光検知器は水平よりも下方を向いている
  10. 請求項8の半導体集積回路装置の製造方法において、前記光検知器は水平よりも10度以上、下方を向いている
  11. 請求項8の半導体集積回路装置の製造方法において、前記光検知器は水平よりも15度以上、下方を向いている
  12. 請求項8の半導体集積回路装置の製造方法において、前記光検知器は水平よりも20度以上、下方を向いている
  13. 請求項8の半導体集積回路装置の製造方法において、前記ウエハ処理室内には、前記リモート・プラズマ発生室からの発光が実質的に前記光検知器に入らないように、光遮蔽板が設けられている
  14. 請求項8の半導体集積回路装置の製造方法において、前記光検知器による発光のモニタは、前記前記ウエハ処理室のクリーニングが完了した状態の発光を基準として、行われる
JP2007198233A 2007-07-31 2007-07-31 半導体集積回路装置の製造方法 Expired - Fee Related JP5236225B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007198233A JP5236225B2 (ja) 2007-07-31 2007-07-31 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007198233A JP5236225B2 (ja) 2007-07-31 2007-07-31 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009033073A JP2009033073A (ja) 2009-02-12
JP5236225B2 true JP5236225B2 (ja) 2013-07-17

Family

ID=40403222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007198233A Expired - Fee Related JP5236225B2 (ja) 2007-07-31 2007-07-31 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5236225B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223605A (ja) * 1997-02-05 1998-08-21 Kawasaki Steel Corp エッチング方法
JP2000323467A (ja) * 1999-05-11 2000-11-24 Nippon Asm Kk 遠隔プラズマ放電室を有する半導体処理装置
JP2003086576A (ja) * 2001-09-11 2003-03-20 Hitachi Kokusai Electric Inc 基板処理装置
US6878214B2 (en) * 2002-01-24 2005-04-12 Applied Materials, Inc. Process endpoint detection in processing chambers
JP2003264186A (ja) * 2002-03-11 2003-09-19 Asm Japan Kk Cvd装置処理室のクリーニング方法
JP2005064037A (ja) * 2003-08-12 2005-03-10 Shibaura Mechatronics Corp プラズマ処理装置及びアッシング方法
JP2006066552A (ja) * 2004-08-25 2006-03-09 Renesas Technology Corp 周波数測定装置、プラズマ処理装置及びプラズマ処理方法
US7534469B2 (en) * 2005-03-31 2009-05-19 Asm Japan K.K. Semiconductor-processing apparatus provided with self-cleaning device

Also Published As

Publication number Publication date
JP2009033073A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
JP5281766B2 (ja) 半導体集積回路装置の製造方法
TWI390592B (zh) 利用二氧化碳以進行基板灰化之方法及裝置
US7279427B2 (en) Damage-free ashing process and system for post low-k etch
US7815812B2 (en) Method for controlling a process for fabricating integrated devices
US7201174B2 (en) Processing apparatus and cleaning method
JP2005033173A (ja) 半導体集積回路装置の製造方法
US20110133313A1 (en) Hardmask materials
JP2005236293A (ja) Cvdチャンバクリーニング装置及び方法
US6562734B2 (en) Method of filling gaps on a semiconductor wafer
US6815332B2 (en) Method for forming integrated dielectric layers
TWI283450B (en) Process endpoint detection in processing chambers
EP1174914A2 (en) Semiconductor device and semiconductor device manufacturing method
JP5236225B2 (ja) 半導体集積回路装置の製造方法
US10636686B2 (en) Method monitoring chamber drift
JP5525087B2 (ja) 半導体集積回路装置の製造方法
JP3601988B2 (ja) 絶縁膜の形成方法
JP2006086325A (ja) クリーニングの終点検出方法
TW202338322A (zh) 用於處理基板的方法及設備
RU2523064C1 (ru) Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски
Dineshan et al. BEOL Dielectric Film Delamination Reliability Improvement by Eliminating Silicon-Rich Interface
TW202314807A (zh) 完全自對準通孔整合處理
JP2004079609A (ja) 半導体装置の製造方法
KR100781048B1 (ko) 반도체 소자의 층간 절연막 형성방법
TW202301438A (zh) 具有平坦頂部輪廓的間隔物圖案化製程
KR20070047415A (ko) 기판 가공 공정의 종점 검출 방법 및 이를 수행하기 위한장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees