TWI689995B - 被處理體之處理方法 - Google Patents

被處理體之處理方法 Download PDF

Info

Publication number
TWI689995B
TWI689995B TW105111719A TW105111719A TWI689995B TW I689995 B TWI689995 B TW I689995B TW 105111719 A TW105111719 A TW 105111719A TW 105111719 A TW105111719 A TW 105111719A TW I689995 B TWI689995 B TW I689995B
Authority
TW
Taiwan
Prior art keywords
gas
plasma
processing
processed
processing container
Prior art date
Application number
TW105111719A
Other languages
English (en)
Other versions
TW201705310A (zh
Inventor
木原嘉英
大石智之
久松亨
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201705310A publication Critical patent/TW201705310A/zh
Application granted granted Critical
Publication of TWI689995B publication Critical patent/TWI689995B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Electromagnetism (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明旨在提供一種被處理體之處理方法。 依本發明一實施形態之被處理體的處理方法，包含下列製程：將含有含矽氣體之第1氣體供給至收容有被處理體之處理容器內的第1製程、於執行第1製程後，在處理容器內產生稀有氣體之電漿之第2製程、於執行第2製程後，在處理容器內產生含有氧氣之第2氣體之電漿的第3製程、及於執行第3製程後，在處理容器內產生稀有氣體之電漿之第4製程。此方法藉反覆執行包含第1~第4製程之程序，而形成矽氧化膜。又，在此方法中，在第2製程、第3製程及第4製程中之至少任一製程中，對電容耦合型電漿處理裝置之上部電極施加負直流電壓。

Description

被處理體之處理方法
本發明之實施形態係有關於一種被處理體之處理方法。
在半導體元件這種電子元件的製造過程中，有使用電漿處理裝置來進行被處理體之電漿處理的情形。在電漿處理中，要求抑制可能為製品缺陷之主要原因的粒子之產生。
粒子可從劃定產生電漿之處理空間的電漿處理裝置之內壁面產生。用以抑制粒子從內壁面產生的1個對策是定期更換提供內壁面之構件。又，用以抑制粒子從內壁面產生之另一對策係於執行被處理體之電漿處理前，於內壁面形成被膜。後者、即於執行被處理體之電漿處理前於內壁面形成被膜的技術記載於例如下述專利文獻1~3。
此外，電漿處理之一種有電漿蝕刻。電漿蝕刻係為了將設於被蝕刻層上之遮罩的圖形轉印至該被蝕刻層而進行。遮罩一般係使用光阻遮罩。光阻遮罩以光蝕刻技術形成。因而，形成於被蝕刻層之圖形的限度尺寸取決於以光蝕刻技術形成之光阻遮罩的解析度。然而，光阻遮罩之解析度有限度、即解析限度。
另一方面，對電子元件之高積體化的要求日益增高，而要求形成小於光阻遮罩之解析限度的尺寸之圖形。因此，如專利文獻4所記載，提出了一種技術，該技術係於光阻遮罩上形成矽氧化膜，藉此，調整該光阻遮罩之尺寸，而縮小以該光阻遮罩提供之開口寬度。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利公開公報2014-53644號 [專利文獻2]美國專利說明書第7204913號 [專利文獻3]日本專利公開公報2007-165479號 [專利文獻4]日本專利公開公報2011-82560號
[發明欲解決的問題] 在如上述使用已調整尺寸之遮罩來進行之電漿蝕刻中，也需抑制粒子之產生。因而，要求於電漿處理裝置之內壁面設被膜。又，也要求不是將此種被膜形成於內壁面全區域，而是於內壁面選擇性地形成該被膜。再者，也要求避免被處理體之處理所需的時間因被膜之形成而增加。即，也要求抑制產量之降低。
因而，在包含遮罩之尺寸調整的被處理體之處理中，需於電漿處理裝置之內壁面選擇性地形成被膜，且需抑制產量之降低。 [解決課題之手段]
在一態樣中，提供使用電容耦合型電漿裝置來處理被處理體之方法。被處理體具有遮罩。電漿處理裝置具有處理容器、載置台及上部電極。處理容器構造成提供處理空間。載置台構造成可於其上載置被處理體，且具有下部電極。上部電極具有頂板。頂板為矽製，隔著處理容器內之處理空間面向載置台。此方法包含下列製程：(a)第1製程，其將含有含矽氣體之第1氣體供給至收容有被處理體之處理容器內；(b)第2製程，其於執行第1製程後，在處理容器內產生稀有氣體之電漿；(c)第3製程，其於執行第2製程後，在處理容器內產生含有氧氣之第2氣體之電漿；(d)第4製程，其於執行第3製程後，在該處理容器內產生稀有氣體之電漿。此方法藉反覆執行包含第1~第4製程之程序，而形成矽氧化膜。又，在此方法中，在第2製程、第3製程及第4製程中之至少任一製程中，對上部電極施加負直流電壓。
在一態樣之被處理體的處理方法中，在程序中之第1製程中，含有矽之前驅物形成於被處理體上，前驅物在該程序中之第3製程氧化。因而，根據此方法，具有照程序之反覆次數的膜厚之矽氧化膜形成於被處理體上。藉此，可調整遮罩之尺寸。又，該矽氧化膜也形成於劃定電漿處理裝置之處理空間的內壁面。惟，形成於頂板之表面的膜、即含矽膜或矽氧化膜藉以對上部電極施加之負直流電壓使正離子撞擊該膜而去除。因而，根據此方法，可於劃定處理空間之內壁面全區域中頂板以外之區域選擇性地形成矽氧化膜作為被膜。再者，由於在此方法中，於執行用以調整遮罩尺寸之程序時，於內壁面形成被膜，故亦可抑制產量之降低。
再者，在上述方法中，在第1製程與第3製程之第2製程中，前驅物表面之結合可藉稀有氣體原子的活性物種而活化。又，在第4製程中，可活化矽氧化膜之表面的結合。藉此，可解決矽氧化膜中之Si-O的網狀結構之缺氧。因而，形成之矽氧化膜可緻密化且具高密度。藉此，即使為具有提供高長寬比之開口的遮罩之被處理體，亦可於該被處理體之表面上形成具有高同平面均一性及保形被覆性的矽氧化膜。即，可減低形成於被處理體表面上之矽氧化膜的膜厚之偏差。此外，保形被覆性係指遮罩頂面上之矽氧化膜的膜厚、沿著劃定開口之遮罩的側面之矽氧化膜的膜厚(寬度)、及開口之底面上的矽氧化膜之膜厚的彼此之差異小。
在一實施形態中，含矽氣體亦可為矽氮烷氣體。在此實施形態中，亦可不在第1製程中產生電漿。
在一實施形態中，含矽氣體亦可為鹵化矽氣體，在此實施形態之第1製程中，產生第1氣體之電漿。由於鹵化矽氣體、例如SiCl4 氣體、SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體在常溫呈氣化狀態，故可在不使用專用氣化器下，使前驅物沉積於被處理體上及電漿處理裝置之內壁面。
在一實施形態中，依序連續執行第1製程、第2製程、第3製程及第4製程，經過第1製程、第2製程、第3製程及第4製程後，產生稀有氣體之電漿。根據此實施形態，不需在第1製程與第3製程之間、第3製程與下個第1製程之間，另外進行處理容器內之空間的驅氣。又，亦可省略用以使電漿穩定化之期間。因而，可更改善產量。
在一實施形態中，在第4製程中供給至處理容器內之稀有氣體的流量設定為大於在第3製程中供給至處理容器內之稀有氣體的流量。在此實施形態中，可從處理容器內之空間高速排出在第3製程中所使用之氧氣。因而，可更改善產量。此外，在第4製程中供給至處理容器內之稀有氣體的流量亦可設定為在第3製程中供給至處理容器內之稀有氣體的流量之5倍以上的流量。藉在第4製程中使用此流量之稀有氣體，可從處理容器內更高速地排出在第3製程中所使用之氧氣。
在一實施形態之第1製程中，亦可設定高壓低電力之條件，該高壓低電力之條件係處理容器內之壓力為13.33Pa以上的壓力且產生電漿用高頻電源之電力為100W以下。藉在此種高壓且低電力之條件下產生電漿，可抑制產生過多的鹵元素之活性物種。藉此，可抑制遮罩之損傷及/或已形成之矽氧化膜的損傷。又，可減低因被處理體上之位置引起的矽氧化膜之膜厚的偏差。再者，存在遮罩設置密集之區域及設置稀疏之區域時，即，遮罩之圖形有疏密時，可減低形成於兩個區域之矽氧化膜的膜厚差異。
又，在一實施形態之第1製程中，不將引入離子用射頻偏壓供給至下部電極。根據此實施形態，對凹凸部之遮罩形狀可更提高分別形成於遮罩之頂面及側面、以及該遮罩之基底的表面之矽氧化膜的膜厚之均一性。
在一實施形態中，被處理體亦可更具有有機膜，該遮罩亦可設於該有機膜上。此實施形態之被處理體的處理方法更可包含下列製程：以在處理容器內產生之電漿將矽氧化膜蝕刻成留下沿著遮罩之側壁形成之矽氧化膜的部分區域；以在處理容器內產生之電漿蝕刻有機膜。根據此方法，由於於電漿處理裝置之內壁面形成有被膜，故可抑制因蝕刻有機膜之際產生的電漿引起之內壁面的粒子之產生。
在一實施形態中，被處理體更具有矽氧化膜亦即被蝕刻層，有機膜設於該被蝕刻層上。此實施形態之被處理體的處理方法可更包含下列製程：於執行蝕刻有機膜之該製程後，以在處理容器內產生之電漿，蝕刻被蝕刻層。根據此實施形態，於蝕刻被蝕刻層時，也可去除形成於電漿處理裝置之內壁面的矽氧化膜。
在一實施形態中，被處理體更具有設於有機膜上之含矽防止反射膜，遮罩為設於防止反射膜上之光阻遮罩。此實施形態之被處理體的處理方法亦可更包含下列製程：於執行蝕刻矽氧化膜之該製程後，且於執行蝕刻有機膜之該製程前，以在處理容器內產生之電漿蝕刻防止反射膜。
一實施形態之被處理體的處理方法亦可更包含下列製程：在反覆執行包含第1~第4製程之程序前，在處理容器內使電漿產生，對上部電極施加負直流電壓，藉此，對遮罩照射二次電子。根據此實施形態，可改質光阻遮罩，抑制後續之製程引起的光阻遮罩之損傷。
一實施形態之被處理體的處理方法亦可更包含下列製程：在反覆執行包含第1~第4製程之程序前，以在處理容器內產生之電漿，蝕刻其上具有光阻遮罩之防止反射膜，且由該防止反射膜形成遮罩。
一實施形態之被處理體的處理方法亦可更包含下列製程：於執行蝕刻防止反射膜之該製程前，在處理容器內使電漿產生，對上部電極施加負直流電壓，藉此，對光阻遮罩照射二次電子。根據此實施形態，可改質光阻遮罩，抑制後續之製程引起的光阻遮罩之損傷。
一實施形態之被處理體的處理方法亦可更包含下列製程：於執行蝕刻防止反射膜之該製程後，且於反覆執行包含第1~第4製程之程序前，於被處理體上形成氧化矽製保護膜。根據此實施形態，可保護有機膜避掉在第3製程所產生之氧氣電漿。 [發明的功效]
如以上所說明，在包含遮罩之尺寸調整的被處理體之處理中，可於電漿處理裝置之內壁面選擇性地形成被膜，並且可抑制產量之降低。
[用以實施發明之形態] 以下，參照圖式，就各種實施形態詳細地說明。此外，在各圖式中，對同一或相當之部分附上同一符號。
圖1係顯示一實施形態的被處理體之處理方法的流程圖。圖1所示之被處理體的處理方法MTA係包含調整被處理體(以下有稱為「晶圓W」之情形)之光阻遮罩的尺寸以縮小該光阻遮罩之開口寬度。一實施形態之被處理體的處理方法MTA可使用單一個電漿處理裝置執行一連串之製程。
圖2係顯示電漿處理裝置之一例的圖。於圖2概略地顯示可在被處理體之處理方法的各種實施形態利用之電漿處理裝置10的截面構造。圖2所示之電漿處理裝置10為電容耦合型電漿蝕刻裝置。電漿處理裝置10具有處理容器12。處理容器12呈大約圓筒形。處理容器12由例如鋁構成。又，對處理容器12之內壁面、即劃定該處理容器12之內部空間的壁面施行了陽極氧化處理。再者，處理容器12之內壁面可包含由氧化釔這種陶瓷材料構成之披覆層。又，於處理容器12之側壁12s設有晶圓W之搬入搬出口12g。此搬入搬出口12g可以閘閥54開關。此處理容器12並做了接地保護。
於處理容器12內設有載置台PD。載置台PD在其頂面保持晶圓W。載置台PD具有支撐部14、下部電極LE、及靜電吸盤ESC。支撐部14呈大約圓筒形，由石英這種絕緣材料構成。支撐部14在處理容器12內，從處理容器12之底部往鉛直方向延伸。此支撐部14支撐下部電極LE及靜電吸盤ESC。
下部電極LE具有第1極板18a及第2極板18b。第1極板18a及第2極板18b由例如鋁此種金屬構成，呈大約圓盤狀。第2極板18b設於第1極板18a上，並電性連接於第1極板18a。
於第2極板18b上設有靜電吸盤ESC。靜電吸盤ESC具有導電膜亦即電極配置於一對絕緣層或絕緣片之間的構造。直流電源22藉由開關23電性連接於靜電吸盤ESC之電極。此靜電吸盤ESC以藉來自直流電源22之直流電壓產生的庫侖力等靜電力吸附晶圓W。藉此，靜電吸盤ESC可保持晶圓W。
對焦環FR於第2極板18b之周緣部上配置成包圍晶圓W之邊緣及靜電吸盤ESC。對焦環FR係為了提高電漿處理之均一性而設。對焦環FR由按電漿處理適宜選擇之材料構成，例如可由石英構成。
於第2極板18b之內部設有冷媒流路24。冷媒流路24構成溫度調節機構。從設於處理容器12之外部的冷卻單元藉由配管26a將冷媒供給至冷媒流路24。供給至冷媒流路24之冷媒藉由配管26b返回冷卻單元。如此，可將冷媒循環地供給至冷媒流路24。藉控制此冷媒之溫度，可控制以靜電吸盤ESC支撐之晶圓W的溫度。
又，於電漿處理裝置10設有氣體供給管路28。氣體供給管路28將來自傳熱氣體供給機構之傳熱氣體、例如He氣體供給至靜電吸盤ESC之頂面與晶圓W的背面之間。
又，於電漿處理裝置10設有加熱元件亦即加熱器HT。加熱器HT埋置於例如第2極板18b內。於加熱器HT連接有加熱器電源HP。藉從加熱器電源HP將電力供給至加熱器HT，可調整載置台PD之溫度，而可調整載置於該載置台PD上之晶圓W的溫度。此外，加熱器HT亦可裝設於靜電吸盤ESC內。
又，電漿處理裝置10具有上部電極30。上部電極30在載置台PD之上方，與該載置台PD對向配置。下部電極LE與上部電極30設成彼此大約平行。
上部電極30藉由絕緣性遮蔽構件32支撐於處理容器12之上部。絕緣性遮蔽構件32由絕緣材料構成，例如可由石英構成。上部電極30包含頂板34及電極支撐體36。頂板34面向處理空間S，並於該頂板34設有複數之氣體吐出孔34a。此頂板34由矽構成。
電極支撐體36將頂板34支撐成裝卸自如，可由例如鋁此種導電性材料構成。此電極支撐體36可具有水冷構造。於電極支撐體36之內部設有氣體擴散室36a。連通氣體吐出孔34a之複數的氣體傳導孔36b從此氣體擴散室36a延伸至下方。又，於電極支撐體36形成有將處理氣體引導至氣體擴散室36a之氣體導入口36c，並於此氣體導入口36c連接有氣體供給管38。
於氣體供給管38藉由閥群42及流量控制器群44連接有氣體源群40。氣體源群40具有複數之氣體源。複數之氣體源可包含含矽氣體氣體源、氧氣氣體源、氮氣氣體源、氟碳氣體源、稀有氣體氣體源、及惰性氣體氣體源。在一實施形態中，含矽氣體為矽氮烷氣體。又，在另一實施形態中，含矽氣體為鹵化矽氣體。鹵化矽氣體可使用例如SiCl4 氣體。又，鹵化矽氣體亦可使用SiBr4 氣體、SiF4 氣體或SiH2 C12 氣體。又，氟碳氣體可使用CF4 氣體、C4 F6 氣體、C4 F8 氣體這些任意氟碳氣體。又，稀有氣體可使用He氣體、Ne氣體、Ar氣體、Kr氣體這些任意稀有氣體。又，惰性氣體並不限，可使用氮氣。
閥群42具有複數之閥，流量控制器群44具有質量流量控制器這些複數之流量控制器。氣體源群40之複數氣體源分別藉由閥群42之對應閥及流量控制器群44之對應流量控制器，連接於氣體供給管38。因而，電漿處理裝置10可將氣體源群40之複數的氣體源中所選擇之1個以上的氣體源之氣體以經個別調整之流量供給至處理容器12內。
於處理容器12內且也是支撐部14與處理容器12的側壁12s之間設有排氣板48。排氣板48可藉於鋁材被覆氧化釔等陶瓷構成。於此排氣板48形成有許多貫穿孔。在排氣板48之下方，排氣管52連接於處理容器12之底部。於此排氣管52連接有排氣裝置50。排氣裝置50具有渦輪分子泵等真空泵，而可將處理容器12內之空間減壓至所期之真空度。
又，電漿處理裝置10更具有第1高頻電源62及第2高頻電源64。第1高頻電源62為產生產生電漿用第1射頻的電源，可產生27~100MHz之頻率、在一例中為40MHz之射頻。第1高頻電源62藉由匹配器66連接於上部電極30。匹配器66係用以使第1高頻電源62之輸出阻抗與負載側(上部電極30側)的輸入阻抗匹配之電路。此外，第1高頻電源62亦可藉由匹配器66連接於下部電極LE。
第2高頻電源64為產生用以將離子引入晶圓W之第2射頻、亦即射頻偏壓的電源，可產生400kHz~13.56MHz之範圍內的頻率，在一例中為3.2MHz之射頻偏壓。第2高頻電源64藉由匹配器68連接於下部電極LE。匹配器68係用以使第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗匹配的電路。
又，電漿處理裝置10更具有電源70。電源70連接於上部電極30。電源70對上部電極30施加用以將存在於處理空間S內之正離子引入頂板34的負直流電壓。
執行使用此電漿處理裝置10的電漿處理之際，將來自氣體源群40之複數的氣體源中所選擇之氣體源的氣體供給至處理容器12內。供給至處理容器12內之氣體藉以來自第1高頻電源62之射頻產生的射頻電場激發。藉此，在處理容器12內之處理空間S，產生電漿。此外，處理空間S為在電漿處理裝置10產生電漿之空間，為在排氣板48之上方的處理容器12內之空間。劃定此處理空間S之電漿處理裝置10的內壁面包含處理容器12之側壁12s的內壁面12i、載置台PD之表面、及頂板34之下面34i。當在此種處理空間S產生電漿時，以離子及自由基這種活性物種處理載置於載置台PD上之晶圓W。此外，在電漿處理中需對晶圓W引入離子時，亦可於執行該電漿處理之際，對下部電極LE賦予來自第2高頻電源64之射頻偏壓。又，在電漿處理中需對上部電極30引入正離子時，亦可於執行該電漿處理之際，從電源70對上部電極30施加負直流電壓。
在一實施形態中，電漿處理裝置10可更具有控制部Cnt。此控制部Cnt為具有處理器、記憶部、輸入裝置、顯示裝置等的電腦，可控制電漿處理裝置10之各部。具體而言，控制部Cnt連接於閥群42、流量控制器群44、排氣裝置50、第1高頻電源62、匹配器66、第2高頻電源64、匹配器68、電源70、加熱器電源HP、及冷卻單元。
控制部Cnt根據依據所輸入之配方的程式運作，而送出控制信號。可以來自控制部Cnt之控制信號，控制氣體源群40之氣體的供給、排氣裝置50之排氣、第1高頻電源62及第2高頻電源64之射頻供給、來自電源70之電壓施加、加熱器電源HP之電力供給、冷卻單元之冷媒流量及冷媒溫度。此外，在本說明書中揭示的被處理體之處理方法的各製程可藉以控制部Cnt所作之控制使電漿處理裝置10之各部運作來執行。
再參照圖1，就方法MTA詳細地說明。在以下，就方法MTA之實施使用電漿處理裝置10之例進行說明。又，在以下之說明中，參照圖3~圖8。圖3係概略顯示圖1所示之被處理體的處理方法實施前的被處理體之狀態及電漿處理裝置的狀態之截面圖。圖4及圖6係概略顯示圖1所示之被處理體的處理方法實施的中途階段之被處理體的狀態及電漿處理裝置之狀態的截面圖。圖5係顯示對上部電極施加負直流電壓時之正離子的動態之圖。圖7係概略顯示圖1所示之被處理體的處理方法的實施結束時之被處理體的狀態及電漿處理裝置之狀態的截面圖。圖8係與圖1所示之被處理體的處理方法相關的隨時間變化圖。在圖8中，顯示了鹵化矽氣體之電漿之產生、氧氣電漿之產生、及稀有氣體之電漿之產生、以及驅氣之執行的隨時間變化圖。在圖8之有關電漿的隨時間變化圖中，High位準(在圖中以「H」標示)係表示產生各氣體之電漿，Low位準(在圖中以「L」標示)係表示未產生各氣體之電漿。又，也於圖8顯示了有關驅氣之隨時間變化圖。在有關驅氣之隨時間變化圖中，High位準(在圖中以「H」標示)係表示進行驅氣，Low位準(在圖中以「L」標示)係表示未進行驅氣。
在圖1所示之被處理體的處理方法MTA中，首先，準備圖3(a)所示之晶圓W。晶圓W包含基底區域UR及遮罩MK。基底區域UR為遮罩MK之基底，係包含被蝕刻層之區域。在方法MTA中，此種晶圓W收容於電漿處理裝置10之處理容器12內，並如圖3(b)所示，載置於載置台PD上。
又，在方法MTA中，反覆執行程序SQA。程序SQA包含製程STA1、製程STA2、製程STA3及製程STA4。又，程序SQA更可包含執行驅氣之製程STP1、製程STP2、製程STP3及製程STP4。
如圖1所示，在製程STA1中，將第1氣體供給至處理容器12內。在製程STA1之一實施形態中，第1氣體含有鹵化矽氣體作為含矽氣體，第1氣體含有例如SiCl4 氣體作為鹵化矽氣體。此外，第1氣體亦可含有SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體作為鹵化矽氣體。又，第1氣體可更含有He氣體、Ne氣體、Ar氣體、或Kr氣體此種稀有氣體。
在第1氣體含有鹵化矽作為含矽氣體之實施形態的製程STA1中，如圖8所示，產生第1氣體之電漿。具體而言，在製程STA1中，從氣體源群40之複數的氣體源中所選擇之氣體源將第1氣體(鹵化矽氣體及稀有氣體)供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。藉此，可產生第1氣體之電漿。當在製程STA1中產生第1氣體之電漿時，會產生第1氣體所含之鹵化矽的解離物種這種反應前驅物。所產生之前驅物附著於晶圓W，而如圖4(a)所示，於晶圓W表面上形成含矽膜SF。又，如圖4(b)所示，所產生之前驅物也於處理容器12之內壁面12i、頂板34之下面34i這種電漿處理裝置10的內壁面形成含矽膜SF。
在製程STA1之另一實施形態中，第1氣體含有矽氮烷氣體作為含矽氣體。此實施形態、即第1氣體含有矽氮烷氣體之實施形態在製程STA1中，不產生電漿。在使用含有矽氮烷氣體之第1氣體的實施形態中，也與產生含有鹵化矽氣體之第1氣體之電漿的實施形態同樣地，可於晶圓W之表面上、及電漿處理裝置10之內壁面形成含矽膜SF。
如圖1及圖8所示，在接著之製程STP1，將處理容器12內之空間驅氣。具體而言，將在製程STA1中所供給之第1氣體排出。在製程STP1中，亦可將氮氣此種惰性氣體作為驅氣氣體供給至電漿處理裝置之處理容器12內。即，在製程STP1，執行使惰性氣體流至處理容器12內之氣體驅氣、抽真空所作之驅氣、或氣體驅氣及抽真空所作之驅氣兩者。在此製程STP1中，去除附著過多在晶圓W上之前驅物。
在接著之製程STA2中，在處理容器12內，產生He氣體、Ne氣體、Ar氣體或Kr氣體這種稀有氣體之電漿。具體而言，在製程STA2中，從氣體源群40之複數氣體源中所選擇之氣體源，將稀有氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。進一步，從第1高頻電源62供給射頻。藉此，可產生稀有氣體之電漿。在接著之製程STP2中，與製程STP1同樣地，將處理容器12內之空間驅氣。
在接著之製程STA3中，在處理容器12內，產生含有氧氣之第2氣體之電漿。在一實施形態中，第2氣體除了氧氣外，還含有He氣體、Ne氣體、Ar氣體、或Kr氣體這種稀有氣體，在製程STA3中，如圖8所示，產生氧氣電漿及稀有氣體之電漿。具體而言，在製程STA3中，從氣體源群40之複數氣體源中所選擇之氣體源，將第2氣體供給至處理容器12內。並藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。進一步，從第1高頻電源62供給射頻。又，在一實施形態之製程STA3中，對上部電極30施加來自電源70之負直流電壓。從電源70對上部電極30施加之負直流電壓具有-500V以下的電壓值。
如圖5所示，在製程STA3中，產生第2氣體之電漿。接著，藉對上部電極30施加之負直流電壓，正離子(圖中以用圓圈住之「+」顯示)撞擊形成於頂板34之下面34i的含矽膜SF。藉此，如圖6(b)所示，可去除形成於頂板34之下面34i的含矽膜SF。另一方面，形成於頂板34之下面34i以外的電漿處理裝置10之內壁面、即處理容器12之內壁面12i等的含矽膜SF藉與氧之反應而變質成矽氧化膜SX。又，如圖6(a)所示，晶圓W上之含矽膜SF也變質成矽氧化膜SX。
在接著之製程STP3，與製程STP1及製程STP2同樣地，進行處理容器12內之空間的驅氣。在接著之製程STA4中，與製程STA2同樣地，在處理容器12內，產生稀有氣體之電漿。在接著之製程STP4中，與製程STP1、製程STP2及製程STP3同樣地，進行處理容器12內之空間的驅氣。
在接著之製程STJ中，判定是否結束程序SQA之執行。具體而言，在製程STJ中，判定程序SQA之執行次數是否已達到預定次數。程序SQA之執行次數決定形成於晶圓W之表面及電漿處理裝置10之內壁面的矽氧化膜SX之膜厚。即，以藉1次程序SQA之執行形成的矽氧化膜之膜厚與程序SQA之執行次數的積，實質決定最後形成之矽氧化膜SX的膜厚。因而，可按形成於晶圓W之表面上的矽氧化膜之所期膜厚，設定程序SQA之執行次數。
在製程STJ中，當判定為程序SQA之執行次數未達到預定次數時，便從製程STA1再反覆執行程序SQA。另一方面，當在製程STJ中，判定為程序SQA之執行次數已達到預定次數時，則結束程序SQＡ之執行。藉反覆此種程序SQA，可如圖7(a)所示，於晶圓W之表面上形成具有所期膜厚之矽氧化膜SX。又，如圖7(b)所示，可於電漿處理裝置10之內壁面全區域中頂板34之下面34i以外的區域、即處理容器12之內壁面12i等選擇性地形成矽氧化膜SX作為被膜。
由於此方法MTA可將矽氧化膜SX之膜厚調整為照程序SQA之執行次數的所期膜厚，故可調整遮罩MK之尺寸而將該遮罩MK之開口的寬度調整為所期寬度。又，可於電漿處理裝置10之內壁面全區域中頂板34之下面34i以外的區域選擇性形成矽氧化膜SX。再者，由於可於執行用以調整遮罩尺寸MK之程序SQA時，於電漿處理裝置10之內壁面選擇性形成矽氧化膜SX，故也可抑制產量之降低。
此外，在上述說明中，就在製程STA3中對上部電極30施加來自電源70之負直流電壓的例子作了敘述，來自電源70之負直流電壓可在製程STA2、製程STA3、及製程STA4中至少一製程中，對上部電極30施加。藉此，可選擇性去除在執行程序SQA當中形成於頂板34之下面34i的膜。
又，根據方法MTA，在製程STA1與製程STA3之間的製程STA2，藉稀有氣體原子之活性物種，將含矽膜SF之前驅物表面的結合活化。又，在製程STA4中，將矽氧化膜SX之表面的結合活化。藉此，可解決矽氧化膜SX中之Si-O的網狀結構之缺氧。因而，可使形成之矽氧化膜SX緻密化且具高密度。藉此，即使為具有提供以高長寬比形成之開口的遮罩MK之晶圓W，亦可於該晶圓W之表面上保形形成具有高同平面均一性及保形被覆性的矽氧化膜SX。即，可減低形成於晶圓W之表面上的矽氧化膜SX之膜厚的偏差。
更具體而言，如圖7(a)所示，形成於晶圓W上之矽氧化膜SX包含區域R1、區域R2及區域R3。區域R3為在遮罩MK之側面、即劃定開口OP之側壁面上沿著該側面延伸的區域。區域R1在遮罩MK1之頂面上及區域R3上延伸。又，區域R2在相鄰的區域R3之間且也是基底區域UR的表面上延伸。根據方法MTA，即使為包含具有高長寬比之開口OP的遮罩MK之晶圓W，亦可使區域R1、區域R2、及區域R3各自之矽氧化膜的膜厚T1、T2、T3之差異減低。
在一實施形態之製程STA1中，使用鹵化矽氣體作為前驅物用氣體。鹵化矽氣體、例如SiCl4 氣體、SiBr4 氣體、SiF4 氣體或SiH2 Cl2 氣體在常溫下呈氣化狀態。因而，在一實施形態之製程STA1中，可在不使用具有氣化器之專用成膜裝置下，使含有矽之前驅物在低溫下沉積於晶圓W上及電漿處理裝置10之內壁面。
此外，在使用鹵化矽氣體作為前驅物用氣體之實施形態中，執行製程STA1時之處理容器12內的壓力並不限定，設定為13.33Pa(100mTorr)以上之壓力。又，執行此實施形態之製程STA1時之第1高頻電源62的射頻電力設定為100W以下之電力。藉在此種高壓且低電力之條件下，產生電漿，可抑制鹵化矽氣體過度解離。即，可抑制鹵元素之活性物種過度產生。此外，產生抑制了過度解離之相同電漿狀態的手法亦可使用第2高頻電源64。藉此，可抑制遮罩MK之損傷及/或已形成之矽氧化膜的損傷。還可減低區域R1、區域R2及區域R3之膜厚的差異。再者，存在遮罩MK設置密集之區域及設置稀疏之區域時，即，遮罩MK之圖形有疏密時，可減低形成於兩個區域之矽氧化膜的膜厚之差異。
又，在使用鹵化矽氣體作為前驅物用氣體之實施形態中，執行製程STA1時，對下部電極LE幾乎不供給或不供給來自第2高頻電源64之射頻偏壓。這是因施加射頻偏壓時，產生異向性成分。如此，藉使射頻偏壓電力在最小限度，可使前驅物等向附著於晶圓W。結果，可更提高分別形成於遮罩MK之頂面及側面、以及該遮罩MK1之基底的表面之矽氧化膜的膜厚之均一性。此外，使用第2高頻電源64，產生電漿時，為使前驅物等向附著，需選擇使離子能量在最小限度之條件。又，為將在製程STA1附著之前驅物置換成矽氧化膜，製程STA3之執行需要與前述製程STA1相同之等向的反應。因此，在製程STA3中，對下部電極LE也幾乎不供給或不供給來自第2高頻電源64之射頻偏壓。
以下，就被處理體之處理方法的另一實施形態作說明。圖9係顯示另一實施形態的被處理體之處理方法的流程圖。圖10係顯示有關圖9所示之方法的電漿產生及稀有氣體之氣體流量的隨時間變化圖。在圖10中，顯示了有關鹵化矽氣體之電漿、氧氣電漿、及稀有氣體之電漿的隨時間變化圖。在圖10之有關電漿的隨時間變化圖中，High位準(在圖中以「H」標示)係表示產生各氣體之電漿，Low位準(在圖中以「L」標示)係表示未產生各氣體之電漿。又，在圖10中，亦顯示了關於供給至電漿處理裝置之處理容器內的稀有氣體之流量的隨時間變化圖。有關稀有氣體之流量的隨時間變化圖顯示位準越高，稀有氣體之流量便越高。
圖9所示之被處理體的處理方法MTB係藉反覆執行程序SQB，而於晶圓W之表面上形成矽氧化膜SX。此外，方法MTB之製程STJ係與方法MTA之製程STJ同樣地為判定程序之執行的結束之製程。
程序SQB包含製程STB1、製程STB2、製程STB3及製程STB4。製程STB1係與程序SQA之一實施形態的製程STA1相同的製程，在該製程STB1中，在電漿處理裝置10之處理容器12內產生含有鹵化矽氣體及稀有氣體之第1氣體之電漿。製程STB2係與程序SQA之製程STA2相同的製程，在該製程STB2中，在處理容器12內產生稀有氣體之電漿。製程STB3係與程序SQA之製程STA3相同的製程，在該製程STB3中，在處理容器12內，產生第2氣體之電漿。又，製程STB4係與程序SQA之製程STA4相同的製程，在該製程STB4中，在處理容器12內產生稀有氣體之電漿。此外，對上部電極30之負直流電壓的施加可在製程STB2、製程STB3及製程STB4中至少一製程中執行。
在程序SQB中，依序連續執行製程STB1、製程STB2、製程STB3、及製程STB4。即，在程序SQB中，不執行諸如製程SQA之製程STP1、製程STP2、製程STP3及製程STP4的驅氣。
又，在程序SQB中，如圖10所示，歷經製程STB1、製程STB2、製程STB3及製程STB4，都產生稀有氣體之電漿。亦即，在程序SQB之執行期間當中，將稀有氣體供給至處理容器12內，而產生該稀有氣體之電漿。在一實施形態中，在最先執行之程序SQB的製程STB1執行前，將稀有氣體供給至處理容器12內，然後，供給產生電漿用射頻，藉此，產生稀有氣體之電漿。之後，亦可藉將鹵化矽氣體供給至處理容器12內，而產生第1氣體之電漿。
在包含此程序SQB之被處理體的處理方法MTB中，在製程STB1供給至處理容器12內之鹵化矽氣體於製程STB2之產生稀有氣體之電漿時，從處理容器12內之空間排出。在一實施形態之製程STB2中，以光發射光譜測定法(OES)測定處理容器12內之電漿的發光，當形成為幾乎觀察不到依據鹵化矽氣體之發光的狀態時，便可結束該製程STB2。又，在製程STB3中供給至處理容器12內之氧氣於製程STB4之產生稀有氣體之電漿時，從處理容器12內之空間排出。在一實施形態之製程STB4中，以OES測定處理容器12內之電漿的發光，當形成為幾乎觀察不到依據氧氣之發光的狀態時，便可結束該製程STB4。
從上述說明可明瞭，方法MTB不需另外進行驅氣。並可省略使電漿穩定化之期間。即，不再需要在執行利用電漿之各製程前，確保用以使電漿穩定化之期間。因而，根據方法MTB，可改善產量。
在此方法MTB中，在執行程序SQB之期間當中供給的稀有氣體流量可一定，亦可變更。在一實施形態中，如圖10所示，在製程STB4供給至處理容器12內之稀有氣體流量設定為大於在製程STB3中供給至處理容器12內之稀有氣體流量的流量。藉此，可從處理容器12內之空間高速排出在製程STB3所使用之氧氣。因而，可更改善產量。
又，在一 實施形態中，在製程STB4中供給至處理容器12內之稀有氣體流量亦可設定為在製程STB3中供給至處理容器12內之稀有氣體流量的5倍以上之流量。藉在製程STB4使用此流量之稀有氣體，可從處理容器12內之空間更高速地排出在製程STB3所使用之氧氣。
以下，就包含方法MTA或方法MTB的被處理體之處理方法的一實施形態作說明。圖11係顯示包含圖1所示之被處理體的處理方法或圖9所示之被處理體的處理方法的被處理體之處理方法的一實施形態之流程圖。又，圖12及圖13係顯示執行圖11所示之被處理體的處理方法的各製程後之被處理體的狀態之截面圖。
在圖11所示之被處理體的處理方法MT1中，首先，在製程ST1準備晶圓W。在製程ST1準備之晶圓W如圖12(a)所示，具有基板SB、被蝕刻層EL、有機膜OL及防止反射膜AL作為基底區域RU，還具有遮罩MK1。被蝕刻層EL設於基板SB上。被蝕刻層EL在一實施形態中，為由氧化矽(SiO2 )構成之層。有機膜OL設於被蝕刻層EL上。有機膜OL為含有碳之層，例如為SOH(旋塗式硬遮罩)層。防止反射膜AL為含矽之防止反射膜，設於有機膜OL上。
遮罩MK1設於防止反射膜AL上。遮罩MK1為由抗蝕材料構成之光阻遮罩，藉以光蝕刻技術將抗蝕層圖形化而作成。遮罩MK1覆蓋部分防止反射膜AL。又，遮罩MK1提供使防止反射膜AL部分露出之開口OP1。遮罩MK1之圖形為例如線隙圖形。此外，遮罩MK1亦可具有提供俯視呈圓形之開口的圖形。或者，遮罩MK1亦可具有提供俯視呈橢圓形之開口的圖形。
在製程ST1中，準備圖12(a)所示之晶圓W，將該晶圓W收容於電漿處理裝置10之處理容器12內，並載置於載置台PD上。
在方法MT1，接著，執行製程ST2。在製程ST2，對晶圓W照射二次電子。具體而言，將氫氣及稀有氣體供給至處理容器12內，從第1高頻電源62供給射頻，藉此，產生電漿。又，以電源70對上部電極30施加負直流電壓。藉此，將處理空間S中之正離子引入上部電極30，該正離子撞擊上部電極30之頂板34。藉正離子撞擊頂板34，而從頂板34釋出二次電子。藉對晶圓W照射所釋出之二次電子，而將遮罩MK1改質。此外，當對上部電極30施加之負直流電壓的絕對值之位準高時，藉正離子撞擊頂板34，該頂板34之構成材料亦即矽可與二次電子一同釋出。所釋出之矽與從曝露在電漿之電漿處理裝置10的構成零件釋出的氧結合。該氧從例如支撐部14、及絕緣性遮蔽構件32這些構件釋出。藉此種矽與氧的結合，產生氧化矽化合物，該氧化矽化合物沉積於晶圓W上而覆蓋保護遮罩MK1。藉該等改質與保護之效果，可抑制因後續製程引起之遮罩MK1的損傷。此外，在製程ST2中，為了二次電子之照射所作的改質及保護膜之形成，亦可使第2高頻電源64之射頻偏壓的電力在最小限度來抑制矽的釋出。
接著，在方法MT1，執行製程ST3。在製程ST3，執行上述方法MTA或方法MTB。藉此，如圖12(b)所示，可於遮罩MK1之表面上及防止反射膜AL上形成矽氧化膜SX。又，如圖7(b)所示，矽氧化膜SX選擇性地形成於頂板34之下面34i以外的電漿處理裝置10之內壁面。
在方法MT1，接著，執行製程ST4。在製程ST4中，將晶圓W上之矽氧化膜SX蝕刻成留下區域R1、區域R2、區域R3中之區域R3。即，將晶圓W上之矽氧化膜SX蝕刻成去除區域R1及區域R2。為了去除該等區域R1及區域R2，異向性之蝕刻條件為必要。因此，在製程ST4中，從氣體源群40之複數的氣體源中所選擇之氣體源，將含有氟碳氣體之處理氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻而產生電漿。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生氟碳氣體之電漿。產生的電漿中之含有氟的活性物種藉射頻偏壓所作之往鉛直方向的引入，優先蝕刻區域R1及區域R2。結果，如圖12(c)所示，可去除區域R1及區域R2，而由留下之區域R3形成遮罩MS。遮罩MS與遮罩MK1一同形成構造成使遮罩MK1之開口OP1的寬度縮小之遮罩MK2。可以此遮罩MK2提供寬度小於開口OP1之寬度的開口OP2。
在接著之製程ST5中，蝕刻防止反射膜AL。具體而言，從氣體源群40之複數的氣體源中所選擇之氣體源將含有氟碳氣體之處理氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生氟碳氣體之電漿。所產生的電漿中之含有氟的活性物種蝕刻防止反射膜AL全區域中從遮罩MK2露出之區域。藉此，如圖13(a)所示，由防止反射膜AL形成遮罩ALM。之後，亦可去除遮罩MK2。
在接著之製程ST6中，蝕刻有機膜OL。具體而言，從氣體源群40之複數的氣體源中所選擇之氣體源，將含有氧氣之處理氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生含有氧氣之處理氣體之電漿。所產生的電漿中之氧的活性物種蝕刻有機膜OL全區域中從遮罩ALM露出之區域。藉此，如圖13(b)所示，由有機膜OL形成遮罩OLM。此遮罩OLM提供之開口OP3的寬度與開口OP2(參照圖12(c))之寬度大約相同。此外，蝕刻有機膜OL之氣體亦可使用含有氮氣及氫氣之處理氣體。
由於電漿處理裝置10之內壁面未以矽氧化膜SX覆蓋時，執行製程ST6時產生之活性物種會對該內壁面造成損傷，故會從該內壁面釋出粒子。然而，由於執行方法MT1之製程ST6時，電漿處理裝置10之內壁面以矽氧化膜SX覆蓋，故可抑制粒子從該內壁面產生。
接著，在製程ST7中，蝕刻被蝕刻層EL。具體而言，從氣體源群40之複數的氣體源中所選擇之氣體源，將處理氣體供給至處理容器12內。為了蝕刻構成被蝕刻層EL之材料、即氧化矽，處理氣體可適宜選擇。舉例而言，處理氣體可含有氟碳氣體。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並在製程ST7中，從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生處理氣體之電漿。所產生的電漿中之活性物種蝕刻被蝕刻層EL全區域中從遮罩OLM露出之區域。藉此，如圖13(c)所示，可將遮罩OLM之圖形轉印至被蝕刻層EL。又，在製程ST7中，亦去除形成於電漿處理裝置10之內壁面的矽氧化膜SX。藉此，在製程ST7結束後，電漿處理裝置10之內壁面的狀態便形成為與圖3(b)所示之初始狀態大約相同的狀態。
在此方法MT1中，可使用單一個電漿處理裝置10，執行製程ST2~製程ST7、亦即從依據光阻遮罩之遮罩的作成至被蝕刻層之蝕刻的所有製程。因而，可省略搬送晶圓W之時間，而可以高產量實現被蝕刻層EL之高解析度的蝕刻。
以下，就包含方法MTA或方法MTB的被處理體之處理方法的另一實施形態作說明。圖14係顯示包含圖1所示之被處理體的處理方法或圖9所示之被處理體的處理方法的被處理體之處理方法的另一實施形態之流程圖。又，圖15及圖16係顯示執行圖14所示之被處理體的處理方法的各製程後之被處理體的狀態之截面圖。
在圖14所示之被處理體的處理方法MT2中，首先，執行製程ST21。製程ST21係與方法MT1之製程ST1相同的製程。因而，在製程ST21中，準備圖15(a)所示之晶圓W、亦即與圖12(a)所示之晶圓相同的晶圓W，將該晶圓W收容於處理容器12內，並載置於載置台PD上。
接著，在方法MT2中，執行與方法MT1之製程ST2相同的製程ST22。即，對晶圓W照射二次電子而將遮罩MK1改質。又，當對上部電極30施加之負直流電壓的絕對值之位準高時，關於製程ST22亦可如上述，藉以頂板34之濺鍍而從該頂板34釋出之矽與從曝露在電漿之電漿處理裝置10的構成零件釋出之氧的結合，產生氧化矽化合物，該氧化矽化合物沉積於晶圓W上來保護遮罩MK1。
在接著之製程ST23中，蝕刻防止反射膜AL。具體而言，從氣體源群40之複數的氣體源中所選擇之氣體源，將含有氟碳氣體之處理氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生氟碳氣體之電漿。所產生的電漿中之含氟的活性物種蝕刻防止反射膜AL全區域中從遮罩MK1露出之區域。藉此，如圖15(b)所示，由防止反射膜AL形成遮罩ALM2。
在接著之製程ST24中，於圖15(b)所示之晶圓W的表面上形成保護膜PF。此保護膜PF係為了保護有機膜OL避掉之後執行方法MTA或方法MTB時產生之氧的活性物種而形成。
在一實施形態之製程ST24中，從氣體源群40之複數的氣體源中所選擇之氣體源，將例如含有氫氣及稀有氣體之混合氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。藉此，可在處理容器12內產生電漿。進一步，從電源70對上部電極30施加負直流電壓。藉此，電漿中之正離子撞擊頂板34，而從該頂板34釋出矽。並從曝露在電漿之電漿處理裝置10的零件釋出氧。如此釋出之氧與從頂板34釋出之矽結合，產生氧化矽，該氧化矽沉積於晶圓W上，而如圖15(c)所示，形成氧化矽製保護膜PF。
在另一實施形態之製程ST24中，從氣體源群40之複數的氣體源中所選擇的氣體源，將含有鹵化矽氣體及氧氣之混合氣體供給至處理容器12內。又，從第1高頻電源62供給射頻。並藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。藉此，產生氧化矽，該氧化矽沉積於晶圓W上，而如圖15(c)所示，形成保護膜PF。
在方法MT2中，接著，執行製程ST25。在製程ST25中，執行上述方法MTA或方法MTB。藉此，如圖15(d)所示，於晶圓W之表面上形成矽氧化膜SX2。矽氧化膜SX2包含區域R1、區域R2及區域R3。區域R3係在遮罩MK1及遮罩ALM2之側面上沿著該側面延伸的區域。區域R3從形成於有機膜OL上之保護膜PF的表面延伸至區域R1之下側。區域R1在遮罩MK1之頂面上及區域R3上延伸。又，區域R2在相鄰的區域R3之間且也是有機膜OL之表面上(即有機膜OL上之保護膜PF上)延伸。又，在製程ST25，矽氧化膜也選擇性地形成於頂板34之下面34i以外的電漿處理裝置10之內壁面。請參照在圖7(b)中以參照符號SX顯示之區域。
接著，在方法MT2，執行製程ST26。在製程ST26中，將晶圓W上之矽氧化膜SX2蝕刻成留下區域R1、區域R2及區域R3中之區域R3。即，將矽氧化膜SX2蝕刻成去除區域R1及區域R2。具體而言，從氣體源群40之複數的氣體源中所選擇之氣體源，將含有氟碳氣體之處理氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生氟碳氣體之電漿。產生的電漿中之含有氟的活性物種藉射頻偏壓所作之往鉛直方向的引入，優先蝕刻區域R1及區域R2。結果，如圖16(a)所示，可去除區域R1及區域R2，而由留下之區域R3形成遮罩MS2。遮罩MS2與遮罩ALM2一同形成構造成使遮罩MK1之開口OP1的寬度縮小之遮罩MK22。可以此遮罩MK22提供寬度小於開口OP1之寬度的開口OP2。
在接著之製程ST27，蝕刻有機膜OL。具體而言，從氣體源群40之複數的氣體源中所選擇的氣體源，將含有氧氣之處理氣體供給至處理容器12內。又，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，可產生含有氧氣之處理氣體之電漿。所產生的電漿中之氧的活性物種蝕刻有機膜OL全區域中從遮罩MK22露出之區域。藉此，如圖16(b)所示，由有機膜OL形成遮罩OLM。此遮罩OLM提供之開口OP3的寬度與開口OP2(參照圖12(a))之寬度大約相同。此外，蝕刻有機膜OL之氣體亦可使用含有氮氣及氫氣之處理氣體。由於在此製程ST27中，亦與方法MT1之製程ST6同樣地，電漿處理裝置10之內壁面以矽氧化膜覆蓋，故可抑制粒子從該內壁面產生。
接著，在製程ST28，蝕刻被蝕刻層EL。具體而言，從氣體源群40之複數的氣體源中所選擇之氣體源，將處理氣體供給至處理容器12內。為了蝕刻構成被蝕刻層EL之材料、即氧化矽，處理氣體可適宜選擇。舉例而言，處理氣體可含有氟碳氣體。又，在製程ST28，藉使排氣裝置50運作，而將處理容器12內之空間的壓力設定為預定壓力。並在製程ST28，從第1高頻電源62供給射頻。進一步，從第2高頻電源64供給射頻偏壓。藉此，產生處理氣體之電漿。所產生之電漿中的活性物種蝕刻被蝕刻層EL全區域中從遮罩OLM露出之區域。藉此，如圖16(c)所示，將遮罩OLM之圖形轉印至被蝕刻層EL。又，在製程ST28，亦去除形成於電漿處理裝置10之內壁面的矽氧化膜。藉此，於製程ST28結束後，電漿處理裝置10之內壁面的狀態便形成為與圖3(b)所示之初始狀態大約相同之狀態。
在此方法MT2中，可使用單一個電漿處理裝置10，執行製程ST22~製程ST28、亦即從依據光阻遮罩之遮罩的作成至被蝕刻層之蝕刻的所有製程。因而，可省略搬送晶圓W之時間，而可以高產量實現被蝕刻層EL之高解析度的蝕刻。
以上，就各種實施形態作了說明，但不限上述實施形態，可構成各種變形態樣。舉例而言，在上述方法MTA、方法MTB、方法MT1及方法MT2之說明中，顯示了使用電漿處理裝置10之例，方法MTA、方法MTB、方法MT1及方法MT2可使用包含具有矽製頂板之上部電極的任意電容耦合型電漿處理裝置來實施。
10‧‧‧電漿處理裝置 12‧‧‧處理容器 12g‧‧‧搬入搬出口 12i‧‧‧內壁面 12s‧‧‧側壁 14‧‧‧支撐部 18a‧‧‧第1極板 18b‧‧‧第2極板 22‧‧‧直流電源 23‧‧‧開關 24‧‧‧冷媒流路 26a‧‧‧配管 26b‧‧‧配管 28‧‧‧氣體供給管路 30‧‧‧上部電極 32‧‧‧絕緣性遮蔽構件 34‧‧‧頂板 34a‧‧‧氣體吐出孔 34i‧‧‧下面 36‧‧‧電極支撐體 36a‧‧‧氣體擴散室 36b‧‧‧氣體傳導孔 36c‧‧‧氣體導入口 38‧‧‧氣體供給管 40‧‧‧氣體源群 42‧‧‧閥群 44‧‧‧流量控制器群 48‧‧‧排氣板 50‧‧‧排氣裝置 52‧‧‧排氣管 54‧‧‧閘閥 62‧‧‧第1高頻電源 64‧‧‧第2高頻電源 66‧‧‧匹配器 68‧‧‧匹配器 70‧‧‧電源 AL‧‧‧防止反射膜 ALM‧‧‧遮罩 ALM2‧‧‧遮罩 Cnt‧‧‧控制部 EL‧‧‧被蝕刻層 ESC‧‧‧靜電吸盤 FR‧‧‧對焦環 HP‧‧‧加熱器電源 HT‧‧‧加熱器 LE‧‧‧下部電極 MK‧‧‧遮罩 MK1‧‧‧遮罩 MK2‧‧‧遮罩 MK22‧‧‧遮罩 MS‧‧‧遮罩 MS2‧‧‧遮罩 MTA‧‧‧方法 MTB‧‧‧方法 MT1‧‧‧方法 MT2‧‧‧方法 OL‧‧‧有機膜 OLM‧‧‧遮罩 OP‧‧‧開口 OP1‧‧‧開口 OP2‧‧‧開口 OP3‧‧‧開口 PD‧‧‧載置台 PF‧‧‧保護膜 RU‧‧‧基底區域 R1‧‧‧區域 R2‧‧‧區域 R3‧‧‧區域 S‧‧‧處理空間 SB‧‧‧基板 SF‧‧‧含矽膜 SQA‧‧‧程序 SQB‧‧‧程序 STA1‧‧‧製程 STA2‧‧‧製程 STA3‧‧‧製程 STA4‧‧‧製程 STB1‧‧‧製程 STB2‧‧‧製程 STB3‧‧‧製程 STB4‧‧‧製程 STJ‧‧‧製程 STP1‧‧‧製程 STP2‧‧‧製程 STP3‧‧‧製程 STP4‧‧‧製程 ST1‧‧‧製程 ST2‧‧‧製程 ST3‧‧‧製程 ST4‧‧‧製程 ST5‧‧‧製程 ST6‧‧‧製程 ST7‧‧‧製程 ST21‧‧‧製程 ST22‧‧‧製程 ST23‧‧‧製程 ST24‧‧‧製程 ST25‧‧‧製程 ST26‧‧‧製程 ST27‧‧‧製程 ST28‧‧‧製程 SX‧‧‧矽氧化膜 SX2‧‧‧矽氧化膜 T1‧‧‧膜厚 T2‧‧‧膜厚 T3‧‧‧膜厚 UR‧‧‧基底區域 W‧‧‧晶圓
圖1係顯示一實施形態的被處理體之處理方法的流程圖。 圖2係顯示電漿處理裝置之一例的圖。 圖3(a) 、(b)係概略顯示圖1所示之被處理體的處理方法實施前的被處理體之狀態及電漿處理裝置的狀態之截面圖。 圖4(a) 、(b)係概略顯示圖1所示之被處理體的處理方法實施的中途階段之被處理體的狀態及電漿處理裝置之狀態的截面圖。 圖5係顯示對上部電極施加負直流電壓時之正離子的動態之圖。 圖6(a) 、(b)係概略顯示圖1所示之被處理體的處理方法實施的中途階段之被處理體的狀態及電漿處理裝置之狀態的截面圖。 圖7(a) 、(b)係概略顯示圖1所示之被處理體的處理方法的實施結束時之被處理體的狀態及電漿處理裝置之狀態的截面圖。 圖8係與圖1所示之被處理體的處理方法相關的隨時間變化圖。 圖9係顯示另一實施形態的被處理體之處理方法的流程圖。 圖10係與圖9所示之被處理體的處理方法的電漿產生及稀有氣體之氣體流量相關的隨時間變化圖。 圖11係顯示包含圖1所示之被處理體的處理方法或圖9所示之被處理體的處理方法的被處理體之處理方法的一實施形態之流程圖。 圖12(a)~(c)係顯示執行圖11所示之被處理體的處理方法的各製程後之被處理體的狀態之截面圖。 圖13(a)~(c)係顯示執行圖11所示之被處理體的處理方法的各製程後之被處理體的狀態之截面圖。 圖14係顯示包含圖1所示之被處理體的處理方法或圖9所示之被處理體的處理方法的被處理體之處理方法的另一實施形態之流程圖。 圖15(a)~(d)係顯示執行圖14所示之被處理體的處理方法的各製程後之被處理體的狀態之截面圖。 圖16(a)~(c)係顯示執行圖14所示之被處理體的處理方法的各製程後之被處理體的狀態之截面圖。
MTA‧‧‧方法
SQA‧‧‧程序
STA1‧‧‧製程
STA2‧‧‧製程
STA3‧‧‧製程
STA4‧‧‧製程
STJ‧‧‧製程
STP1‧‧‧製程
STP2‧‧‧製程
STP3‧‧‧製程
STP4‧‧‧製程

Claims (15)

  1. 一種被處理體的處理方法，其係使用電容耦合型的電漿處理裝置來處理被處理體，該被處理體具有遮罩，該電漿處理裝置包含提供處理空間之處理容器、具有下部電極且可於其上載置該被處理體之載置台、及具有「隔著該處理容器內之處理空間面向該載置台之矽製頂板」的上部電極，該被處理體的處理方法方法包含下列製程：第1製程，其將含有含矽氣體之第1氣體供給至收容有該被處理體之該處理容器內；第2製程，其於執行第1製程後，在該處理容器內產生稀有氣體之電漿；第3製程，其於執行第2製程後，在該處理容器內產生含有氧之第2氣體之電漿；第4製程，其於執行第3製程後，在該處理容器內產生稀有氣體之電漿；該方法藉反覆執行包含該第1製程、該第2製程、該第3製程及該第4製程之程序，而形成矽氧化膜，在該第2製程、該第3製程及該第4製程中之至少任一製程中，對該上部電極施加負直流電壓。
  2. 如申請專利範圍第1項之被處理體的處理方法，其中，該含矽氣體為矽氮烷氣體，且在該第1製程中，不產生電漿。
  3. 如申請專利範圍第1項之被處理體的處理方法，其中，該含矽氣體為鹵化矽氣體，且在該第1製程中，產生該第1氣體之電漿。
  4. 如申請專利範圍第1項之被處理體的處理方法，其中，該含矽氣體為SiCl4氣體。
  5. 如申請專利範圍第3或4項之被處理體的處理方法，其依序連續執行該第1製程、該第2製程、該第3製程及該第4製程，歷經該第1製程、該第2製程、該第3製程及該第4製程，都產生該稀有氣體之電漿。
  6. 如申請專利範圍第5項之被處理體的處理方法，其中，在該第4製程供給至該處理容器內之該稀有氣體的流量，大於在該第3製程供給至該處理容器內之該稀有氣體的流量。
  7. 如申請專利範圍第3或4項之被處理體的處理方法，其中，在該第1製程中，設定為高壓低電力之條件，該高壓低電力之條件係該處理容器內之壓力為13.33Pa以上的壓力且產生電漿用高頻電源之電力為100W以下。
  8. 如申請專利範圍第3或4項之被處理體的處理方法，其中，在該第1製程中，不將引入離子用之射頻偏壓供給至該下部電極。
  9. 如申請專利範圍第1至4項中任一項之被處理體的處理方法，其中，該被處理體更具有有機膜，該遮罩設於該有機膜上，該方法更包含下列製程：藉由在該處理容器內產生之電漿，將該矽氧化膜蝕刻成留下沿著該遮罩之側壁形成的該矽氧化膜之部分區域；及藉由在該處理容器內產生之電漿蝕刻該有機膜。
  10. 如申請專利範圍第9項之被處理體的處理方法，其中，該被處理體更具有矽氧化膜亦即被蝕刻層，該有機膜設於該被蝕刻層上，該方法更包含下列製程：於執行蝕刻該有機膜之該製程後，藉由在該處理容器內產生之電漿，蝕刻該被蝕刻層。
  11. 如申請專利範圍第9項之被處理體的處理方法，其中，該被處理體更具有設於該有機膜上之含矽防止反射膜，該遮罩為設於該防止反射膜上之光阻遮罩，該方法更包含下列製程：於執行蝕刻矽氧化膜之該製程後，且於執行蝕刻該有機膜之該製程前，藉由在該處理容器內產生之電漿蝕刻該防止反射膜。
  12. 如申請專利範圍第11項之被處理體的處理方法，其更包含下列製程： 在反覆執行該程序前，在該處理容器內使電漿產生，對該上部電極施加負直流電壓，藉此，對該遮罩照射二次電子。
  13. 如申請專利範圍第9項之被處理體的處理方法，其更包含下列製程：反覆執行該程序前，藉由在該處理容器內產生之電漿蝕刻其上具有光阻遮罩之防止反射膜，由該防止反射膜形成該遮罩。
  14. 如申請專利範圍第13項之被處理體的處理方法，其更包含下列製程：於執行蝕刻防止反射膜之該製程前，在該處理容器內使電漿產生，對該上部電極施加負直流電壓，藉此，對該光阻遮罩照射二次電子。
  15. 如申請專利範圍第13項之被處理體的處理方法，其更包含下列製程：於執行蝕刻防止反射膜之該製程後，且於反覆執行該程序前，於該被處理體上形成氧化矽製之保護膜。
TW105111719A 2015-04-27 2016-04-15 被處理體之處理方法 TWI689995B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-090158 2015-04-27
JP2015090158A JP6462477B2 (ja) 2015-04-27 2015-04-27 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
TW201705310A TW201705310A (zh) 2017-02-01
TWI689995B true TWI689995B (zh) 2020-04-01

Family

ID=55860709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111719A TWI689995B (zh) 2015-04-27 2016-04-15 被處理體之處理方法

Country Status (6)

Country Link
US (1) US9859126B2 (zh)
EP (1) EP3089198A1 (zh)
JP (1) JP6462477B2 (zh)
KR (1) KR102385488B1 (zh)
CN (1) CN106098523B (zh)
TW (1) TWI689995B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355823B2 (en) * 2014-05-09 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for removing particles from etching chamber
JP6537473B2 (ja) * 2015-10-06 2019-07-03 東京エレクトロン株式会社 被処理体を処理する方法
JP6899693B2 (ja) 2017-04-14 2021-07-07 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP6890459B2 (ja) 2017-04-14 2021-06-18 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP6767302B2 (ja) * 2017-04-14 2020-10-14 東京エレクトロン株式会社 成膜方法
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP2019114692A (ja) * 2017-12-25 2019-07-11 東京エレクトロン株式会社 成膜方法
JP7089881B2 (ja) * 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
JP7055031B2 (ja) * 2018-02-16 2022-04-15 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP6910319B2 (ja) * 2018-04-23 2021-07-28 東京エレクトロン株式会社 有機領域をエッチングする方法
JP7203531B2 (ja) * 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7345382B2 (ja) 2018-12-28 2023-09-15 東京エレクトロン株式会社 プラズマ処理装置及び制御方法
JP7178918B2 (ja) * 2019-01-30 2022-11-28 東京エレクトロン株式会社 エッチング方法、プラズマ処理装置、及び処理システム
US20220157580A1 (en) * 2019-07-30 2022-05-19 Hitachi High-Tech Corporation Diagnosis apparatus, plasma processing apparatus and diagnosis method
JP2021039925A (ja) 2019-09-05 2021-03-11 東京エレクトロン株式会社 プラズマプローブ装置、プラズマ処理装置及び制御方法
JP2023501371A (ja) * 2019-11-08 2023-01-18 ラム リサーチ コーポレーション 高周波電力増加によるプラズマ強化原子層堆積

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140134812A1 (en) * 2012-11-13 2014-05-15 Dong-chan Kim Method of fabricating semiconductor device

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987102A (en) * 1989-12-04 1991-01-22 Motorola, Inc. Process for forming high purity thin films
US7204913B1 (en) 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US20060210723A1 (en) * 2005-03-21 2006-09-21 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
JP4456533B2 (ja) * 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP2007165479A (ja) 2005-12-12 2007-06-28 Tokyo Electron Ltd 成膜装置のプリコート方法、成膜装置及び記憶媒体
TWI462179B (zh) 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR101217778B1 (ko) 2007-06-08 2013-01-02 도쿄엘렉트론가부시키가이샤 패터닝 방법
EP2188413B1 (en) 2007-09-07 2018-07-11 Fujifilm Manufacturing Europe B.V. Method for atomic layer deposition using an atmospheric pressure glow discharge plasma
JP2009199052A (ja) * 2007-09-12 2009-09-03 Ricoh Co Ltd 電子写真用トナー及びその製造法
JP5236983B2 (ja) * 2007-09-28 2013-07-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
JP2009194248A (ja) 2008-02-15 2009-08-27 Tokyo Electron Ltd パターン形成方法、半導体製造装置及び記憶媒体
US8647722B2 (en) 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
US8298949B2 (en) * 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
JP2011066164A (ja) 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US9373521B2 (en) 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
JP5450187B2 (ja) 2010-03-16 2014-03-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP4733214B1 (ja) 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
KR20120001339A (ko) * 2010-06-29 2012-01-04 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP5541183B2 (ja) 2011-02-07 2014-07-09 日本精工株式会社 電動パワーステアリング装置の制御装置
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2012204644A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
KR102038649B1 (ko) * 2012-02-20 2019-10-30 도쿄엘렉트론가부시키가이샤 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
JP6001940B2 (ja) * 2012-07-11 2016-10-05 東京エレクトロン株式会社 パターン形成方法及び基板処理システム
JP5750496B2 (ja) 2013-12-11 2015-07-22 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6382055B2 (ja) 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6366454B2 (ja) 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6559430B2 (ja) 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140134812A1 (en) * 2012-11-13 2014-05-15 Dong-chan Kim Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US20160314982A1 (en) 2016-10-27
CN106098523A (zh) 2016-11-09
JP2016207915A (ja) 2016-12-08
TW201705310A (zh) 2017-02-01
EP3089198A1 (en) 2016-11-02
KR102385488B1 (ko) 2022-04-11
US9859126B2 (en) 2018-01-02
KR20160127674A (ko) 2016-11-04
JP6462477B2 (ja) 2019-01-30
CN106098523B (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
TWI689995B (zh) 被處理體之處理方法
TWI682461B (zh) 被處理體之處理方法
EP3007208B1 (en) Method of processing target object
JP6382055B2 (ja) 被処理体を処理する方法
TWI686863B (zh) 蝕刻有機膜之方法
TWI716378B (zh) 蝕刻方法
TWI713486B (zh) 蝕刻方法（二）
KR20160070711A (ko) 플라즈마 처리 방법
TW202008464A (zh) 電漿處理方法及電漿處理裝置