KR20070076721A - 웨이퍼의 박막 형성 공정 개선 방법 - Google Patents

웨이퍼의 박막 형성 공정 개선 방법 Download PDF

Info

Publication number
KR20070076721A
KR20070076721A KR1020060005934A KR20060005934A KR20070076721A KR 20070076721 A KR20070076721 A KR 20070076721A KR 1020060005934 A KR1020060005934 A KR 1020060005934A KR 20060005934 A KR20060005934 A KR 20060005934A KR 20070076721 A KR20070076721 A KR 20070076721A
Authority
KR
South Korea
Prior art keywords
chamber
wafer
thin film
cleaning
present
Prior art date
Application number
KR1020060005934A
Other languages
English (en)
Inventor
정용국
신동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060005934A priority Critical patent/KR20070076721A/ko
Publication of KR20070076721A publication Critical patent/KR20070076721A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

웨이퍼의 박막 형성 공정 개선 방법이 제공된다. 웨이퍼의 박막 형성 공정 개선 방법은 웨이퍼가 도입되지 않은 반도체 제조 장치의 챔버 내부를 1차 클리닝하고, 웨이퍼가 도입되지 않은 챔버의 내부에 박막을 형성한 다음, 박막이 형성된 챔버의 내부를 2차 클리닝하고, 웨이퍼를 챔버 내로 도입하여 웨이퍼 상에 박막을 형성한 다음, 챔버로부터 웨이퍼를 반출시킨 후 챔버 내부를 3차 클리닝하는 것을 포함한다.
오존-TEOS, 챔버 클리닝, 박막 균일성

Description

웨이퍼의 박막 형성 공정 개선 방법{Improvement method for process of forming thin films of semiconductor devices}
도 1는 본 발명의 일 실시예에 따른 웨이퍼의 박막 형성 공정을 개선하는 방법을 설명하기 위한 공정 순서도이다.
도 2는 본 발명의 일 실시예에 따른 박막 형성 공정을 적용하여 측정한 웨이퍼의 박막의 두께 변화를 나타낸 그래프이다.
(도면의 주요부분에 대한 부호의 설명)
본 발명은 웨이퍼의 박막 형성 공정을 개선하는 방법에 관한 것으로, 보다 상세하게는 일련의 웨이퍼에 형성되는 박막의 두께를 균일하게 제어함으로써 박막 공정의 신뢰도를 높일 수 있는 웨이퍼의 박막 형성 공정 개선 방법에 관한 것이다.
웨이퍼에 박막을 형성하는 방법에는 예를 들면, 화학 기상 증착(chemical vapor deposition), 물리적 기상 증착(physical vapor deposition), 원자층 화학 증착(atomic layer chemical vapor deposition), 에피택시(epitaxy) 방법 등이 일반적으로 사용되고 있다. 특히 화학적 기상 증착을 통한 박막 형성 방법의 경우에 는 열에 의한 CVD, 낮은 압력 하에서 행해지는 LPCVD(low pressure CVD), 플라즈마를 이용하는 PECVD(plasma enhanced CVD), 빛을 이용하는 PCVD(photo CVD) 등의 방식으로 구분될 수 있다.
한편, 이와 같은 방법을 이용하여 웨이퍼(wafer) 표면에 박막을 형성하는 경우, 웨이퍼 뿐만 아니라 반도체 제조 장치의 챔버 내부도 박막을 형성하기 위해 사용되는 원료 물질, 반응 물질 및 반응 후의 부산물 등으로 인해 인해 오염된다. 따라서 반도체 제조 장치의 가동 초기부터 가동 종료시까지 생산되어진 일련의 웨이퍼들에 형성된 박막의 두께가, 챔버 내부의 환경 변화로 인해 웨이퍼마다 균일하지 못하다. 특히 가동 초기의 웨이퍼에 형성된 박막의 두께가 두꺼워지는 현상이 발생하게 된다. 이러한 일련의 웨이퍼들을 대상으로 후속 공정 예를 들어, 식각 공정을 수행하는 경우, 동일한 식각 조건이 적용되고 공정 마진을 위해 오버 에치(over etch)를 하게 되어, 상기 형성된 박막의 하부 구조에 영향을 미치게 된다. 따라서 쇼트(short), 누설전류(leakage) 발생 등 완성된 소자의 전기적 특성에 부정적인 영향을 미쳐 박막 형성 공정의 신뢰도가 저하되는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 웨이퍼에 형성되는 박막의 두께를 균일하게 제어할 수 있는 박막 형성 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 형성 공정 개선 방법은 웨이퍼가 도입되지 않은 반도체 제조 장치의 챔버 내부를 1차 클리닝하고, 상기 웨이퍼가 도입되지 않은 상기 챔버의 내부에 박막을 형성한 다음, 상기 박막이 형성된 상기 챔버의 내부를 2차 클리닝하고, 상기 웨이퍼를 상기 챔버 내로 도입하여 상기 웨이퍼 상에 박막을 형성한 다음, 상기 챔버로부터 상기 웨이퍼를 반출시킨 후 상기 챔버 내부를 3차 클리닝하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 도 1을 참조하여 웨이퍼의 박막 형성 공정 개선 방법에 대하여 보다 상세하게 설명하고자 한다. 이하의 설명에서, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 널리 알려진 공정에 대해서는 본 발명이 모호하게 해석되는 것을 피하기 위하여 개략적으로 설명한다
도 1은 본 발명의 일 실시예에 따른 웨이퍼의 박막 형성 공정을 개선하는 방 법을 나타낸 공정 순서도이다.
우선, 반도체 제조 장치의 챔버 내부를 1차 클리닝하는 단계(S100)를 수행한다.
1차 클리닝 단계(S100)는 반도체 제조 장치를 가동하기 위한 예비 클리닝 공정으로서, DPC(direct plasma cleaning), RPC(remote plasma cleaning) 등의 방식을 사용할 수 있다. DPC 방식은 챔버 내부에서 클리닝 가스(예를 들면, O(CF3)2, C2F6, NF3 등)을 플라즈마화시키는 것이고 RPC 방식은 챔버 외부에서 클리닝 가스를 플라즈마화 하여 챔버 내부로 도입하는 방식이다. 이러한 불소 함유 화합물들이 플라즈마화되면서 발생하는 불소 음이온이 챔버 내부 표면에 흡착된 부산물들과 반응하여 휘발성 가스를 생성시키고 이러한 휘발성 가스를 챔버 외부로 배출함으로써 클리닝이 이루어지게 된다. 본 발명의 일 실시예에서는 RPC 방식을 이용하여 챔버 내 온도는 300 내지 500℃로 하고, NF3는 2000 내지 5000sccm로 하며 이와 함께 산소 및 아르곤을 일정 비율로 하는 혼합 가스를 10kw의 RF 전력을 발생시키는 플라즈마 발생 장치(미도시)에 통과시켜 플라즈마화하고, 챔버 내부로 주입하여 챔버 내부를 클리닝한다. NF3의 사용량은 챔버 내부의 불순물 양의 정도에 따라 다양하게 변화될 수 있다.
한편 1차 클리닝 단계(S100)는 이하에서 설명하는 S250 단계 및 S350 단계에서의 클리닝 조건과 비교하여 NF3의 사용량이 많을 수 있다. 그 이유는 챔버 내에서 발생하는 불순물들이 상당량 남아 있는 경우, 반도체 소자의 제조 과정에서 이러한 불순물이 상기 소자 내로 유입될 수 있고, 이렇게 완성된 소자의 특성은 열화(degradation)될 수 있으므로, 불순물의 제거가 충분히 이루어 지도록 하기 위한 것이다.
다음으로, 위에서 설명한 바와 같이 웨이퍼를 챔버 내로 도입하지 않은 상태에서 챔버 전표면을 증착(S200)하고 상기 증착된 챔버 전표면을 2차 클리닝(S210)하는 S250 단계를 수행한다.
먼저, 웨이퍼를 챔버 내로 도입하지 않은 상태에서 챔버 전표면을 증착(S200)한다. 증착은 열에 의한 CVD 방식으로 할 수 있다. 본 발명의 일 실시예에서는, 웨이퍼 표면에 절연층으로 사용되는 실리콘 산화막을 형성하기 위하여 온도는 300 내지 500℃ 하에서, O3는 10000 내지 30000sccm, TEOS(tetraethyl ortho silicate)는 100 내지 5000mgm(miligram)을 사용하여 챔버 전표면에 박막을 형성한다. O3 및 TEOS 의 사용량은 반도체 소자의 디자인 룰에 따라 다양하게 변화될 수 있다.
그런 다음, 증착된 챔버 전표면을 2차 클리닝(S210)한다. 본 발명의 일 실시예에서 2차 클리닝 단계(S210)의 공정 조건은 위에서 설명한 1차 클리닝 단계(S100)의 공정 조건과 실질적으로 동일하나 다만, NF3의 사용량은 2000 내지 4000sccm으로 할 수 있다. 즉 S100 단계의 공정 조건 보다 온화한 조건으로 클리닝 공정을 수행할 수 있다. 지나치게 클리닝 되는 경우 챔버 내 환경이 S100 단계의 경우와 유사해 질 수 있기 때문이다.
이와 같이 본 발명의 일 실시예에 따르면, S100 단계를 수행하고 이어서 S250 단계를 수행한다. 이것은, S100 단계 이후에 S250 단계를 수행하지 않고 곧바로 이하에서 설명하는 S350 단계를 반복 수행하는 경우, 초기 몇 차례에 걸쳐 수행한 S350 단계에서의 웨이퍼들은 그 이후의 웨이퍼와는 다른 챔버 환경에서 박막 형성이 이루어지게 된다. 즉 반복 수행되는 S350 공정의 초기에는 챔버 내 전체 표면적 넓이 및/또는 챔버 내 표면의 화학적 성질이 그 이후와는 다르기 때문에 박막 형성에 사용되는 원료 물질들이 챔버 내 표면에서 증착되는 정도가 S350 공정을 수행하는 과정에서 달라지게 된다. 따라서 웨이퍼 표면적에 증착되는 정도 역시 균일하지 않게 된다.
한편 S200 및 S210 단계를 포함하는 본 S250 단계는 챔버 내에 웨이퍼를 도입하지 않은 것을 제외하고는 이하에서 설명하는 S350 단계와 실질적으로 동일한 공정 조건으로 수행된다. 따라서 챔버 내부의 전체 표면적 및 챔버 내부 표면의 화학적 성질이 S100 단계를 수행한 직후와는 다른 상태로 변화하며 마치 S350 단계를 반복 수행하는 과정에 있는 챔버 내부의 환경과 거의 동일한 상태에 있게 되는 효과를 줄 수 있다. 더불어 본 S250 단계에서는 웨이퍼가 도입되지 않은 상태에서 증착이 진행되므로 S350 단계의 경우 보다 챔버 내 표면에 증착되는 박막의 두께가 두꺼워 질 수 있으므로, 실질적으로 동일한 챔버 내 환경을 유지하기 위하여 S250을 수행하는 시간은 S350을 수행하는 시간보다 길게 가져갈 수 있다. 이상 설명한 챔버 내 환경을 거의 동일하게 유지하기 위하여 S250 단계는 1회 이상으로 수행 할 수 있다.
그런 다음, 웨이퍼를 챔버 내로 도입하여 상기 웨이퍼 및 챔버 내부를 증착(S300)하고 상기 챔버 내부의 웨이퍼를 비우고 상기 챔버 내부를 3차 클리닝(S310)하는 단계(S350)를 수행한다.
먼저, 웨이퍼를 챔버 내로 도입하여 상기 웨이퍼 및 상기 챔버 내부를 증착(S300)한다. S300 단계는 위에서 설명한 S200 단계의 공정 조건과 실질적으로 동일하다.
그런 다음, 챔버 내부의 웨이퍼를 비운후 챔버 내부를 3차 클리닝(S310)한다. S310 단계는 위에서 설명한 S210 단계의 공정 조건과 실질적으로 동일하다. 이후 S350 단계를 반복적으로 수행하여 원하는 수 만큼의 웨이퍼에 박막을 형성할 수 있다. 웨이퍼는 1 회의 S350 단계에 1장 단위로 챔버 내에 도입될 수 있다.
이하에서는 표 1에 따른 실험예에 대해 설명한다. 이러한 실험예를 통하여 본 발명에 따른 일 실시예에 따른 공정 순서에 따라, 일련의 웨이퍼에 형성된 박막 두께의 균일성을 측정하였다.
실험예
공정 순서 1 S100 -> S350(수회 반복)
공정 순서 2 S100 -> S250(1회) -> S350(수회 반복)
공정 1은 S100 단계 수행후 곧바로 웨이퍼에 박막을 형성 및 클리닝하는 단계(S350)를 수행하는 공정 시퀀스(seqence)이다. 공정 2는 S100 단계와 S350 단계 사이에 웨이퍼를 챔버 내로 도입하지 않은 상태에서 챔버 표면에 박막을 형성 및 클리닝하는 S250 단계를 추가한 공정 시퀀스이다.
도 2는 상기 각각의 공정 시퀀스에 대해 측정한 웨이퍼의 박막의 두께 변화 경향을 비교한 그래프이다.
표 1을 참조하여 공정 순서 1에 따라 웨이퍼에 형성된 일련의 박막 두께를 살펴보면, S350 단계를 1, 2회 수행하여 형성된 박막의 두께가 3회 이후에 형성된 박막의 두께에 비해 두껍게 형성되는 것을 알 수 있다. 그러나 본 발명의 일 실시예에 따른 공정 순서 2에 따라 형성된 일련의 박막 두께를 살펴 보면, S350 단계를 1, 2회 수행하여 형성된 박막의 두께가 공정 순서 1에 따라 형성된 경우 보다 낮게 나타남을 알 수 있다. 즉 공정 순서 1에 의하는 경우 박막 두께의 표준 편차는 1.10%로 나타나는데 반해, 본 발명의 일 실시예에 따른 공정 순서 2에 따르는 경우 0.47%로 나타났다.
이와 같은 실험에에서도 알 수 있듯이, S250 공정 단계를 S350 이전에 수행함으로써 챔버 내부의 환경을 일정하게 유지시켜 줄 수 있으며, 따라서 웨이퍼에 형성되는 박막의 두께의 균일성을 제어할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같은 박막 형성 공정 개선 방법에 따르면 챔버 내부의 전체 표면적 및 챔버 표면의 화학적 성질 등 챔버 내부의 환경을 거의 일정하게 유지할 수 있으며, 따라서 일련의 웨이퍼에 형성되는 박막의 두께를 균일하게 제어함으로써 박막 형성 공정의 신뢰도를 높일 수 있다.

Claims (6)

  1. 웨이퍼가 도입되지 않은 반도체 제조 장치의 챔버 내부를 1차 클리닝하고,
    상기 웨이퍼가 도입되지 않은 상기 챔버의 내부에 박막을 형성한 다음, 상기 박막이 형성된 상기 챔버의 내부를 2차 클리닝하고,
    상기 웨이퍼를 상기 챔버 내로 도입하여 상기 웨이퍼 상에 박막을 형성한 다음, 상기 챔버로부터 상기 웨이퍼를 반출시킨 후 상기 챔버 내부를 3차 클리닝하는 것을 포함하는 박막 형성 공정 개선 방법.
  2. 제1 항에 있어서,
    상기 챔버 내부를 1차 클리닝하는 것은 NF3를 2000 내지 5000sccm으로 하는 박막 형성 공정 개선 방법.
  3. 제1 항에 있어서,
    상기 웨이퍼를 챔버 내부로 도입하지 않은 상태에서 챔버 전표면을 증착하고 증착된 상기 챔버 전표면을 2차 클리닝하는 시간은 상기 웨이퍼를 챔버 내로 도입하여 상기 웨이퍼 및 상기 챔버 내부를 증착하고 상기 챔버 내부를 3차 클리닝하는 시간 이상으로하는 박막 형성 공정 개선 방법.
  4. 제1 항에 있어서,
    상기 웨이퍼를 챔버 내로 도입하지 않은 상태에서 챔버 전표면을 증착하는 것은 열에 의한 CVD 방식을 사용하는 것인 박막 형성 공정 개선 방법.
  5. 제4 항에 있어서,
    열에 의한 CVD 방식은 O3 및 TEOS를 사용하는 것인 박막 형성 공정 개선 방법.
  6. 제1 항에 있어서,
    상기 증착된 챔버 전표면을 2차 클리닝하는 것은 NF3를 2000 내지 4000sccm으로 하는 박막 형성 공정 개선 방법.
KR1020060005934A 2006-01-19 2006-01-19 웨이퍼의 박막 형성 공정 개선 방법 KR20070076721A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060005934A KR20070076721A (ko) 2006-01-19 2006-01-19 웨이퍼의 박막 형성 공정 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005934A KR20070076721A (ko) 2006-01-19 2006-01-19 웨이퍼의 박막 형성 공정 개선 방법

Publications (1)

Publication Number Publication Date
KR20070076721A true KR20070076721A (ko) 2007-07-25

Family

ID=38501498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005934A KR20070076721A (ko) 2006-01-19 2006-01-19 웨이퍼의 박막 형성 공정 개선 방법

Country Status (1)

Country Link
KR (1) KR20070076721A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002026A (ko) * 2016-06-28 2018-01-05 램 리써치 코포레이션 반도체 디바이스 제조시 주석 옥사이드 박막 스페이서들
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180002026A (ko) * 2016-06-28 2018-01-05 램 리써치 코포레이션 반도체 디바이스 제조시 주석 옥사이드 박막 스페이서들
KR20220099524A (ko) * 2016-06-28 2022-07-13 램 리써치 코포레이션 반도체 디바이스 제조시 주석 옥사이드 박막 스페이서들
US11784047B2 (en) 2016-06-28 2023-10-10 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US11637037B2 (en) 2017-02-13 2023-04-25 Lam Research Corporation Method to create air gaps
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
US11551938B2 (en) 2019-06-27 2023-01-10 Lam Research Corporation Alternating etch and passivation process
US11848212B2 (en) 2019-06-27 2023-12-19 Lam Research Corporation Alternating etch and passivation process

Similar Documents

Publication Publication Date Title
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
US10658181B2 (en) Method of spacer-defined direct patterning in semiconductor fabrication
KR102430939B1 (ko) 반도체 디바이스 제조시 고품질 실리콘 옥사이드 막들의 저온 형성
US20200111669A1 (en) Method for depositing oxide film by peald using nitrogen
US7232492B2 (en) Method of forming thin film for improved productivity
KR20210014577A (ko) 불소 제거를 이용해서 구조물을 형성하는 방법
US6124158A (en) Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
KR101106882B1 (ko) 높은―ｋ 물질 게이트 구조물을 고온 에칭하는 방법
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
KR101764166B1 (ko) 탄소 함유 필름들에 대한 실리콘-선택적 건식 식각
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
US11976357B2 (en) Methods for forming a protective coating on processing chamber surfaces or components
JP2008511987A (ja) ソフトデチャックシーケンス
US8518834B2 (en) Method and apparatus for forming oxide film on carbon film
US7384486B2 (en) Chamber cleaning method
US20220165554A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
KR20070076721A (ko) 웨이퍼의 박막 형성 공정 개선 방법
US7030475B2 (en) Method and apparatus for forming a thin film
KR100458851B1 (ko) 반도체소자의소자분리방법
JP4059792B2 (ja) 半導体製造方法
TW202202649A (zh) 基板處理方法
JP2024516142A (ja) 炭素含有材料の触媒熱堆積
CN117012635A (zh) 一种硅化物的蚀刻方法
KR20200121238A (ko) 기판 처리 방법 및 기판 처리 장치
CN117116732A (zh) 一种均一化反应腔环境的方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination