JP7330078B2 - エッチング方法およびエッチング装置 - Google Patents

エッチング方法およびエッチング装置 Download PDF

Info

Publication number
JP7330078B2
JP7330078B2 JP2019212241A JP2019212241A JP7330078B2 JP 7330078 B2 JP7330078 B2 JP 7330078B2 JP 2019212241 A JP2019212241 A JP 2019212241A JP 2019212241 A JP2019212241 A JP 2019212241A JP 7330078 B2 JP7330078 B2 JP 7330078B2
Authority
JP
Japan
Prior art keywords
film
temperature
mounting table
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019212241A
Other languages
English (en)
Other versions
JP2021086849A (ja
Inventor
幕樹 戸村
翔 熊倉
大成 笹川
嘉英 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019212241A priority Critical patent/JP7330078B2/ja
Priority to TW109138980A priority patent/TW202121532A/zh
Priority to KR1020200153442A priority patent/KR20210064063A/ko
Priority to CN202011284490.4A priority patent/CN112838004A/zh
Priority to US16/953,369 priority patent/US11380555B2/en
Publication of JP2021086849A publication Critical patent/JP2021086849A/ja
Priority to US17/832,683 priority patent/US20220301881A1/en
Application granted granted Critical
Publication of JP7330078B2 publication Critical patent/JP7330078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

以下の開示は、エッチング方法およびエッチング装置に関する。
半導体装置の集積が水平方向だけでなく垂直方向にも進むに伴い、半導体装置の製造過程において形成されるパターンのアスペクト比も高くなっている。たとえば、３Ｄ ＮＡＮＤの製造では多数の金属配線層を貫通する方向にチャネルホールを形成する。６４層のメモリセルを形成する場合であれば、チャネルホールのアスペクト比は４５にもなる。
高アスペクト比のパターンを高精度に形成するため様々な手法が提案されている。たとえば、半導体のエッチングにより形成するパターンのサイズをナノレベルで制御するための技術が提案されている（特許文献１）。この技術では、パッシベーション層として、自己組織化単分子層（ＳＡＭ：Self-assembled monolayer）または原子層堆積（ＡＬＤ：Atomic Layer Deposition）により形成した膜を用いる。基板に形成された凹部の側壁にパッシベーション層を形成した上でエッチングすることで高精度の異方性エッチングが実現される。
米国特許出願公開第２０１０／０１７３４９４号明細書
本開示は、エッチングにより形成されるパターンの形状、または形状の基板面内の均一性を改善できる。
本開示の一態様によるエッチング方法は、工程ａ）と工程ｂ）と工程ｃ）と工程ｄ）と工程ｅ）とを含む。工程ａ）は、被エッチング膜を有する基板を載置台上に提供する工程である。工程ｂ）は、被エッチング膜を部分的にエッチングして、凹部を形成する工程である。工程ｃ）は、載置台の温度を第１温度に設定して、凹部の側壁に第１の膜厚分布を有する第１膜を形成する工程である。工程ｄ）は、第１膜が形成された被エッチング膜をさらに部分的にエッチングする工程である。工程ｅ）は、載置台の温度を第１温度とは異なる第２温度に設定して、凹部の側壁に第１の膜厚分布とは異なる第２の膜厚分布を有する第２膜を形成する工程である。
本開示によれば、エッチングにより形成されるパターンの形状、または形状の基板面内の均一性を改善できる。
図１は、第１の実施形態に係るエッチング方法の流れの一例を示すフローチャートである。 図２Ａは、第１の実施形態に係るエッチング方法により形成されるパターンの一例について説明するための図１である。 図２Ｂは、第１の実施形態に係るエッチング方法により形成されるパターンの一例について説明するための図２である。 図２Ｃは、第１の実施形態に係るエッチング方法により形成されるパターンの一例について説明するための図３である。 図２Ｄは、第１の実施形態に係るエッチング方法により形成されるパターンの一例について説明するための図４である。 図３Ａは、第１温度条件下での実験結果を示すグラフである。 図３Ｂは、第２温度条件下での実験結果を示すグラフである。 図４は、図３Ａおよび図３Ｂの実験結果をまとめたグラフである。 図５は、第１の実施形態に係るエッチング方法において用いる条件の一例を示す図である。 図６は、第２の実施形態に係るエッチング方法の流れの一例を示すフローチャートである。 図７Ａは、第２の実施形態に係るエッチング装置の載置台が有するゾーンの一例を示す図である。 図７Ｂは、第２の実施形態に係るエッチング装置の載置台が有するゾーンの他の例を示す図である。 図７Ｃは、第２の実施形態に係るエッチング装置の載置台が有するゾーンのさらに他の例を示す図である。 図８は、第２の実施形態に係るエッチング方法における条件の一例を示す図である。 図９Ａは、第２の実施形態に係るエッチング方法による形状補正の一例について説明するための図である。 図９Ｂは、第２の実施形態に係るエッチング方法による形状補正の他の例について説明するための図である。 図１０は、一実施形態に係るエッチング装置の一例を示す図である。
以下に、開示する実施形態について、図面に基づいて詳細に説明する。なお、本実施形態は限定的なものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。なお、各図面において同一または相当の部分に対しては同一の符号を付する。
以下、実施形態の説明において、基板上に形成されるパターンの方向を説明する際には、基板表面に対して略垂直な方向を厚み方向または縦方向と呼ぶ。また、基板表面と略平行な方向を横方向と呼ぶ。基板が略円盤状の場合には、円盤の中心から円周に向かう基板表面と平行な方向を径方向とも呼ぶ。
以下の説明中、「パターン」とは基板上に形成された形状全般を指す。パターンはホール、トレンチ、ラインアンドスペース、マスク、基板上に形成された複数の形状全体を指す。また、「凹部」とは基板上に形成されたパターンのうち、基板の厚み方向に窪んだ形状の部分を指す。また、凹部は、窪んだ形状の内周面である「側壁」、窪んだ形状の底部分である「底部」、および、側壁と連続する、側壁近傍の基板表面である「頂部」を有する。また、頂部の角に囲まれた空間を「開口」と呼ぶ。なお、「開口」という用語は、凹部の底部および側壁により囲まれる空間全体または空間の任意の位置を指すためにも使用する。
（半導体プロセスにおいて発生する形状異常）
高アスペクト比のパターンを形成するためにエッチングするときに形状異常が発生することが知られている。たとえば、縦方向（膜厚方向）に凹部を形成する際に凹部の内周面が横方向に膨らむ形状異常が発生することがある。このような形状異常をボーイングと言う。
ボーイングが発生する位置は、基板上に形成されている膜の種類が変わる位置の直下であることが多い。例えば、エッチング対象である被エッチング膜の上にエッチングの際のマスクとなる層が積層されている場合、マスクと被エッチング膜との間でエッチングレートが異なる。このため、マスクから被エッチング膜に切り替わる位置でエッチング量が増え、マスク直下で横方向に開口が膨らみがちである。
また、ボーイングは、基板上に形成された凹部の底部に近い位置で発生することもある。これは、マスクの形状にゆがみが生じた場合等に、凹部の中でイオンが反跳して凹部の側壁にぶつかり、側壁を過剰にエッチングしているためと考えられる。
また、ボーイング以外にも、パターンが深さ方向に徐々に小さくなるテーパも発生する。これはエッチャントがパターンの深い部分ほど浅い部分と比較して到達しにくいためであると考えられる。かかる形状異常を抑制するためには、保護膜を形成する位置や厚みを制御できることが望ましい。
（第１の実施形態に係るエッチング方法の流れの一例）
図１は、第１の実施形態に係るエッチング方法の流れの一例を示すフローチャートである。第１の実施形態に係るエッチング方法は、基板が載置される載置台の温度を制御することにより、基板上に形成する膜の位置および厚みの少なくとも一方を制御する。
まず、基板を提供する（ステップＳ１００）。たとえば、被エッチング膜と、被エッチング膜上にマスクとを有する基板を提供する。基板は、内部に載置台が配置された反応チャンバ内に搬入され、載置台上に載置される。載置台上に配置された基板に対して、複数回数の処理を実行する。図１中、処理の回数を「ｎ」で示し、処理開始時に「ｎ＝１」と設定されているものとする。
まず、被エッチング膜を部分的にエッチングする（ステップＳ１０１）。部分エッチングにより、基板上に凹部を含むパターンが形成される。ステップ１０１ではエッチングガスが反応チャンバ内に供給されプラズマが生成される。プラズマ中のイオンを被エッチング膜に引き込むことで被エッチング膜がエッチングされる。
次に、基板の温度、基板が載置される載置台の温度を第ｎ温度（１回目の処理時は第１温度）に制御して、凹部に第ｎ膜を形成する（ステップＳ１０２）。第ｎ膜は、第ｎ温度に対応する第ｎの膜厚分布を有する。たとえば、１回目の成膜処理時、載置台の温度は第１温度に制御される。そして、第１の膜厚分布を有する第１膜が形成される。そして、第１膜が形成された被エッチング膜をさらに部分的にエッチングする（ステップＳ１０３）。
次に、実行回数が予め設定された回数に達したか否かを判定する（ステップＳ１０４）。実行回数が予め設定された回数に達したと判定した場合（ステップＳ１０４、Ｙｅｓ）、処理は終了する。実行回数が予め設定された回数に達していないと判定した場合（ステップＳ１０４、Ｎｏ）は、回数を更新して（ステップＳ１０５、ｎ＝ｎ＋１）ステップＳ１０２に戻る。たとえば、予め設定された回数が１０回である場合に実行回数が１回であれば、ステップＳ１０２に戻り、２回目の成膜処理を実行する。２回目の成膜処理時には、ステップＳ１０２において、載置台の温度は第２温度に制御され、第２の膜厚分布を有する第２膜が形成される。
その後、実行回数が予め設定された回数に達するまで処理が繰り返される。実行回数が予め設定された回数に達すると処理は終了する。
図１の処理中、１回の処理は成膜工程（ステップＳ１０２）とエッチング工程（ステップＳ１０３）以外の工程を含んでもよい。たとえば、ステップＳ１０３のエッチング工程に加えて、ステップＳ１０３とは異なる処理条件でエッチング工程を実行してもよい。また、ステップＳ１０２の成膜工程に加えて、ステップＳ１０２とは異なる処理条件で成膜工程を実行してもよい。また、ステップＳ１０３のエッチング工程およびステップＳ１０２の成膜工程はそれぞれ、１以上の工程を含んでもよい。たとえば、ステップＳ１０３において、同じまたは異なる処理条件のエッチング処理を複数回繰り返し実行してもよい。また、ステップＳ１０２において、同じまたは異なる処理条件の成膜処理を複数回繰り返し実行してもよい。
なお、図１の例では、実行回数を予め設定しておくものとした。これに限らず、ステップＳ１０２の成膜後にパターン形状を測定し、測定結果に応じて次の処理の実行要否および載置台の温度を決定してもよい。予め実行回数を設定する場合は、所望のエッチング深さに至るまでに要するエッチング処理（ステップＳ１０３）の回数を算定して設定してもよい。
（一実施形態において形成されるパターンの一例）
図２Ａ～図２Ｄは、一実施形態に係るエッチング方法により形成されるパターンの一例について説明するための図である。
図１のステップＳ１０２の成膜処理はたとえば、不飽和ＡＬＤを用いて行う。図２Ａ～図２Ｄについて説明する前に、いわゆるＡＬＤについて説明する。
ＡＬＤは通常、４つの処理工程を含む。まず、第１反応物（プリカーサとも呼ぶ）を基板が配置された反応チャンバに導入する。第１反応物に含まれる第１材料は、基板の表面に吸着する。表面が第１材料によって覆われた後、反応チャンバを排気する。次に、第１材料と反応する第２材料を含む第２反応物（反応ガスとも呼ぶ）を反応チャンバに導入する。第２材料は、基板上の第１材料と反応して膜を形成する。表面上の第１材料との反応が完了することで成膜が終了する。ＡＬＤは、所定の材料が基板表面に予め存在する物質に対して自己制御的に吸着、反応することで膜を形成する。このため、ＡＬＤは通常、十分な処理時間を設けることでコンフォーマルな成膜を実現する。
これに対して、不飽和ＡＬＤは、基板の表面上での自己制御的な吸着または反応が完了しないように処理条件を用いる。処理態様としては、少なくとも以下の二通りの態様がある。
（１）プリカーサを基板の表面全体に吸着させる。その後導入する反応物が、基板の表面全体にいきわたらないように制御する。
（２）プリカーサを基板の表面の一部のみに吸着させる。その後導入する反応物は、プリカーサが吸着した表面部分のみで成膜する。
第１の実施形態に係るエッチング方法は、（１）の手法を用いることで、凹部側壁上に形成する膜の位置および厚みを制御する。
図２Ａは、ステップＳ１０１の部分エッチングにより、基板１００上の第１層１０１およびその上の第２層１０２に凹部２００が形成された状態を示す。図２Ａの例では、第１層１０１は被エッチング膜である。第２層１０２は第１層１０１のエッチングにおけるマスクである。凹部２００は、底部２００Ｂ、側壁２００Ｓ、頂部２００Ｔを有する。
図２Ａにおいて、凹部２００は、第２層１０２の下から徐々に先細りするテーパ形状となっている。図２Ａの状態のままエッチングを続けると横方向のエッチングが進み、ボーイングが発生する。そこで、第１の実施形態では、不飽和ＡＬＤを用いて部分的にエッチングされた凹部２００の側壁に保護膜を形成してエッチングによるボーイングの発生を抑制する。
まず、基板が配置された反応チャンバ内にプリカーサＰを導入する。プリカーサＰの吸着のために十分な時間を設けることで、プリカーサＰは基板の表面全体に吸着する（図２Ｂ）。ここで、プリカーサＰの吸着にはプリカーサＰのプラズマを生成してもよいし、プリカーサＰのプラズマを生成しなくてもよい。プリカーサＰの吸着が完了すると、反応チャンバをパージする。次に、反応物Ｒを反応チャンバに導入し、反応物Ｒと、基板の表面に吸着したプリカーサＰとを反応させる。反応物ＲとプリカーサＰの反応は、反応物Ｒを含有する反応ガスを反応チャンバ内に導入してもよいし、反応物Ｒのプラズマを生成してプリカーサＰと反応させてもよい（図２Ｃ）。導入された反応物Ｒは、基板上のプリカーサＰと反応して第２層１０２の上方から徐々に保護膜３００（図２Ｄ参照）を形成する。ここで、保護膜３００の形成が凹部２００の底部２００Ｂに到達する前に、反応物Ｒをパージする。このように処理することで、ＡＬＤの手法を用いつつ、凹部２００の側壁２００Ｓ全体に保護膜３００を形成するのではなく、第１層１０１の上部および第２層１０２のみに保護膜３００を形成することができる（図２Ｃ）。図２Ａ、図２Ｂ、図２Ｃに示す処理を繰り返すことで、図２Ｄに示す形状を得ることができる。
なお、図２Ａ～図２Ｄの例では、反応物Ｒを凹部２００の底部２００Ｂまで行き渡らせないことで、不飽和ＡＬＤを実現した。別の例ではこれに代えて、プリカーサＰを凹部２００の底部２００Ｂまで行き渡らせない（プリカーサＰを凹部２００の底部２００Ｂまで吸着させない）ことで不飽和ＡＬＤを実現してもよい。
（選択的吸着および反応のための処理条件）
上記のように、第１の実施形態に係るエッチング方法では、プリカーサの吸着または反応物の反応をパターンの所定部分で生じさせるため、処理条件を調整する。一実施形態では、プリカーサの吸着または反応物の反応が凹部の頂部および側壁上部のみで生じるように処理条件を調整する。
上記エッチング方法を実現するために調整できる処理条件はたとえば、基板を載置する載置台の温度、反応チャンバ内の圧力、導入するプリカーサの流量および導入時間、導入する反応物の流量および導入時間、各工程の処理時間等である。また、プラズマを使用する処理の場合は、プラズマ生成のために印加する高周波（ＲＦ）電力の値を調整してもよい。
ここでは載置台の温度に着目して、形成する膜の位置および厚みを制御した。
（温度制御による膜厚および成膜位置の調整）
図３Ａは、第１温度条件下での実験結果を示すグラフである。図３Ｂは、第２温度条件下での実験結果を示すグラフである。
図３Ａおよび図３Ｂに示す実験では、プリカーサの導入、パージ、反応物の導入、パージの４ステップからなる処理を３５回実行した。反応物の導入においては、反応物をプラズマ化した。プリカーサはシリコン含有ガス、反応物はアルゴンで希釈した酸素ガスを用いた。形成した保護膜は酸化シリコン膜である。この実験では、反応物を導入する際の載置台の温度を２種類に設定し、形成される膜の厚みと位置とを測定した。図３Ａの実験は載置台の温度を１０℃に調整し、図３Ｂの実験は載置台の温度を６０℃に調整して行った。また、反応物の導入時間（プラズマの生成時間）を１秒、４秒、１０秒、飽和完了時間（反応物が基板表面上で飽和を完了するために十分な時間）の４種類に設定した。
図３Ａおよび図３Ｂにおいては、横軸に形成した凹部の開口寸法（ＣＤ：Critical Dimension）をナノメートル［ｎｍ］単位で示し、縦軸に凹部の深さをマイクロメートル［μｍ］単位で示している。各図において、「Initial」は実験開始前の凹部の開口寸法を示し、「Conformal」は飽和完了時間まで処理を行った場合の開口寸法を示している。図３Ａおよび図３Ｂから分かるように「Conformal」のときは、凹部の深さに関わらずほぼ一様の厚みで膜が形成されている。
次に、反応物の導入時間を変えて形成される膜の厚さを測定した。図３Ａのグラフから分かるように、反応物の導入時間を１０秒とした場合に形成される膜の状態は、若干下方に向けて膜厚が減少するがほぼコンフォーマルである。また、反応物の導入時間を４秒とした場合には、１０秒の場合とは形成される膜の厚みに差が生じ、凹部の側壁下部には１０秒の場合と比べ薄い膜が形成されている。１秒とした場合、凹部の頂部から約０．６μｍの位置までは上から下に向けて厚みが徐々に減少する膜が形成されているが、０．６μｍより下の部分にはほぼ成膜されていない。
他方、載置台の温度を６０℃とした図３Ｂのグラフを見ると、反応物の導入時間を１０秒とした場合に形成される膜の状態は、若干下方に向けて膜厚が減少するがほぼコンフォーマルである。反応物の導入時間を４秒とした場合には、１０秒の場合とは形成される膜の厚みに差が生じ凹部の側壁下部には１０秒の場合と比べて薄い膜が形成されている。１秒とした場合には、凹部の頂部から約１μｍの位置までは上から下に向けて厚みが徐々に減少する膜が形成されているが、１μｍより下の部分にはほぼ成膜されていない。
短くすると何れの場合も、パターンの膜厚方向に徐々に厚みが減少する膜を形成できる。特に導入時間を１秒にした場合では、載置台の温度を１０℃に制御すれば０．６μｍより下の位置での成膜を抑制でき、６０℃に制御すれば１μｍより下の位置での成膜を抑制できる。このように、図３Ａおよび図３Ｂに示す実験結果から、載置台の温度を変えることによって、形成される膜の厚みと膜の分布とを調整できることが分かる。
図４は、図３Ａおよび図３Ｂの実験結果をまとめたグラフである。具体的には図４は、拡散方程式等を用いて算出される酸素（Ｏ２）プラズマの飽和時間とアスペクト比との対応を示すグラフに、実験結果を重ねあわせて得た。
図４に示すように、反応物の導入時間（ここではＯ２プラズマの照射時間）の変化に対応して、膜が形成される下限位置（Ａ／Ｒ：アスペクト比）が変化している。また、載置台の温度を１０℃にした場合と６０℃にした場合とで、膜が形成される下限位置にアスペクト比約２０の差がついている（図４中矢印で示す部分。）。このことから、載置台の温度をたとえば１０℃から６０℃の範囲内で変動させることによって、成膜下限位置をアスペクト比約２０の範囲で変動させることができる。
このため、第１の実施形態に係るエッチング方法は、ボーイングやテーパ等の形状異常が発生する位置を予め観測した上で、当該形状異常が発生するであろう領域に保護膜を形成する。また、第１の実施形態に係るエッチング方法は、基板が載置される載置台の温度を調整することで、成膜領域を調整する。また、第１の実施形態に係るエッチング方法では、不飽和ＡＬＤを用いて膜を形成すれば、膜厚方向に徐々に膜厚が減少する膜を形成できる。このため、第１の実施形態によれば、テーパ形状やボーイング等の形状異常に対応する領域（位置）に保護膜を形成できる。
（温度制御例）
なお、図１においては説明の便宜のため、成膜処理（ステップＳ１０２）中の載置台の設定温度は第１温度、第２温度、の順に変更されるものとした。ただし、載置台の設定温度は、成膜処理ごとに変更してもよく、変更しなくてもよい。載置台の設定温度は、複数の成膜処理に渡り同じであってもよい。すなわち、形成する凹部の形状や処理条件に応じて、第１温度と第２温度が同一であってもよく、第１温度が第２温度よりも高くても低くてもよい。
たとえば、テーパ形状のように上部から底部に向けて凹部開口が狭くなる形状異常を抑制する場合、上部から底部にむけて膜厚が減少する保護膜を形成する。凹部のアスペクト比の増加に伴い保護膜形成時（図１のステップＳ１０２）の載置台の温度を高くすることで、保護膜の成膜領域を下方に移動させることができる。
またたとえば、ボーイングが凹部の上方に発生する場合は、保護膜形成時の載置台の温度を低くする。これにより保護膜がボーイング発生する位置をカバーするように合わせることができる。またたとえば、ボーイングが凹部底部近傍に発生する場合は、保護膜形成時の載置台の温度を高くすればよい。
このように、予め形状異常が発生する位置を特定し、当該異常に対応する厚みおよび位置に保護膜を形成することで、パターンの形状を向上させることができる。
図５は、第１の実施形態に係るエッチング方法において用いる条件の一例を示す図である。図５の例では条件として、「回数」、「載置台温度」、「処理条件」を設定している。「回数」は処理の回数、すなわち何回目の処理かを示す。「載置台温度」は、対応する回数の処理における成膜処理（図１、ステップＳ１０２）時の載置台の設定温度を示す。「処理条件」は、載置台温度以外の処理条件を示す。処理条件はたとえば、プリカーサおよび反応物の種類、流量、反応チャンバの圧力等である。図５の例では、回数が１～１０のときに載置台の温度を１０℃に設定し、回数が１１～２０のときに載置台の温度を２０℃に設定し、回数が２１～３０のときに載置台の温度を３０℃に設定している。図５の例は、処理が進むにつれて載置台の温度を上げることで、保護膜が形成される位置を徐々に下方に移動させる条件である。なお、第１の実施形態に係るエッチング方法において用いる温度条件は特に限定されない。たとえば、載置台の温度を処理が進むにつれていったん高くした後再び下げる条件を用いてもよく、載置台の温度を徐々に下げる条件を用いてもよい。
（第１の実施形態の効果）
上記第１の実施形態に係るエッチング方法は、工程ａ）と工程ｂ）と工程ｃ）と工程ｄ）と工程ｅ）とを含む。工程ａ）は、被エッチング膜を有する基板を載置台上に提供する工程である。工程ｂ）は、被エッチング膜を部分的にエッチングして、凹部を形成する工程である。工程ｃ）は、載置台の温度を第１温度に設定して、凹部の側壁に第１の膜厚分布を有する第１膜を形成する工程である。工程ｄ）は、第１膜が形成された被エッチング膜をさらに部分的にエッチングする工程である。工程ｅ）は、載置台の温度を第１温度とは異なる第２温度に設定して、凹部の側壁に第１の膜厚分布とは異なる第２の膜厚分布を有する第２膜を形成する工程である。このため、第１の実施形態に係る方法は、第１温度に対応する第１の膜厚分布を有する第１膜と、第２温度に対応する第２の膜厚分布を有する第２膜とを形成できる。このため、第１の実施形態によれば、温度に応じて形成する膜の膜厚分布を調整できる。このため、半導体のエッチングにより形成されるパターンの形状を改善することができる。
また、第１の実施形態において、第１温度と第２温度とは異なる。また、第１温度は第２温度よりも低温であってもよい。また、第１温度は第２温度よりも高温であってもよい。このため、第１の実施形態によれば、半導体のエッチングにより形成されるパターンの形状に応じて、温度を調整して膜厚分布を調整できる。また、第１の実施形態によれば、エッチングによりパターンの形状異常が発生するであろう領域に保護膜を形成できる。
また、第１の実施形態において、載置台の温度に加えて又は温度に替えて、他の処理条件を調整することにより、膜厚分布を調整してもよい。たとえば、上記工程ｃ）は、工程ｃ－１）と工程ｃ－２）とを含んでよい。工程ｃ－１）は、第１反応物を供給し、凹部の側壁に第１反応物を吸着させる工程である。工程ｃ－２）は、第２反応物を供給し、第１反応物と第２反応物とを反応させて膜を形成する工程である。また、上記工程ｅ）は、工程ｅ－１）と工程ｅ－２）とを含んでよい。工程ｅ－１）は、第３反応物を供給し、凹部の側壁に第３反応物を吸着させる工程である。工程ｅ－２）は、第４反応物を供給し、第３反応物と第４反応物とを反応させて膜を形成する工程である。そして、工程ｃ－２）の処理時間の長さを、工程ｅ－２）の処理時間の長さと異ならせることにより、形成する膜の厚みおよび位置の少なくとも一方をさらに変化させてもよい。このように処理条件を調整することで、半導体のエッチングにより形成されるパターンの形状をさらに改善できる。
また、第１の実施形態において、第１の膜厚分布は、基板の厚み方向に膜厚が変化する分布である。このため、第１の実施形態によれば、基板の厚み方向に膜厚分布を調整して、半導体のエッチングにより形成されるパターンの形状を改善できる。
また、第１の実施形態において、被エッチング膜は工程ｂ）および工程ｄ）のエッチングの対象膜であり、エッチングの対象膜上にマスクを含んでよい。また、被エッチング膜は、シリコン含有層であってよい。シリコン含有膜はシリコン含有誘電体膜であってよい。一例はシリコン酸化膜（ＳｉＯｘ）を含む。また、被エッチング膜上のマスクは、カーボン含有マスクや金属含有マスクであってよい。また、被エッチング膜およびマスクは互いに異なる組成を持つシリコン含有膜であってよい。
また、第１の実施形態において、工程ｂ）、工程ｃ）、工程ｄ）および工程ｅ）を、凹部のアスペクト比が少なくとも４０になるまで繰り返してもよい。このため、製造する半導体デバイスの種類や、第１の実施形態を適用するプロセスに応じて、凹部のアスペクト比を調整できる。
（第２の実施形態）
上記第１の実施形態は、成膜処理ごとに設定される載置台の温度を変化させることにより、形成される保護膜の位置および厚みを調整した。これに限らず、載置台の温度を載置台の面内で変えてもよい。第２の実施形態として、載置台の面内に温度差をつけて成膜する例を説明する。
図６は、第２の実施形態に係るエッチング方法の流れの一例を示すフローチャートである。まず、基板を提供する（ステップＳ２００）。たとえば、被エッチング膜と、被エッチング膜上にマスクとを有する基板を提供する。基板は、内部に載置台が配置された反応チャンバ内に搬入され、載置台上に載置される。載置台上に配置された基板に対して、複数回数の処理を実行する。図６中、処理の回数を「ｎ」で示し、処理開始時に「ｎ＝１」と設定されているものとする。ステップＳ２００の処理は、図１のステップＳ１００と同様である。
そして、被エッチング膜を部分的にエッチングして（ステップＳ２０１、部分エッチング）、基板上に凹部を含むパターンを形成する。
次に、基板の温度、基板が載置される載置台の温度を制御する。載置台の複数のゾーンのうち少なくとも２つのゾーンを異なる温度に制御して、凹部に膜（保護膜）を形成する（ステップＳ２０２）。膜は、載置台のゾーン各々の制御温度に対応する異なる膜厚分布を有する。たとえば、相対的に高温に制御される第１ゾーンにおいて形成される第１膜の第１の膜厚分布は、相対的に低温に制御される第２ゾーンにおいて形成される第２膜の第２の膜厚分布と異なる。たとえば、第１膜は形成される位置の下限は、第２膜が形成される位置の下限よりも下方である。そして、第１膜および第２膜が形成された被エッチング膜をさらに部分的にエッチングする（ステップＳ２０３）。
次に、実行回数が予め設定された回数に達したか否かを判定する（ステップＳ２０４）。実行回数が予め設定された回数に達したと判定した場合（ステップＳ２０４、Ｙｅｓ）、処理は終了する。予め設定された回数は１以上である。実行回数が予め設定された回数に達していないと判定した場合（ステップＳ２０４、Ｎｏ）は、回数を更新し（ステップＳ２０５、ｎ＝ｎ＋１）ステップＳ２０２に戻り、成膜処理を行う。ｎ＋１回目の成膜処理において、載置台の複数ゾーンの温度セットをｎ回目とは異なる温度セットに設定してもよい。温度セットとは、複数ゾーンの各々について温度を設定する際の温度の組み合わせをいう。
その後、実行回数が予め設定された回数に達するまで処理が繰り返される。実行回数が予め設定された回数に達すると処理は終了する。
（温度制御可能なゾーン）
このように、第２の実施形態においては、各成膜処理の載置台の設定温度は１つではなく複数である。また、複数の設定温度は、載置台の複数のゾーンに対応づけられる。次に、載置台のゾーンについて説明する。
第２の実施形態では、載置台の温度を載置台の面内で変化させるため、載置台面を独立して温度制御可能な複数のゾーンに分割する。そして、各ゾーンに対応するヒータを載置台内に配置する。
なお、独立して温度制御可能なゾーンの数および形状は特に限定されない。たとえば、円形の載置台面を同心円状に複数ゾーンに分割してもよい。さらに各ゾーン各々を周方向に複数ゾーンに分割してもよい。また、各ゾーンを周方向に分割する際、分割数は同じであっても異なっていてもよい。また、各ゾーンを周方向に分割する際、分割する位置は周方向に同一位置であってもよく、異なっていてもよい。
図７Ａ～図７Ｃは、第２の実施形態に係るエッチング装置の載置台が有するゾーンの一例を示す図である。第２の実施形態においては、予め独立して温度制御可能な複数のゾーンを載置台に設ける。
図７Ａに示す載置台１１Ａは３つのゾーンに分割される。第１ゾーンＺ１は、基板の中心部に対応する。第２ゾーンＺ２は、基板のエッジ部に対応する。第３ゾーンＺ３は、基板の中心部とエッジ部との間の環状部に対応する。第１ゾーンＺ１、第２ゾーンＺ２および第３ゾーンＺ３の大きさは特に限定されない。
図７Ｂに示す載置台１１Ｂは１４のゾーンに分割される。載置台１１Ｂは、中心から円周にかけて同心円状に４つに区切られている。中央に円形の第１ゾーンＺ１が位置する。第１ゾーンＺ１の周りに、ドーナッツを４等分した形に第２ゾーンＺ２、第３ゾーンＺ３、第４ゾーンＺ４および第５ゾーンＺ５が配置される。さらに、第２～第５ゾーンＺ２～Ｚ５の周りに、８つのゾーンが配置される。８つのゾーンは、第６ゾーンＺ６、第７ゾーンＺ７、第８ゾーンＺ８、第９ゾーンＺ９、第１０ゾーンＺ１０、第１１ゾーンＺ１１、第１２ゾーンＺ１２、第１３ゾーンＺ１３である。さらに、第６～第１３ゾーンＺ６～Ｚ１３の周りに、環状の第１４ゾーンＺ１４が配置される。
図７Ｃに示す載置台１１Ｃも１４のゾーンに分割される。載置台１１Ｃは、径方向に４つに分割され、さらに周方向に分割されている。第１ゾーンＺ１は中心の円状部分である。第１ゾーンＺ１を囲む環状の部分は、第２ゾーンＺ２、第３ゾーンＺ３、第４ゾーンＺ４および第５ゾーンＺ５の４つに周方向に分割されている。最外周部から２番目の第６ゾーンＺ６は周方向に分割されていない。最外周部は、８つのゾーンＺ７～Ｚ１４に周方向に分割されている。
図７Ａ～図７Ｃに示す載置台のゾーン分割は一例にすぎず、異なる態様に分割してもよい。また、載置台のゾーンは、基板の領域に対応して設けてよい。たとえば、基板の第１領域に対応する第１ゾーン、基板の第２領域に対応する第２ゾーンを設けてもよい。この場合、第１領域は基板の中心を含む領域、第２領域は基板のエッジを含む領域としてもよい。
図７Ａを例として載置台の面内温度制御について説明する。図７Ａに示すゾーン分割は、基板の中心部とエッジ部との間で形成されるパターンの状態に差が生じる場合に適している。たとえば、成膜処理およびエッチング処理において、エッチング装置内のプラズマ密度差等により、基板の中心部とエッジ部との間で成膜量およびエッチング量に差が発生する場合がある。かかる場合に、成膜量が多くなる位置の載置台温度を低く設定し、成膜量が少なくなる位置の載置台温度を高く設定する。
図８は、第２の実施形態に係るエッチング方法における条件の一例を示す図である。図８の例では条件として、「条件番号」、「載置台温度、第１ゾーン、第２ゾーン、第３ゾーン」、「処理条件」を設定している。「条件番号」は各条件を一意に識別するための番号である。「載置台温度」は対応する条件において設定される載置台の各ゾーンの温度を示す。「載置台温度」は「第１ゾーン」「第２ゾーン」「第３ゾーン」の各々について異なる温度を設定できる。「処理条件」は載置台温度以外の処理条件である。たとえば、図８の例では、条件番号「１」に対応付けて、第１ゾーンは１０℃、第２ゾーンは６０℃、第３ゾーンは３０℃に載置台温度が設定されている。このように、載置台の中央からエッジにかけて載置台の温度が変化するように設定することができる。
図９Ａおよび図９Ｂは、第２の実施形態に係るエッチング方法による形状補正の一例について説明するための図である。図９Ａに示す基板１１０上には被エッチング膜１２０、マスク１３０が順に形成されている。そして、エッチングにより凹部２０１が形成されている。凹部２０１は、被エッチング膜１２０とマスク１３０との境界の下でボーイングが発生している。また、凹部２０１は被エッチング膜１２０において徐々に下方に開口が狭くなるテーパ形状となっている。保護膜３０１は、上記第１の実施形態に係るエッチング方法と同様の成膜処理（図１、ステップＳ１０２）により形成される。
図９Ｂの凹部２０２は、凹部２０１と比較してボーイングによる横方向へのふくらみが大きい。また、図９Ｂに示すボーイングの下端は図９Ａに示すボーイングの下端よりもやや下方に位置する。図９Ｂの凹部２０２の位置においては、保護膜３０１は、図９Ａの凹部２０１の位置よりも下方まで保護膜３０１が延びている。これは、凹部２０１の位置における載置台の温度と、凹部２０２の位置における載置台の温度との間に温度差を設けることで、保護膜３０１が形成される位置および膜厚の分布を調整したことによる。図９Ａおよび図９Ｂの例では、凹部２０１の位置における載置台の温度を、凹部２０２の位置における載置台の温度よりも低くすることで、凹部２０１，２０２のいずれにおいてもそれぞれのボーイングの下端を超える位置まで保護膜３０１を形成する。保護膜３０１はＣＶＤにより形成してもよいし、不飽和ＡＬＤで形成してもよい。
（第２の実施形態の効果）
上記第２の実施形態に係るエッチング方法は、工程ａ）と工程ｂ）と工程ｃ）と工程ｄ）とを含む。工程ａ）は、被エッチング膜を有する基板を載置台上に提供する工程である。工程ｂ）は、被エッチング膜を部分的にエッチングして、凹部を形成する工程である。工程ｃ）は、載置台の複数のゾーンのうち少なくとも２つのゾーンを異なる温度に設定して、当該少なくとも２つのゾーンにおいて深さ方向に異なる膜厚分布を有する膜を凹部の側壁に形成する工程である。工程ｄ）は、膜が形成された被エッチング膜をさらに部分的にエッチングする工程である。このように、載置台の温度に面内差が生じるように制御することで、一つの基板内の異なる領域で被エッチング膜の膜厚方向の異なる位置にボーイングが発生する場合であっても、それぞれの領域で適切な分布を持つ保護膜を形成することでボーイングを抑制してエッチングすることができる。
（実施形態に係るエッチング装置の構成例）
図１０は、実施形態にかかるエッチング装置の一例を示す図である。図１０に示すエッチング装置はプラズマ処理装置である。図１０に示すプラズマ処理装置１は、反応チャンバ１０、ガス供給部２０、ＲＦ（Radio Frequency）電力供給部３０、排気システム４０、及び制御部５０を含む。
本実施形態において、反応チャンバ１０は、支持部１１（載置台とも呼ぶ）及び上部電極シャワーヘッドアセンブリ１２を含む。支持部１１は、反応チャンバ１０内の処理空間１０ｓの下部領域に配置される。上部電極シャワーヘッドアセンブリ１２は、支持部１１の上方に配置され、反応チャンバ１０の天板の一部として機能し得る。
支持部１１は、処理空間１０ｓにおいて基板Ｗを支持するように構成される。本実施形態において、支持部１１は、下部電極１１１、静電チャック１１２、及びエッジリング１１３を含む。静電チャック１１２は、下部電極１１１上に配置され、静電チャック１１２の上面で基板Ｗを支持するように構成される。エッジリング１１３は、下部電極１１１の周縁部上面において基板Ｗを囲むように配置される。支持部１１の基板Ｗを支持する表面は、独立して温度制御可能な複数のゾーンに分割される（図７Ａ～７Ｃ参照）。支持部１１の内部には複数のヒータが配置される。図１０の例では、３つのヒータ１１１ａ，１１１ｂ，１１１ｃが径方向に並べて配置される。ヒータ１１１ａ，１１１ｂ，１１１ｃは各々ゾーンの一つに対応し、対応するゾーンを加熱する。ヒータの具体的な形状や種類は特に限定されない。ヒータ１１１ａ，１１１ｂ，１１１ｃはそれぞれ温度制御部１１１ｄ，１１１ｅ，１１１ｆと接続される。
上部電極シャワーヘッドアセンブリ１２は、ガス供給部２０からの１又はそれ以上の処理ガスを処理空間１０ｓに供給するように構成される。本実施形態において、上部電極シャワーヘッドアセンブリ１２は、ガス入口１２ａ、ガス拡散室１２ｂ、及び複数のガス出口１２ｃを含む。ガス入口１２ａは、ガス供給部２０及びガス拡散室１２ｂと流体連通される。複数のガス出口１２ｃは、ガス拡散室１２ｂ及び処理空間１０ｓと流体連通される。本実施形態において、上部電極シャワーヘッドアセンブリ１２は、１又はそれ以上の処理ガスをガス入口１２ａからガス拡散室１２ｂ及び複数のガス出口１２ｃを介して処理空間１０ｓに供給するように構成される。
ガス供給部２０は、１又はそれ以上のガスソース２１及び１又はそれ以上の流量制御器２２を含んでもよい。本実施形態において、ガス供給部２０は、１又はそれ以上の処理ガスを、各々のガスソース２１から各々の流量制御器２２を介してガス入口１２ａに供給するように構成される。流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。更に、ガス供給部２０は、１又はそれ以上の処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。
ＲＦ電力供給部３０は、ＲＦ電力、例えば１又はそれ以上のＲＦ信号を、下部電極１１１、上部電極シャワーヘッドアセンブリ１２、又は、下部電極１１１及び上部電極シャワーヘッドアセンブリ１２の双方のような１又はそれ以上の電極に供給するように構成される。本実施形態において、ＲＦ電力供給部３０は、２つのＲＦ生成部３１ａ，３１ｂ及び２つの整合回路３２ａ，３２ｂを含む。本実施形態において示されたＲＦ電力供給部３０は、第１のＲＦ信号を第１のＲＦ生成部３１ａから第１の整合回路３２ａを介して下部電極１１１に供給するように構成される。ＲＦスペクトルは、３Ｈｚ～３０００ＧＨｚの範囲の電磁スペクトルの一部を包含する。半導体プロセスのような電子材料プロセスに関して、プラズマ生成のために用いられるＲＦスペクトルは、好ましくは１００ｋＨｚ～３ＧＨｚ、より好ましくは２００ｋＨｚ～１５０ＭＨｚの範囲内である。例えば、第１のＲＦ信号は、２７ＭＨｚ～１００ＭＨｚの範囲内の周波数を有してもよい。また、本実施形態において示されたＲＦ電力供給部３０は、第２のＲＦ信号を第２のＲＦ生成部３１ｂから第２の整合回路３２ｂを介して下部電極１１１に供給するように構成される。例えば、第２のＲＦ信号は、４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数を有してもよい。代わりに、第２のＲＦ生成部３１ｂに代えて、直流電圧（Direct Current）パルス生成部を用いてもよい。更に、図示は省略するが、ここでは他の実施形態が考慮される。例えば、代替実施形態において、ＲＦ電力供給部３０は、第１のＲＦ信号をＲＦ生成部から下部電極１１１に供給し、第２のＲＦ信号を他のＲＦ生成部から下部電極１１１に供給し、第３のＲＦ信号を更に他のＲＦ生成部から下部電極１１１に供給するように構成されてもよい。加えて、他の代替実施形態において、ＤＣ電圧が上部電極シャワーヘッドアセンブリ１２に印加されてもよい。また更に、種々の実施形態において、１又はそれ以上のＲＦ信号（即ち、第１のＲＦ信号、第２のＲＦ信号等）の振幅がパルス化又は変調されてもよい。振幅変調は、オン状態とオフ状態との間、あるいは、２又はそれ以上の異なるオン状態の間でＲＦ信号振幅をパルス化することを含んでもよい。ＲＦ信号の位相整合が制御されてもよく、２又はそれ以上のＲＦ信号の振幅変調の位相整合は、同期化されてもよく、非同期であってもよい。
排気システム４０は、例えば反応チャンバ１０の底部に設けられた排気口１０ｅに接続され得る。排気システム４０は、圧力弁や、ターボ分子ポンプ、粗引きポンプ又はこれらの組み合わせのような真空ポンプを含んでもよい。
本実施形態において、制御部５０は、ここで述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な指示を処理する。制御部５０は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。制御部５０は、例えばコンピュータ５１を含んでもよい。コンピュータ５１は、例えば、処理部（ＣＰＵ; Central Processing Unit）５１１、記憶部５１２、及び通信インターフェース５１３を含む。処理部５１１は、記憶部５１２に格納されたプログラムに基づいて種々の制御動作を行うように構成され得る。記憶部５１２は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、及び、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等のような補助記憶装置からなるグループから選択される少なくとも１つのメモリタイプを含んでもよい。通信インターフェース５１３は、ＬＡＮ（Local Area Network）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
上記のように、実施形態に係る装置は、エッチング装置であって、処理空間を提供する反応チャンバを備える。エッチング装置は、反応チャンバの内部に設けられる載置台であって、独立して温度制御可能な複数のゾーンを有し基板を載置可能な載置面を有する載置台を備える。エッチング装置は、反応チャンバの内部に処理ガスを供給するためのガス供給部を備える、エッチング装置は、複数のゾーンの温度とガス供給部の動作とを制御する制御部を備える。制御部は、エッチング方法を各部に実行させる。エッチング方法は、ａ）被エッチング膜を有する基板を載置台上に提供する工程を含む。エッチング方法は、ｂ）被エッチング膜を部分的にエッチングして、凹部を形成する工程を含む。エッチング方法は、ｃ）載置台の温度を第１温度に設定して、凹部の側壁に第１の膜厚分布を有する第１膜を形成する工程を含む。エッチング方法は、ｄ）第１膜が形成された被エッチング膜をさらに部分的にエッチングする工程を含む。エッチング方法は、ｅ）載置台の温度を第１温度とは異なる第２温度に設定して、凹部の側壁に第１の膜厚分布とは異なる第２の膜厚分布を有する第２膜を形成する工程を含む。
上記の実施形態は単なる例示であって本開示の範囲を制限することを意図するものではない。それ故、本開示の趣旨から逸脱することなく種々の追加、省略、置換及び変更が行われてもよい。
１ プラズマ処理装置
１０ 反応チャンバ
１０ｅ 排気口
１０ｓ 処理空間
１１ 支持部（載置台）
１１１ 下部電極
１１１ａ，１１１ｂ，１１１ｃ ヒータ
１１１ｄ，１１１ｅ，１１１ｆ 温度制御部
１１２ 静電チャック
１１３ エッジリング
１２ 上部電極シャワーヘッドアセンブリ
１２ａ ガス入口
１２ｂ ガス拡散室
１２ｃ ガス出口
２０ ガス供給部
２１ ガスソース
２２ 流量制御器
３０ ＲＦ（Radio Frequency）電力供給部
３１ａ，３１ｂ 第１、第２のＲＦ生成部
３２ａ，３２ｂ 第１、第２の整合回路
４０ 排気システム
５０ 制御部
５１ コンピュータ
５１１ 処理部
５１２ 記憶部
５１３ 通信インターフェース
Ｗ 基板

Claims (12)

  1. エッチング方法であって、
    ａ）被エッチング膜を有する基板を載置台上に提供する工程と、
    ｂ）前記被エッチング膜を部分的にエッチングして、凹部を形成する工程と、
    ｃ）前記載置台の温度を第１温度に設定して、前記凹部の側壁に第１の膜厚分布を有する第１膜を形成する工程と、
    ｄ）前記第１膜が形成された前記被エッチング膜をさらに部分的にエッチングする工程と、
    ｅ）前記載置台の温度を前記第１温度とは異なる第２温度に設定して、前記凹部の側壁に前記第１の膜厚分布とは異なる第２の膜厚分布を有する第２膜を形成する工程と、
    を含む、エッチング方法。
  2. 前記第２温度は前記第１温度よりも高い、請求項１に記載のエッチング方法。
  3. 前記基板の第１領域に対応する前記載置台の第１ゾーンと、前記基板の第２領域に対応する前記載置台の第２ゾーンと、を異なる温度に調節することにより、前記第１領域に形成する第１膜の厚みおよび位置の少なくとも一方を、前記第２領域に形成する第１膜の厚みおよび位置の少なくとも一方から変化させる、請求項１または２に記載のエッチング方法。
  4. 前記第１領域は基板の中心を含む領域であり、前記第２領域は基板のエッジを含む領域である、請求項３に記載のエッチング方法。
  5. 前記ｃ）は、
    ｃ－１）第１反応物を供給し、前記凹部の側壁に前記第１反応物を吸着させる工程と、
    ｃ－２）第２反応物を供給し、前記第１反応物と前記第２反応物とを反応させて膜を形成する工程と、
    を含み、
    前記ｅ）は、
    ｅ－１）第３反応物を供給し、前記凹部の側壁に前記第３反応物を吸着させる工程と、
    ｅ－２）第４反応物を供給し、前記第３反応物と前記第４反応物とを反応させて膜を形成する工程と、
    を含み、
    前記ｃ－２）の処理時間の長さを、前記ｅ－２）の処理時間の長さと異ならせることにより、形成する膜の厚みおよび位置の少なくとも一方をさらに変化させる、請求項１から４のいずれか１項に記載のエッチング方法。
  6. 前記第１の膜厚分布は、前記基板の厚み方向および径方向の少なくとも一方向に膜厚が変化する分布である、請求項１から５のいずれか１項に記載のエッチング方法。
  7. 前記第２の膜厚分布は、前記基板の厚み方向および径方向の少なくとも一方向に膜厚が変化する分布である、請求項１から５のいずれか１項に記載のエッチング方法。
  8. 前記被エッチング膜は、シリコン含有層を含む、請求項１から７のいずれか１項に記載のエッチング方法。
  9. 前記基板は前記被エッチング膜上にカーボン含有マスクを有する、請求項１から８のいずれか１項に記載のエッチング方法。
  10. 前記ｂ）、前記ｃ）、前記ｄ）および前記ｅ）を、前記凹部のアスペクト比が少なくとも４０になるまで繰り返す、請求項１から９のいずれか１項に記載のエッチング方法。
  11. エッチング方法であって、
    ａ）被エッチング膜を有する基板を載置台上に提供する工程と、
    ｂ）前記被エッチング膜を部分的にエッチングして、凹部を形成する工程と、
    ｃ）前記載置台の複数のゾーンのうち少なくとも２つのゾーンを異なる温度に設定して、当該少なくとも２つのゾーンにおいて深さ方向に異なる膜厚分布を有する膜を前記凹部の側壁に形成する工程と、
    ｄ）前記膜が形成された前記被エッチング膜をさらに部分的にエッチングする工程と、
    を含む、エッチング方法。
  12. エッチング装置であって、
    処理空間を提供する反応チャンバと、
    前記反応チャンバの内部に設けられる載置台であって、独立して温度制御可能な複数のゾーンを有し基板を載置可能な載置面を有する載置台と、
    前記反応チャンバの内部に処理ガスを供給するためのガス供給部と、
    前記複数のゾーンの温度と前記ガス供給部の動作とを制御する制御部と、
    を備え、
    前記制御部は、
    ａ）被エッチング膜を有する基板を載置台上に提供する工程と、
    ｂ）前記被エッチング膜を部分的にエッチングして、凹部を形成する工程と、
    ｃ）前記載置台の温度を第１温度に設定して、前記凹部の側壁に第１の膜厚分布を有する第１膜を形成する工程と、
    ｄ）前記第１膜が形成された前記被エッチング膜をさらに部分的にエッチングする工程と、
    ｅ）前記載置台の温度を前記第１温度とは異なる第２温度に設定して、前記凹部の側壁に前記第１の膜厚分布とは異なる第２の膜厚分布を有する第２膜を形成する工程と、
    を含むエッチング方法を各部に実行させる、
    エッチング装置。
JP2019212241A 2019-11-25 2019-11-25 エッチング方法およびエッチング装置 Active JP7330078B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019212241A JP7330078B2 (ja) 2019-11-25 2019-11-25 エッチング方法およびエッチング装置
TW109138980A TW202121532A (zh) 2019-11-25 2020-11-09 蝕刻方法及蝕刻裝置
KR1020200153442A KR20210064063A (ko) 2019-11-25 2020-11-17 에칭 방법 및 에칭 장치
CN202011284490.4A CN112838004A (zh) 2019-11-25 2020-11-17 蚀刻方法以及蚀刻装置
US16/953,369 US11380555B2 (en) 2019-11-25 2020-11-20 Etching method and etching apparatus
US17/832,683 US20220301881A1 (en) 2019-11-25 2022-06-06 Etching method and etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019212241A JP7330078B2 (ja) 2019-11-25 2019-11-25 エッチング方法およびエッチング装置

Publications (2)

Publication Number Publication Date
JP2021086849A JP2021086849A (ja) 2021-06-03
JP7330078B2 true JP7330078B2 (ja) 2023-08-21

Family

ID=75923128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019212241A Active JP7330078B2 (ja) 2019-11-25 2019-11-25 エッチング方法およびエッチング装置

Country Status (5)

Country Link
US (2) US11380555B2 (ja)
JP (1) JP7330078B2 (ja)
KR (1) KR20210064063A (ja)
CN (1) CN112838004A (ja)
TW (1) TW202121532A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224950A1 (en) * 2022-05-19 2023-11-23 Lam Research Corporation Hardmask for high aspect ratio dielectric etch at cryo and elevated temperatures
US20240105499A1 (en) * 2022-09-28 2024-03-28 Applied Materials, Inc. Molecular layer deposition carbon masks for direct selective deposition of silicon-containing materials

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016656A (ja) 2006-07-06 2008-01-24 Elpida Memory Inc ホール形成方法
US20120149193A1 (en) 2010-12-08 2012-06-14 Elpida Memory, Inc. Method for manufacturing a semiconductor memory device
JP2013074031A (ja) 2011-09-27 2013-04-22 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US20140234992A1 (en) 2011-09-27 2014-08-21 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
US20170051402A1 (en) 2015-08-17 2017-02-23 Asm Ip Holding B.V. Susceptor and substrate processing apparatus
US20170178920A1 (en) 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
WO2019027672A1 (en) 2017-08-04 2019-02-07 Lam Research Corporation INTEGRATED ATOMIC LAYER PASSIVATION IN TCP ETCHING CHAMBER AND ALP IN SITU ETCHING METHOD

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605600A (en) * 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016656A (ja) 2006-07-06 2008-01-24 Elpida Memory Inc ホール形成方法
US20120149193A1 (en) 2010-12-08 2012-06-14 Elpida Memory, Inc. Method for manufacturing a semiconductor memory device
JP2012124322A (ja) 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
JP2013074031A (ja) 2011-09-27 2013-04-22 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US20140234992A1 (en) 2011-09-27 2014-08-21 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
US20170178920A1 (en) 2014-12-04 2017-06-22 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US20170051402A1 (en) 2015-08-17 2017-02-23 Asm Ip Holding B.V. Susceptor and substrate processing apparatus
JP2017041628A (ja) 2015-08-17 2017-02-23 エーエスエム アイピー ホールディング ビー．ブイ． サセプタ、基板処理装置
WO2019027672A1 (en) 2017-08-04 2019-02-07 Lam Research Corporation INTEGRATED ATOMIC LAYER PASSIVATION IN TCP ETCHING CHAMBER AND ALP IN SITU ETCHING METHOD

Also Published As

Publication number Publication date
CN112838004A (zh) 2021-05-25
US20220301881A1 (en) 2022-09-22
JP2021086849A (ja) 2021-06-03
US20210159084A1 (en) 2021-05-27
TW202121532A (zh) 2021-06-01
US11380555B2 (en) 2022-07-05
KR20210064063A (ko) 2021-06-02

Similar Documents

Publication Publication Date Title
US20230040728A1 (en) Substrate processing method and apparatus
US9466506B2 (en) Substrate processing system, gas supply unit, method of substrate processing, computer program, and storage medium
CN107452616B (zh) 使用电不对称效应控制等离子体处理空间的系统和方法
JP6548586B2 (ja) 成膜方法
US11961746B2 (en) Substrate processing method and substrate processing apparatus
US9607811B2 (en) Workpiece processing method
US9911607B2 (en) Method of processing target object
US9601318B2 (en) Plasma processing method and plasma processing apparatus
US20220301881A1 (en) Etching method and etching apparatus
US11131023B2 (en) Film deposition apparatus and film deposition method
US11289339B2 (en) Plasma processing method and plasma processing apparatus
JP6735549B2 (ja) 基板処理装置、基板処理方法及びリング状部材
TWI807049B (zh) 基板處理方法及基板處理裝置
WO2013187429A1 (ja) プラズマエッチング方法及びプラズマ処理装置
KR20210037318A (ko) 기판 처리 장치와 방법, 그 처리 방법을 이용한 반도체 소자 제조방법
US11610766B2 (en) Target object processing method and plasma processing apparatus
JP7437966B2 (ja) エッチング方法及びエッチング装置
TWI822918B (zh) 電漿處理方法及電漿處理裝置
JP7357528B2 (ja) エッチング方法及びエッチング装置
US20230360924A1 (en) Low temperature carbon gapfill
WO2023055800A1 (en) Method and apparatus for generating plasma with ion blocker plate
JP2023047481A (ja) エッチング方法及びエッチング装置
CN111261514A (zh) 基片处理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230808

R150 Certificate of patent or registration of utility model

Ref document number: 7330078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150