TW202121532A - 蝕刻方法及蝕刻裝置 - Google Patents

蝕刻方法及蝕刻裝置 Download PDF

Info

Publication number
TW202121532A
TW202121532A TW109138980A TW109138980A TW202121532A TW 202121532 A TW202121532 A TW 202121532A TW 109138980 A TW109138980 A TW 109138980A TW 109138980 A TW109138980 A TW 109138980A TW 202121532 A TW202121532 A TW 202121532A
Authority
TW
Taiwan
Prior art keywords
film
temperature
mounting table
substrate
etching
Prior art date
Application number
TW109138980A
Other languages
English (en)
Inventor
戸村幕樹
熊倉翔
笹川大成
木原嘉英
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202121532A publication Critical patent/TW202121532A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之目的在於改善藉由蝕刻所形成之圖案的形狀、或形狀的基板平面內的均勻性。蝕刻方法包含步驟a）、步驟b）、步驟c）、步驟d）與步驟e）。步驟a）係將具有被蝕刻膜的基板提供至載置台上的步驟。步驟b）係部分地蝕刻被蝕刻膜以形成凹部的步驟。步驟c）係將載置台的溫度設定為第一溫度，而在凹部的側壁形成具有第一膜厚分布之第一膜的步驟。步驟d）係進一步部分地蝕刻形成有第一膜的被蝕刻膜的步驟。步驟e）係將載置台的溫度設定為與第一溫度不同的第二溫度而在凹部的側壁上形成具有與第一膜厚分布不同之第二膜厚分布的第二膜的步驟。

Description

蝕刻方法及蝕刻裝置
以下的揭示係關於蝕刻方法及蝕刻裝置。
半導體裝置的積體化不僅是在水平方向上進行，亦朝向垂直方向上發展，伴隨於此，半導體裝置的製造過程中所形成之圖案的深寬比亦變高。例如，在3D NAND的製造中，在貫穿大量金屬配線層的方向上形成通道孔。在形成64層之記憶體單元的情況中，通道孔的深寬比達到了45。
為了高精度地形成高深寬比的圖案，已有人提出了各種的手法。例如，有人提出了以奈米等級控制藉由半導體的蝕刻所形成的圖案之尺寸的技術（專利文獻1）。此技術中，係使用藉由自組裝單分子層（SAM：Self-assembled monolayer）或原子層堆積（ALD：Atomic Layer Deposition）所形成的膜來作為鈍化層。在基板上所形成之凹部的側壁上形成鈍化層之後進行蝕刻，藉此可實現高精度的異向性蝕刻。
[先前技術文獻] [專利文獻] 專利文獻1：美國專利申請公開第2010/0173494號說明書
[發明所欲解決之課題] 本揭示可改善藉由蝕刻所形成之圖案的形狀、或形狀的基板平面內（in-plane）的均勻性。
[解決課題之手段] 本揭示之一態樣的蝕刻方法，包含步驟a）、步驟b）、步驟c）、步驟d）與步驟e）。步驟a）係將具有被蝕刻膜的基板提供至載置台上的步驟。步驟b）係部分地蝕刻被蝕刻膜以形成凹部的步驟。步驟c）係將載置台的溫度設定為第一溫度，在凹部的側壁上形成具有第一膜厚分布之第一膜的步驟。步驟d）係進一步蝕刻形成有第一膜之被蝕刻膜的步驟。步驟e）係將載置台的溫度設定為與第一溫度不同的第二溫度，而在凹部的側壁上形成具有與第一膜厚分布不同的第二膜厚分布之第二膜的步驟。
[發明之效果] 根據本揭示，可改善藉由蝕刻所形成之圖案的形狀，或形狀的基板平面內的均勻性。
以下根據圖式詳細說明所揭示之實施型態。另外，本實施型態並未限定。又，各實施型態，在不使處理內容矛盾的範圍內可適當組合。另外，對於各圖式中相同或相當的部分賦予相同的符號。
以下，實施型態的說明中，在說明基板上所形成之圖案的方向時，將相對基板表面大致垂直的方向稱為厚度方向或縱向。又，將與基板表面大致平行的方向稱為橫向。於基板為略圓盤狀的情況中，將從圓盤之中心朝向圓周並與基板表面平行的方向稱為徑向。
以下的說明中，「圖案」係指形成於基板上的所有形狀。圖案係指孔、溝、線與間距、遮罩、形成於基板上的多個形狀整體。又，「凹部」係指形成於基板上的圖案之中，在基板的厚度方向上凹陷之形狀的部分。又，凹部具有作為凹陷形狀之內周面的「側壁」、作為凹陷形狀的底面部分的「底部」、及作為與側壁連續而在側壁附近之基板表面的「頂部」。又，被頂部的角所圍住的空間稱為「開口」。另外，「開口」這樣的用語，亦用來指由凹部的底部及側壁所圍住之空間整體或空間的任意位置。
（半導體製程中產生的形狀異常） 為了形成高深寬比的圖案而在蝕刻時會發生形狀異常，此已為人所知。例如，在縱向（膜厚方向）上形成凹部時，有時會發生凹部的內周面在橫向上膨脹的形狀異常。這樣的形狀異常稱為彎弓（bowing）。
發生彎弓的位置，大多係在形成於基板上的膜的種類改變的位置正下方。例如，當在作為蝕刻對象的被蝕刻膜之上積層在蝕刻時成為遮罩之層時，在遮罩與被蝕刻膜之間，蝕刻速率不同。因此，在從遮罩改變為被蝕刻膜的位置，蝕刻量增加，在遮罩正下方開口容易在橫向上膨脹。
又，彎弓亦可能在形成於基板上的凹部之底部附近的位置發生。這被認為是因為在遮罩形狀產生歪曲等情況中，離子在凹部之中反彈而撞擊凹部的側壁進而過度蝕刻側壁。
又，除了彎弓以外，亦會產生圖案在深度方向上逐漸變小的錐狀。這被認為是因為相較於較淺的部分，圖案越深的部分，蝕刻劑越難到達。為了抑制這種形狀異常，期望能夠控制形成保護膜的位置及厚度。
（第一實施型態之蝕刻方法的流程的一例） 圖1係表示第一實施型態之蝕刻方法的流程之一例的流程圖。第一實施型態之蝕刻方法當中，藉由控制載置基板之載置台的溫度，來控制形成於基板上之膜的位置及厚度的至少一者。
首先，提供基板（步驟S100）。例如，提供具有被蝕刻膜、於被蝕刻膜上之遮罩的基板。基板被送入內部配置有載置台的反應腔室內，載置於載置台上。對於配置在載置台上的基板，執行多次處理。圖1中，以「n」表示處理的次數，處理開始時設定為「n=1」。
首先，部分地蝕刻被蝕刻膜（步驟S101）。藉由部分蝕刻，在基板上形成包含凹部的圖案。步驟101中，蝕刻氣體被供給至反應腔室內而產生電漿。藉由將電漿中的離子吸引至被蝕刻膜，以蝕刻被蝕刻膜。
接著，將基板的溫度、載置有基板的載置台之溫度控制在第n溫度（第一次的處理時為第一溫度），在凹部上形成第n膜（步驟S102）。第n膜係具有與第n溫度對應的第n膜厚分布。例如，第一次的成膜處理時，載置台的溫度控制在第一溫度。然後形成具有第一膜厚分布的第一膜。然後，進一步部分地蝕刻形成有第一膜的被蝕刻膜（步驟S103）。
接著，判定執行次數是否達到預設的次數（步驟S104）。當判定執行次數達到預設的次數時（步驟S104，是），結束處理。當判定執行次數未達到預設的次數時（步驟S104，否），更新次數（步驟S105，n=n+1）並回到步驟S102。例如，當預設的次數為10次時，若執行次數為1次，則回到步驟S102，執行第二次的成膜處理。第二次的成膜處理時，於步驟S102中，載置台的溫度控制在第二溫度，而形成具有第二膜厚分布的第二膜。
之後，重複進行處理直到執行次數達到預設的次數。當執行次數達到預設的次數時，結束處理。
圖1的處理中，1次的處理亦可包含成膜步驟（步驟S102）與蝕刻步驟（步驟S103）以外的步驟。例如，除了步驟S103的蝕刻步驟以外，亦可以與步驟S103不同的處理條件執行蝕刻步驟。又，除了步驟S102的成膜步驟以外，亦可以與步驟S102不同的處理條件執行成膜步驟。又，步驟S103的蝕刻步驟及步驟S102的成膜步驟分別亦可包含一個以上的步驟。例如，步驟S103中，亦可多次重複執行處理條件相同或不同的蝕刻處理。又，步驟S102中，亦可多次重複執行處理條件相同或不同的成膜處理。
另外，圖1的例子預設了執行次數。但並不僅限於此，亦可在步驟S102的成膜後測量圖案形狀，因應測量結果來決定是否要執行下一個處理以及載置台的溫度。當在對執行次數進行預設時，亦可計算到達預期蝕刻深度所需要的蝕刻處理（步驟S103）的次數來作設定。
（一實施型態中所形成之圖案的一例） 圖2A至圖2D係用以說明由一實施型態之蝕刻方法所形成之圖案的一例的圖。
圖1的步驟S102的成膜處理，例如，係使用不飽和ALD進行。在說明圖2A～圖2D之前，先說明所謂的ALD。
ALD通常包含4個處理步驟。首先，將第一反應物（亦稱為前驅物）導入配置有基板的反應腔室。第一反應物所包含的第一材料，吸附於基板的表面。表面被第一材料所覆蓋後，將反應腔室進行排氣。接著，將包含與第一材料反應之第二材料的第二反應物（亦稱為反應氣體）導入反應腔室。第二材料與基板上的第一材料反應而形成膜。與表面上的第一材料的反應完成後，成膜結束。ALD當中，既定的材料對預先存在於基板表面的物質自我控制性地進行吸附、反應，藉此形成膜。因此，ALD通常係設定充分的處理時間來實現保形（conformal）的成膜。
相對於此，不飽和ALD當中所使用的處理條件係為使得在基板表面上的自我控制性吸附或反應係不完整。作為處理態樣，至少具有以下兩種態樣。 （1）使前驅物吸附於基板的整個表面。進行控制，使得之後導入的反應物不擴展至基板的整個表面。 （2）使前驅物吸附於基板表面的僅只一部分。進行控制，使得之後導入的反應物僅在吸附有前驅物的表面部分成膜。 第一實施型態之蝕刻方法係藉由使用（1）的手法，來控制形成於凹部側壁上的膜的位置及厚度。
圖2A係表示藉由步驟S101的部分蝕刻，而在基板100上的第一層101及其上的第二層102形成了凹部200的狀態。圖2A的例子中，第一層101為被蝕刻膜。第二層102為第一層101的蝕刻中的遮罩。凹部200具有底部200B、側壁200S、頂部200T。
圖2A中，凹部200成為從第二層102的下方逐漸往前端變細的錐狀。若在圖2A的狀態下持續蝕刻，則橫向的蝕刻發展而發生彎弓。於是，第一實施型態中，在使用不飽和ALD而經過部分蝕刻的凹部200的側壁上形成保護膜，以抑制因為蝕刻所發生的彎弓。
首先，將前驅物P導入至配置有基板的反應腔室內。為了吸附前驅物P而設定充分的時間，藉此使前驅物P吸附於基板的整個表面（圖2B）。於此，前驅物P的吸附當中可產生前驅物P的電漿，亦可不產生前驅物P的電漿。當前驅物P的吸附完成時，則將反應腔室沖淨。接著，將反應物R導入反應腔室，使反應物R與已吸附於基板表面的前驅物P反應。反應物R與前驅物P的反應當中，可將含有反應物R的反應氣體導入反應腔室內，亦可產生反應物R的電漿而使其與前驅物P反應（圖2C）。已導入的反應物R係與基板上的前驅物P反應，從第二層102的上方逐漸形成保護膜300（參照圖2D）。於此，於保護膜300的形成到達凹部200的底部200B之前，將反應物R沖淨。藉此方式進行處理，並不是一邊使用ALD的手法一邊在凹部200的側壁200S整體形成保護膜300，而是能夠僅在第一層101的上部及第二層102形成保護膜300（圖2C）。藉著重複圖2A、圖2B、圖2C所示的處理，可得到圖2D所示的形狀。
另外，圖2A至圖2D的例子中，藉由不使反應物R擴展至凹部200的底部200B，而實現了不飽和ALD。在另一例中，作為其替代，亦可藉由不使前驅物P擴散至凹部200的底部200B（不使前驅物P吸附至凹部200的底部200B）來實現不飽和ALD。
（用於選擇性吸附及反應的處理條件） 如上所述，第一實施型態之蝕刻方法中，為了在圖案的既定部分產生前驅物的吸附或反應物的反應而調整處理條件。一實施型態中，將處理條件調整為僅在凹部的頂部及側壁上部產生前驅物的吸附或反應物的反應。
為了實現上述蝕刻方法而能夠調整的處理條件係例如載置基板之載置台的溫度、反應腔室內的壓力、導入之前驅物的流量及導入時間、導入之反應物的流量及導入時間、各步驟的處理時間等。又，當使用電漿進行處理時，亦可調整為了產生電漿而施加的高頻（RF）電力的值。
此處著眼於載置台的溫度，控制所形成之膜的位置及厚度。
（藉由控制溫度來調整膜厚及成膜位置） 圖3A係表示第一溫度條件下的實驗結果的圖表。圖3B係表示第二溫度條件下的實驗結果的圖表。
圖3A及圖3B所示的實驗中，執行由前驅物的導入、沖淨、反應物的導入、沖淨的4步驟所構成之處理35次。反應物的導入中，使反應物電漿化。前驅物係使用含矽之氣體，反應物係使用經過氬氣稀釋的氧氣。所形成之保護膜為氧化矽膜。此實驗中，導入反應物時的載置台溫度設定為兩種，測量所形成之膜的厚度與位置。圖3A的實驗係將載置台的溫度調整為10℃，圖3B的實驗係將載置台的溫度調整為60℃而進行。又，反應物的導入時間（電漿的產生時間）係設定為1秒、4秒、10秒、飽和完成時間（反應物在基板表面上完成飽和所需的充分時間）的4種。
圖3A及圖3B中，橫軸係以奈米[nm]單位表示所形成之凹部的開口尺寸（CD：Critical Dimension），縱軸係以微米[μm]單位表示凹部的深度。各圖中，「初始」表示實驗開始前的凹部的開口尺寸，「保形」表示進行處理至完成飽和時間為止之情況的開口尺寸。從圖3A及圖3B可知，於「保形」時，無論凹部的深度為何，皆能夠以大致相同的厚度形成膜。
接著，改變反應物的導入時間，並測量所形成之膜的厚度。由圖3A的圖表可知，將反應物的導入時間設定為10秒的情況下所形成之膜的狀態當中，膜厚雖稍微朝向下方減少，但大致保形。又，將反應物的導入時間設定為4秒的情況當中，與10秒的情況相比，所形成之膜的厚度產生差異，在凹部的側壁下部處形成了比10秒情況更薄的膜。設定為1秒時，從凹部的頂部至約0.6μm的位置之間，形成了厚度從上往下逐漸減少的膜，但在0.6μm以下的部分幾乎未成膜。
另一方面，若觀察將載置台的溫度設定為60℃的圖3B的圖表，於將反應物的導入時間設定為10秒的情況下所形成之膜的狀態當中，膜厚雖稍微往下方減少，但大致保形。將反應物的導入時間設定為4秒時，相較於設定為10秒時，所形成之膜的厚度產生差異，在凹部的側壁下部形成了比10秒情況更薄的膜。設定為1秒時，從凹部的頂部到約1μm的位置之間形成了厚度由上往下逐漸減少的膜，但1μm以下的部分幾乎未成膜。
若縮短時間，則任一情況皆可形成厚度在圖案的膜厚方向上逐漸減少的膜。尤其是使導入時間為1秒的情況中，若將載置台的溫度控制在10℃，則可抑制在0.6μm以下的位置成膜，若控制在60℃，可抑制在1μm以下的位置成膜。如上述般，由圖3A及圖3B所示的實驗結果可知，藉由改變載置台的溫度，可調整所形成之膜的厚度與膜的分布。
圖4係整理圖3A及圖3B的實驗結果的圖表。具體而言，圖4係在表示使用擴散方程式等所算出的氧（O2 ）電漿的飽和時間與深寬比之對應的圖表中將實驗結果重合而得。
如圖4所示，形成膜的下限位置（A/R：深寬比）係對應反應物的導入時間（此處為O2 電漿的照射時間）之變化而變化。又，在將載置台的溫度設定為10℃時與將其設定為60℃時，兩者的形成膜的下限位置具有深寬比約20的差（圖4中以箭號表示的部分）。由此，例如，藉由在從10℃至60℃的範圍內改變載置台的溫度，可在深寬比約20的範圍內改變成膜下限位置。
因此，第一實施型態之蝕刻方法係在預先觀測發生彎弓或錐狀等的形狀異常之位置後，在可能發生該形狀異常的區域形成保護膜。又，第一實施型態之蝕刻方法中，藉由調整載置基板之載置台的溫度，來調整成膜區域。又，第一實施型態之蝕刻方法中，若使用不飽和ALD來形成膜，則可形成在膜厚方向上膜厚逐漸減少的膜。因此，根據第一實施型態，可在與錐狀及彎弓等形狀異常對應的區域（位置）形成保護膜。
（溫度控制的例子） 另外，圖1中為了方便說明，而依照第一溫度、第二溫度的順序改變成膜處理（步驟S102）中的載置台的設定溫度。然而，載置台的設定溫度，可針對各成膜處理逐一變更，亦可不變更。載置台的設定溫度，亦可在多個成膜處理中完全相同。亦即，因應所形成之凹部的形狀及處理條件，第一溫度與第二溫度可為相同，第一溫度亦可高於或低於第二溫度。
例如，當要抑制如錐狀一般凹部開口從上部朝向底部變窄的形狀異常時，形成膜厚從上部往底部減少的保護膜。藉由隨著凹部的深寬比的增加而提高保護膜形成時（圖1的步驟S102）的載置台的溫度，可使保護膜的成膜區域往下方移動。
又例如，當於凹部上方產生彎弓時，降低保護膜形成時的載置台的溫度。藉此可調整使得保護膜覆蓋產生彎弓之位置。又，例如，當於凹部底部附近產生彎弓時，只要提高保護膜形成時的載置台的溫度即可。
如上述般，預先特定發生形狀異常的位置，並在與該異常對應之厚度及位置形成保護膜，藉此可提升圖案的形狀。
圖5係表示第一實施型態之蝕刻方法中所使用之條件的一例的圖。圖5的例子中，係設定「次數」、「載置台溫度」、「處理條件」作為條件。「次數」係表示處理的次數，亦即第幾次的處理。「載置台溫度」係表示對應之次數的處理中成膜處理（圖1，步驟S102）時載置台的設定溫度。「處理條件」係表示載置台溫度以外的處理條件。處理條件，例如為前驅物及反應物的種類、流量、反應腔室的壓力等。圖5的例子中，當次數為1～10時，將載置台的溫度設定為10℃，當次數為11～20時，將載置台的溫度設定為20℃，當次數為21～30時，將載置台的溫度設定為30℃。圖5的例子係藉由隨著處理進行而提升載置台的溫度來使形成保護膜的位置逐漸往下方移動的條件。另外，第一實施型態之蝕刻方法中所使用的溫度條件並未特別限定。例如，亦可使用隨著處理進行而一度提高載置台的溫度後再降低的條件，亦可使用使載置台的溫度逐漸降低的條件。
（第一實施型態的效果） 上述第一實施型態之蝕刻方法係包含步驟a）、步驟b）、步驟c）、步驟d）與步驟e）。步驟a）係將具有被蝕刻膜的基板提供至載置台上的步驟。步驟b）係部分地蝕刻被蝕刻膜以形成凹部的步驟。步驟c）係將載置台的溫度設定為第一溫度而在凹部的側壁上形成具有第一膜厚分布之第一膜的步驟。步驟d）係進一步部分地蝕刻形成有第一膜的被蝕刻膜的步驟。步驟e）係將載置台的溫度設定為與第一溫度不同的第二溫度而在凹部的側壁上形成具有與第一膜厚分布不同之第二膜厚分布的第二膜的步驟。因此，第一實施型態之方法當中，可形成具有與第一溫度對應之第一膜厚分布的第一膜、以及具有與第二溫度對應之第二膜厚分布的第二膜。因此，根據第一實施型態，可因應溫度來調整所形成之膜的膜厚分布。因此，可改善藉由半導體的蝕刻所形成之圖案的形狀。
又，第一實施型態中，第一溫度與第二溫度不同。又，第一溫度可低於第二溫度。又，第一溫度亦可高於第二溫度。因此，根據第一實施型態，因應藉由半導體的蝕刻所形成之圖案的形狀來調整溫度，可調整膜厚分布。又，根據第一實施型態，能夠在可能因為蝕刻而發生圖案形狀異常的區域形成保護膜。
又，第一實施型態中，除了載置台的溫度以外，或作為溫度的代替，亦可藉由調整其他處理條件來調整膜厚分布。例如，上述步驟c）亦可包含步驟c-1）與步驟c-2）。步驟c-1）係供給第一反應物而使第一反應物吸附於凹部的側壁的步驟。步驟c-2）係供給第二反應物而使第一反應物與第二反應物反應以形成膜的步驟。又，上述步驟e）亦可包含步驟e-1）與步驟e-2）。步驟e-1）係供給第3反應物以使第3反應物吸附於凹部的側壁的步驟。步驟e-2）係供給第4反應物而使第3反應物與第4反應物反應以形成膜的步驟。且，亦可藉由使步驟c-2）的處理時間的長度與步驟e-2）的處理時間的長度不同，而進一步改變所形成之膜的厚度及位置的至少一者。藉由如上述般調整處理條件，可進一步改善藉由半導體的蝕刻所形成之圖案的形狀。
又，第一實施型態中，第一膜厚分布係膜厚在基板的厚度方向上變化的分布。因此，根據第一實施型態，在基板的厚度方向上調整膜厚分布可改善藉由半導體的蝕刻所形成之圖案的形狀。
又，第一實施型態中，被蝕刻膜為步驟b）及步驟d）的蝕刻之對象膜，蝕刻之對象膜上可含有遮罩。又，被蝕刻膜可為含矽膜。含矽膜亦可為含矽介電質膜。一例中，包含氧化矽膜（SiOx ）。又，被蝕刻膜上的遮罩可為含碳遮罩或含金屬遮罩。又，被蝕刻膜及遮罩可為互相具有不同組成的含矽膜。
又，第一實施型態中，重複步驟b）、步驟c）、步驟d）及步驟e）直到凹部的深寬比至少成為40為止。因此，可因應所製造之半導體裝置的種類及應用第一實施型態的製程來調整凹部的深寬比。
（第二實施型態） 上述第一實施型態當中，係藉由針對各成膜處理逐一改變所設定之載置台的溫度，以調整所形成之保護膜的位置及厚度。但並不僅限於此，亦可在載置台的平面內改變載置台的溫度。作為第二實施型態，說明在載置台的平面內賦予溫度差而進行成膜的例子。
圖6係表示第二實施型態之蝕刻方法的流程之一例的流程圖。首先，提供基板（步驟S200）。例如，提供具有被蝕刻膜、被蝕刻膜上的遮罩的基板。基板被送入內部配置有載置台的反應腔室內而載置於載置台上。對於已配置於載置台上的基板執行多次處理。圖6中，以「n」表示處理的次數，處理開始時係設定為「n=1」。步驟S200的處理與圖1的步驟S100相同。
然後，部分地蝕刻被蝕刻膜（步驟S201，部分蝕刻），在基板上形成包含凹部的圖案。
接著，控制基板的溫度、載置基板之載置台的溫度。在載置台的多個區間之中，將至少2個區間控制在不同的溫度，於凹部形成膜（保護膜）（步驟S202）。膜與載置台的各個區間之控制溫度對應而具有不同的膜厚分布。例如，控制為相對高溫的第1區間中所形成之第一膜的第一膜厚分布，與控制為相對低溫之第2區間中所形成之第二膜的第二膜厚分布不同。例如，第一膜形成之位置的下限，比第二膜形成之位置的下限更為下方。然後，進一步部分地蝕刻形成有第一膜及第二膜的被蝕刻膜（步驟S203）。
接著，判定執行次數是否達到預設的次數（步驟S204）。當判定執行次數達到預設的次數時（步驟S204，是），結束處理。預設的次數為1以上。當判定執行次數未達到預設的次數時（步驟S204，否），更新次數（步驟S205，n=n+1），回到步驟S202，進行成膜處理。第n+1次成膜處理中，亦可將載置台的多個區間的溫度組設定為與第n次不同的溫度組。溫度組合係指針對多個區間分別設定溫度時的溫度之組合。
之後，重複進行處理直到執行次數到達預設的次數為止。執行次數若到達預設的次數，則結束處理。
（可控制溫度的區間） 如此，第二實施型態中，各成膜處理的載置台的設定溫度並非為一個而是多個。又，多個設定溫度與載置台的多個區間配對。接著說明載置台的區間。
第二實施型態中，亦可使載置台的溫度在載置台的平面內變化，將載置台面分割成可獨立控制溫度的多個區間。然後，將與各區間對應的加熱器配置於載置台內。
另外，可獨立控制溫度之區間的數量及形狀並未特別限定。例如，可將圓形的載置台面同心圓形地分割成多個區間。再者，亦可將各個區間分別在周方向上分割成多個區間。又，在將各區間於周方向上分割時，分割數可相同亦可不同。又，在將各區間於周方向上分割時，分割的位置在周方向上可為相同位置，亦可不同。
圖7A至圖7C係表示第二實施型態之蝕刻裝置的載置台所具有之區間的一例的圖。第二實施型態中，在載置台上預先設有可獨立控制溫度的多個區間。
將圖7A所示的載置台11A分割成3個區間。第1區間Z1對應基板之中心部。第2區間Z2對應基板的邊緣部。第3區間Z3對應基板之中心部和邊緣部之間的環狀部。第1區間Z1、第2區間Z2及第3區間Z3的尺寸並未特別限定。
圖7B所示的載置台11B被分割為14個區間。載置台11B係從中心至圓周，同心圓形地劃分成4塊。圓形的第1區間Z1位於中央。第1區間Z1的周圍，以將環狀四等分的形式配置有第2區間Z2、第3區間Z3、第4區間Z4及第5區間Z5。再者，於第2～第5區間Z2～Z5的周圍配置有8個區間。8個區間為第6區間Z6、第7區間Z7、第8區間Z8、第9區間Z9、第10區間Z10、第11區間Z11、第12區間Z12、第13區間Z13。再者，於第6～第13區間Z6～Z13的周圍，配置有環狀的第14區間Z14。
圖7C所示的載置台11C亦分割為14個區間。於載置台11C當中，在徑向上分隔成4個區間，進一步在周方向上分割。第1區間Z1為中心的圓形部分。將第1區間Z1圍住的環狀部分中，於周方向上分割出第2區間Z2、第3區間Z3、第4區間Z4及第5區間Z5共4個區間。從最外周部算起第二圈的第6區間Z6，並未在周方向上進行分割。最外周部係在周方向上分割成8個區間Z7～Z14。
圖7A至圖7C所示的載置台的區間分割僅為一例，亦可分割為不同的態樣。又，載置台的區間，亦可與基板的區域對應而設置。例如，亦可設置與基板的第一區域對應的第1區間、與基板的第二區域對應的第2區間。此情況中，第一區域可為包含基板之中心的區域，第二區域可為包含基板之邊緣的區域。
以圖7A為例，說明載置台的平面內溫度控制。圖7A所示的區間分割，適合在基板之中心部與邊緣部之間形成之圖案的狀態產生差異的情況。例如，成膜處理及蝕刻處理中，根據蝕刻裝置內的電漿密度差等，或有成膜量及蝕刻量在基板之中心部與邊緣部之間產生差異的情況。此情況中，將成膜量變多的位置的載置台溫度設定為較低，將成膜量變少的位置的載置台溫度設定為較高。
圖8係表示第二實施型態之蝕刻方法中的條件的一例的圖。圖8之例中，設定「條件編號」、「載置台溫度、第1區間、第2區間、第3區間」、「處理條件」以作為條件。「條件編號」係用以無歧義地識別各條件的編號。「載置台溫度」係表示對應條件中所設定的載置台之各區間的溫度。「載置台溫度」可分別針對「第1區間」「第2區間」「第3區間」設定不同的溫度。「處理條件」係載置台溫度以外的處理條件。例如，圖8的例子中，與條件編號「1」配對，將載置台溫度設定為第1區間為10℃，第2區間為60℃、第3區間為30℃。如上述般，可進行設定，使得載置台的溫度從載置台之中央往邊緣變化。
圖9A及圖9B係用以說明由第二實施型態之蝕刻方法所進行的形狀修正之一例的圖。圖9A所示的基板110上，依序形成被蝕刻膜120、遮罩130。然後，藉由蝕刻形成凹部201。凹部201中，在被蝕刻膜120與遮罩130的交界下方產生彎弓。又，凹部201係於被蝕刻膜120處成為開口往下方逐漸變窄的錐狀。保護膜301係藉由與上述第一實施型態之蝕刻方法相同的成膜處理（圖1，步驟S102）所形成。
相較於凹部201，圖9B的凹部202當中彎弓所導致的橫向膨脹大。又，圖9B所示的彎弓下端稍微低於圖9A所示之彎弓下端。圖9B的凹部202的位置上，保護膜301延伸至比圖9A的凹部201的位置更為下方。這是因為藉著在凹部201位置上的載置台的溫度、在凹部202位置上的載置台的溫度之間設置溫度差，而調整了形成有保護膜301的位置及膜厚的分布所致。圖9A及圖9B的例子中，藉由使凹部201位置上的載置台的溫度低於凹部202位置上的載置台的溫度，使得於凹部201、202皆形成有保護膜301直到超過各彎弓下端的位置。保護膜301可藉由CVD形成，亦可以不飽和ALD形成。
（第二實施型態的效果） 上述第二實施型態之蝕刻方法，包含步驟a）、步驟b）、步驟c）與步驟d）。步驟a）係將具有被蝕刻膜的基板提供至載置台上的步驟。步驟b）係部分地蝕刻被蝕刻膜以形成凹部的步驟。步驟c）係在載置台的多個區間之中將至少2個區間設定為不同的溫度以在該至少2個區間中在凹部的側壁上形成於深度方向上具有不同膜厚分布之膜的步驟。步驟d）係進一步部分地蝕刻形成有膜之被蝕刻膜的步驟。如上述般，藉由以載置台的溫度在平面內產生差異的方式進行控制，即使是在一個基板內的不同區域中，被蝕刻膜在膜厚方向上不同的位置產生彎弓時，仍可藉由在各區域中形成具有適當分布的保護膜，而抑制彎弓並進行蝕刻。
（實施型態之蝕刻裝置的構成例） 圖10係表示實施型態之蝕刻裝置的一例的圖。圖10所示的蝕刻裝置為電漿處理裝置。圖10所示的電漿處理裝置1，包含反應腔室10、氣體供給部20、RF（Radio Frequency，射頻）電力供給部30、排氣系統40及控制部50。
本實施型態中，反應腔室10係包含支撐部11（亦稱為載置台）及上部電極沖淋頭組件12。支撐部11，配置於反應腔室10內的處理空間10s的下部區域。上部電極沖淋頭組件12係配置於支撐部11的上方，而可發揮作為反應腔室10之頂板的一部分的功能。
支撐部11係構成為在處理空間10s中支撐基板W。於本實施型態中，支撐部11係包含下部電極111、靜電吸盤112及邊緣環113。靜電吸盤112配置於下部電極111上，並構成為在靜電吸盤112的頂面支撐基板W。邊緣環113係配置為在下部電極111的周緣部頂面上將基板W圍住。支撐部11的支撐基板W的表面係分割成可獨立控制溫度的多個區間（參照圖7A～7C）。支撐部11的內部配置有多個加熱器。於圖10的例中，3個加熱器111a、111b、111c在徑向上排列配置。加熱器111a、111b、111c分別對應一個區間，並將所對應之區間加熱。加熱器的具體形狀及種類並未特別限定。加熱器111a、111b、111c分別與溫度控制部111d、111e、111f連接。
上部電極沖淋頭組件12係構成為將來自氣體供給部20的一種或一種以上的處理氣體供給至處理空間10s。本實施型態中，上部電極沖淋頭組件12係包含氣體入口12a、氣體擴散室12b及多個的氣體出口12c。氣體入口12a係與氣體供給部20及氣體擴散室12b流體連通。多個氣體出口12c係與氣體擴散室12b及處理空間10s流體連通。本實施型態中，上部電極沖淋頭組件12係構成為將一種或一種以上的處理氣體從氣體入口12a透過氣體擴散室12b及多個氣體出口12c而供給至處理空間10s。
氣體供給部20可包含一種或一種以上之氣體源21及一個或一個以上的流量控制器22。本實施型態中，氣體供給部20係構成為將一種或一種以上之處理氣體從各氣體源21透過各流量控制器22供給至氣體入口12a。流量控制器22可包含例如質量流量控制器或壓力控制式的流量控制器。再者，氣體供給部20可包含一個或一個以上的流量調變裝置，其用以調變一種或一種以上之處理氣體的流量或使其脈衝化。
RF電力供給部30係構成為將RF電力，例如一個或一個以上的RF訊號，供給至下部電極111、上部電極沖淋頭組件12、或是下部電極111及上部電極沖淋頭組件12兩者之類的一個或一個以上之電極。本實施型態中，RF電力供給部30係包含兩個RF產生部31a、31b及兩個整合電路32a、32b。本實施型態中所示的RF電力供給部30係構成為將第一RF訊號從第一RF產生部31a透過第一整合電路32a供給至下部電極111。RF光譜包含3Hz～3000GHz之範圍的電磁光譜的一部分。關於如半導體製程之類的電子材料製程，用以產生電漿的RF光譜較佳為100kHz～3GHz，更佳為200kHz～150MHz的範圍內。例如，第一RF訊號可具有27MHz～100MHz的範圍內的頻率。又，本實施型態中所示的RF電力供給部30係構成為將第二RF訊號從第二RF產生部31b透過第二整合電路32b供給至下部電極111。例如，第二RF訊號可具有400kHz～13.56MHz的範圍內的頻率。作為代替，亦可使用直流電壓（Direct Current）脈衝產生部來代替第二RF產生部31b。再者，圖示中雖省略，但此處考量另一實施型態。例如，替代的實施型態中，RF電力供給部30係構成為將第一RF訊號從RF產生部供給至下部電極111，將第二RF訊號從另一個RF產生部供給至下部電極111，將第3的RF訊號從再另一個RF產生部供給至下部電極111。此外，另一替代實施型態中，DC電壓可施加於上部電極沖淋頭組件12。又，再者，各種實施型態中，亦可將一個或一個以上的RF訊號（亦即，第一RF訊號、第二RF訊號等）的振幅脈衝化或進行調變。振幅調變可包含在on狀態與off狀態之間、或是在兩個或兩個以上的不同on狀態之間將RF訊號振幅脈衝化。亦可控制RF訊號的相位整合，兩個或兩個以上的RF訊號的振幅調變的相位整合可同步亦可不同步。
排氣系統40，例如，可連接至設於反應腔室10底部的排氣口10e。排氣系統40可包含壓力閥或渦輪分子泵、粗抽泵或此等組合之類的真空泵。
本實施型態中，控制部50係處理電腦可執行之指示，以使電漿處理裝置1執行此處所述之各種步驟。控制部50可構成為控制電漿處理裝置1的各要件，以執行此處所述之各種步驟。控制部50可包含例如電腦51。電腦51係例如包含處理部（CPU，Central Processing Unit）511、記憶部512及通訊介面513。處理部511可構成為根據儲存於記憶部512的程式來進行各種控制動作。記憶部512，亦可包含選自RAM（Random Access Memory，隨機存取記憶體）、ROM（Read Only Memory，唯讀記憶體）及HDD（Hard Disk Drive，硬式磁碟機）、SSD（Solid State Drive，固態硬碟）等之類的輔助記憶裝置所構成之群組中的至少一個記憶體型態。通訊介面513可透過LAN（Local Area Network）等的通訊線路而與電漿處理裝置1之間進行通訊。
如上所述，實施型態之裝置為蝕刻裝置，其具備提供處理空間的反應腔室。蝕刻裝置具備設於反應腔室之內部的載置台，其係具有可獨立控制溫度的多個區間且具有可載置基板之載置面的載置台。蝕刻裝置係具備將處理氣體供給至反應腔室內部的氣體供給部，蝕刻裝置係具備控制多個區間之溫度與氣體供給部之動作的控制部。控制部使各部執行蝕刻方法。蝕刻方法包含a）將具有被蝕刻膜的基板提供至載置台上的步驟。蝕刻方法包含b）部分地蝕刻被蝕刻膜以形成凹部的步驟。蝕刻方法包含c）將載置台的溫度設定為第一溫度，而在凹部的側壁上形成具有第一膜厚分布之第一膜的步驟。蝕刻方法包含d）進一步部分地蝕刻形成有第一膜的被蝕刻膜的步驟。蝕刻方法包含e）將載置台的溫度設定為與第一溫度不同的第二溫度而在凹部的側壁上形成具有與第一膜厚分布不同之第二膜厚分布的第二膜的步驟。
上述實施型態僅為例示，並未意圖限制本揭示的範圍。因此，在不脫離本揭示之主旨的情況下，可進行各種追加、省略、取代及變更。
1:電漿處理裝置 10:反應腔室 10e:排氣口 10s:處理空間 11:支撐部（載置台） 11A:載置台 11B:載置台 11C:載置台 12:上部電極沖淋頭組件 12a:氣體入口 12b:氣體擴散室 12c:氣體出口 20:氣體供給部 21:氣體源 22:流量控制器 30:RF電力供給部 31a:第一RF產生部 31b:第二RF產生部 32a:第一整合電路 32b:第二整合電路 40:排氣系統 50:控制部 51:電腦 100:基板 101:第一層 102:第二層 110:基板 111:下部電極 111a,111b,111c:加熱器 111d,111e,111f:溫度控制部 112:靜電吸盤 113:邊緣環 120:被蝕刻膜 130:遮罩 200:凹部 200B:底部 200T:頂部 200S:側壁 201:凹部 202:凹部 300:保護膜 301:保護膜 511:處理部 512:記憶部 513:通訊介面 P:前驅物 R:反應物 S100~S105:步驟 S200~S205:步驟 W:基板 Z1:第1區間 Z2:第2區間 Z3:第3區間 Z4:第4區間 Z5:第5區間 Z6:第6區間 Z7:第7區間 Z8:第8區間 Z9:第9區間 Z10:第10區間 Z11:第11區間 Z12:第12區間 Z13:第13區間 Z14:第14區間
圖1係表示第一實施型態之蝕刻方法的流程之一例的流程圖。 圖2A係用以說明藉由第一實施型態之蝕刻方法所形成之圖案的一例的圖1。 圖2B係用以說明藉由第一實施型態之蝕刻方法所形成之圖案的一例的圖2。 圖2C係用以說明藉由第一實施型態之蝕刻方法所形成之圖案的一例的圖3。 圖2D係用以說明藉由第一實施型態之蝕刻方法所形成之圖案的一例的圖4。 圖3A係表示在第一溫度條件下的實驗結果的圖表。 圖3B係表示在第二溫度條件下的實驗結果的圖表。 圖4係整理圖3A及圖3B之實驗結果的圖表。 圖5係表示第一實施型態之蝕刻方法中所使用之條件的一例的圖。 圖6係表示第二實施型態之蝕刻方法的流程之一例的流程圖。 圖7A係表示第二實施型態之蝕刻裝置的載置台所具有之區間的一例的圖。 圖7B係表示第二實施型態之蝕刻裝置的載置台所具有之區間的另一例的圖。 圖7C係表示第二實施型態之蝕刻裝置的載置台所具有之區間的再另一例的圖。 圖8係表示第二實施型態之蝕刻方法中之條件的一例的圖。 圖9A係用以說明第二實施型態之蝕刻方法所形成之形狀修正的一例的圖。 圖9B係用以說明第二實施型態之蝕刻方法所形成之形狀修正的另一例的圖。 圖10係表示一實施型態之蝕刻裝置的一例的圖。
S100~S105:步驟

Claims (12)

  1. 一種蝕刻方法，包含： a）將具有被蝕刻膜的基板提供至載置台上的步驟； b）部分地蝕刻前述被蝕刻膜以形成凹部的步驟； c）將前述載置台的溫度設定為第一溫度，而在前述凹部的側壁上形成具有第一膜厚分布之第一膜的步驟； d）進一步部分地蝕刻形成有前述第一膜的前述被蝕刻膜的步驟；及 e）將前述載置台的溫度設定為與前述第一溫度不同的第二溫度，而在前述凹部的側壁上形成具有與前述第一膜厚分布不同之第二膜厚分布的第二膜的步驟。
  2. 如請求項1所述之蝕刻方法，其中前述第二溫度高於前述第一溫度。
  3. 如請求項1或2所述之蝕刻方法，其中藉由將與前述基板的第一區域對應的前述載置台的第1區間和與前述基板的第二區域對應的前述載置台的第2區間調節為不同溫度，以使形成於前述第一區域的第一膜之厚度及位置的至少一者，不同於形成於前述第二區域之第一膜的厚度及位置的至少一者。
  4. 如請求項3所述之蝕刻方法，其中前述第一區域係包含基板之中心的區域，前述第二區域係包含基板之邊緣的區域。
  5. 如請求項1至4中任一項所述之蝕刻方法，其中， 前述c）包含： c-1）供給第一反應物以使前述第一反應物吸附於前述凹部的側壁的步驟；及 c-2）供給第二反應物以使前述第一反應物與前述第二反應物反應而形成膜的步驟； 前述e）包含： e-1）供給第3反應物以使前述第3反應物吸附於前述凹部的側壁的步驟；及 e-2）供給第4反應物以使前述第3反應物與前述第4反應物反應而形成膜的步驟； 藉由使前述c-2）的處理時間的長度與前述e-2）的處理時間的長度不同，進一步改變所形成之膜的厚度及位置的至少一者。
  6. 如請求項1至5中任一項所述之蝕刻方法，其中， 前述第一膜厚分布，係膜厚在前述基板的厚度方向及徑向之至少一個方向上變化的分布。
  7. 如請求項1至5中任一項所述之蝕刻方法，其中， 前述第二膜厚分布係膜厚在前述基板的厚度方向及徑向的至少一個方向上變化的分布。
  8. 如請求項1至7中任一項所述之蝕刻方法，其中前述被蝕刻膜含有含矽層。
  9. 如請求項1至8中任一項所述之蝕刻方法，其中前述基板在前述被蝕刻膜上具有含碳遮罩。
  10. 如請求項1至9中任一項所述之蝕刻方法，其中重複前述b）、前述c）、前述d）及前述e）直到前述凹部的深寬比至少成為40為止。
  11. 一種蝕刻方法，包含： a）將具有被蝕刻膜的基板提供至載置台上的步驟； b）部分地蝕刻前述被蝕刻膜以形成凹部的步驟； c）將前述載置台的多個區間之中至少2個區間設定為不同的溫度，以在該至少2個區間中於前述凹部的側壁上形成在深度方向上具有不同膜厚分布之膜的步驟；及 d）進一步部分地蝕刻形成有前述膜的前述被蝕刻膜的步驟。
  12. 一種蝕刻裝置，具備： 反應腔室，其提供處理空間； 載置台，其係設於前述反應腔室內部的載置台，具有可獨立控制溫度的多個區間並且具有可載置基板的載置面； 氣體供給部，其係用以將處理氣體供給至前述反應腔室的內部；及 控制部，其控制前述多個區間的溫度與前述氣體供給部的動作， 其中，前述控制部，使各部執行包含下述步驟的蝕刻方法： a）將具有被蝕刻膜的基板提供至載置台上的步驟； b）部分地蝕刻前述被蝕刻膜以形成凹部的步驟； c）將前述載置台的溫度設定為第一溫度，而在前述凹部的側壁上形成具有第一膜厚分布之第一膜的步驟； d）進一步部分地蝕刻形成有前述第一膜的前述被蝕刻膜的步驟；及 e）將前述載置台的溫度設定為與前述第一溫度不同之第二溫度，而在前述凹部的側壁上形成具有與前述第一膜厚分布不同之第二膜厚分布的第二膜的步驟。
TW109138980A 2019-11-25 2020-11-09 蝕刻方法及蝕刻裝置 TW202121532A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019212241A JP7330078B2 (ja) 2019-11-25 2019-11-25 エッチング方法およびエッチング装置
JP2019-212241 2019-11-25

Publications (1)

Publication Number Publication Date
TW202121532A true TW202121532A (zh) 2021-06-01

Family

ID=75923128

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138980A TW202121532A (zh) 2019-11-25 2020-11-09 蝕刻方法及蝕刻裝置

Country Status (5)

Country Link
US (2) US11380555B2 (zh)
JP (1) JP7330078B2 (zh)
KR (1) KR20210064063A (zh)
CN (1) CN112838004A (zh)
TW (1) TW202121532A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023224950A1 (en) * 2022-05-19 2023-11-23 Lam Research Corporation Hardmask for high aspect ratio dielectric etch at cryo and elevated temperatures
JP7536941B2 (ja) 2022-08-30 2024-08-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US20240105499A1 (en) * 2022-09-28 2024-03-28 Applied Materials, Inc. Molecular layer deposition carbon masks for direct selective deposition of silicon-containing materials

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605600A (en) * 1995-03-13 1997-02-25 International Business Machines Corporation Etch profile shaping through wafer temperature control
US20050211385A1 (en) * 2001-04-30 2005-09-29 Lam Research Corporation, A Delaware Corporation Method and apparatus for controlling spatial temperature distribution
JP2008016656A (ja) * 2006-07-06 2008-01-24 Elpida Memory Inc ホール形成方法
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
JP5859792B2 (ja) * 2011-09-27 2016-02-16 東京エレクトロン株式会社 プラズマエッチング方法
US9048178B2 (en) * 2011-09-27 2015-06-02 Tokyo Electron Limited Plasma etching method and semiconductor device manufacturing method
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US20170051402A1 (en) * 2015-08-17 2017-02-23 Asm Ip Holding B.V. Susceptor and substrate processing apparatus
US10950454B2 (en) * 2017-08-04 2021-03-16 Lam Research Corporation Integrated atomic layer passivation in TCP etch chamber and in-situ etch-ALP method

Also Published As

Publication number Publication date
US20220301881A1 (en) 2022-09-22
CN112838004A (zh) 2021-05-25
US11380555B2 (en) 2022-07-05
JP2021086849A (ja) 2021-06-03
JP7330078B2 (ja) 2023-08-21
KR20210064063A (ko) 2021-06-02
US20210159084A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
US11961746B2 (en) Substrate processing method and substrate processing apparatus
TW202121532A (zh) 蝕刻方法及蝕刻裝置
KR102306470B1 (ko) 감소된 트리밍 레이트에서 탄소 함유 막을 트리밍하는 방법
CN112242300A (zh) 自由基辅助点火等离子体系统和方法
KR20190026589A (ko) 에칭 방법
JP2020529736A (ja) 水平表面上におけるＳｉＮの選択的堆積
TW201428848A (zh) 乾蝕刻製程
JP2016225437A (ja) エッチング方法
JP2021077843A (ja) 基板処理方法および基板処理装置
KR102697450B1 (ko) 기판 처리 장치와 방법, 그 처리 방법을 이용한 반도체 소자 제조방법
TWI766866B (zh) 蝕刻方法
US12051595B2 (en) Plasma processing method and plasma processing apparatus
US11996296B2 (en) Substrate processing method and substrate processing system
TW202129761A (zh) 基板處理方法及基板處理裝置
JP2023513771A (ja) 無限選択性を有する高アスペクト比エッチング
TW202002014A (zh) 基板處理方法及基板處理裝置
JP7437966B2 (ja) エッチング方法及びエッチング装置
JP7357528B2 (ja) エッチング方法及びエッチング装置
CN110783187B (zh) 等离子体处理方法和等离子体处理装置
TW202416341A (zh) 電漿處理裝置及電漿處理方法
TW201920752A (zh) 電漿處理方法及電漿處理裝置
US11201063B2 (en) Substrate processing method and substrate processing apparatus
TW202036671A (zh) 基板處理方法及基板處理裝置
TW202433573A (zh) 電漿處理裝置及基板處理裝置