TW418447B - Process for forming multilevel interconnection structure - Google Patents
Process for forming multilevel interconnection structure Download PDFInfo
- Publication number
- TW418447B TW418447B TW088106831A TW88106831A TW418447B TW 418447 B TW418447 B TW 418447B TW 088106831 A TW088106831 A TW 088106831A TW 88106831 A TW88106831 A TW 88106831A TW 418447 B TW418447 B TW 418447B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- copper
- interconnection
- forming
- photoresist mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
A7 41844 7 B7_ 五、發明說明(^ ) 本發明之背景 (a)本發明之領域 本發明係有關於一種用於形成半導體裝置之多層互連 (導線)結構之方法,並旦更特別地是有關於一種用於形 成具有較低電阻及較高佈局密度的銅層的多層互連結構 的方法。 (b )習知技藝之説明 在製造半導體裝置所使用的傳統導線製程中,鋁或錦 合金層偽被施加以微影與蝕刻步驟,以形成第一層互連。 其次,沈積一中間絶緣膜於該第一層互連上,接箸將其 平坦化。其次,形成介層孔於中間絶緣膜中,並以錫插 塞填充其。其次,沈積一層鋁或鋁合金層於中間絶緣膜 上,並施加以撒影與蝕刻步驟,以形成第二層互連。 由於多層互連結構的互建層敷的増加,用於製造半導 體裝置的方法將因徹影與蝕刻步驟的增加而變得複雜。 此外。由於互連間隔變得更徹細,故中間絶緣膜的覆蓋 容易不完全,而形成孔洞於其中。 在現階段之具有〇·1 8# m至D.20# m的半導體裝置中, 互連間距的減少將增加寄生電容量,故半導體裝置的性 能將易於因大R C時間常數而劣化。解決該問題的方法之 一偽為提供具有較鋁或鋁合金互連更低電阻值的銅互連 、。然而,銅蝕刻控制的困難度將使諸如沈積與後序蝕刻 步驟結合的一般性蝕刻無法使用。 用以形成多層銅互連結構的鑲埋法像特別引人注目。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --!/--IJ---裝 ------ 訂·! 旋^> (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 41844 7 A7 B7 五、發明說明(> ) 以镶埋法所形成的多層銅互連結構將參考第1 A - 1 I圖而 做説明。 (請先閱讀背面之注意事項再填寫本頁) 參考第1A圖,一諸如BPSG (硼磷矽酸鹽玻璃)膜14等一 第一 S i 0 2膜傜形成於一矽基板1 2上。形成一介層孔(未 表示於圖中)於該第一 S i 0 2膜1 4中,以曝置出矽基板1 2 擴散區(源極/汲極區)部份。其次,諸如鎢插塞等導電 插塞係形成於介層孔中,以連接擴散區與上面互連。 其次,如第1B_所示,一第二Si02層16係以電漿CVD 法形成於該第一 SiO 2層14上。該電漿CVD法使用諸如矽 烷(S i Η 4 )與氧(0 2 )做為反應氣體。 其次,如第1C圖所示,形成一光阻層18於該第二Si02 層1 fi上。以微影及蝕刻步驟刻割光阻層1 8 ,以形成互連 用之具有圖案於其上的經刻劃罩幕1 8。其次,該第二 !U0 2層1 fi偽使用經刻劃罩幕18作為蝕刻罩幕而被蝕刻 ,以形成導線溝渠2G,其將曝置出在其底部之形成於Si02 層14中的導電插塞(未表示於圖中) 經濟部智慧財產局員工消費合作社印製 其次,該罩幕18傺以使用諸如具有平行板電極的電漿 灰化条統等氧氣電漿灰化法移除。灰化用的RF電壓俗施 加於電漿灰化条統的上下電極間。 其次,如第1D圖所示,毯覆式地沈積一作為阻障層的 TiN層22於晶圓上。此外,沈積一銅層24於該TiN層22上 ,以填充導線溝渠2 0。 其次,施加化學機械研磨(CMP)步驟於銅層24及TiN層 22上,直至Si02層16頂端曝置出為止,以形成第一層 -4 -本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 41844 7 _B7_ 五、發明說明(—) 銅互連24於該溝渠中,如第1E圖所示。該第一層銅互連 24係與在其底部的導電插塞(未表示於画中)電接觸,其 中該插塞傜曝置於銅互連頂端表面並鑲埋於Si02層14 中。 此外,形成諸如BPSG層等一第三Si02層26於該第二 Si〇2層16及該第一層互連24上。其次,形成一光阻層28 於該第二S i 0 2層2 6上β刻劃該光阻層2 8以形成經刻劃 罩幕28。其次,如第〇_所示,該第三3102層2 6俗以 使用經刻劃罩幕28作為蝕刻罩幕的電漿蝕刻法而選擇性 地蝕刻,以形成曝置出第一層銅互連24頂端的介層孔30。 其次,該經刻劃罩幕2 8係以氧氣電漿灰化法移除, 其灰化條件類似於刻劃罩幕1 8所使用者。在氧氣電漿灰 化製程期間,該第一層銅互連24傷經由介層孔30於曝置 於氧氣電漿氣氛中。 其次,如第1G圖所示,毯覆式地沈積一作為阻障層 的TiN層32於晶圓上,接箸沈積一鎢層34於TiN層32上。 其次,施加CMP於TU層32與鎢層34上,直至第三Si02 層26頂端曝置出為止,以留下填充介層孔30的鎢插塞34 ,如第1 Η圖所示。 此外,以電漿C V D法形成一第四S i 0 2層3 8於該第三 Si 〇2層26上。如第一層銅互連24的狀況一般,一導線 溝渠傜形成於該第四Si02層38中。形成一 TiN層40於該 第四Si02層上,接著沈積另一銅層42於TU層40上。施 加CMP於TiN層40及銅層42上,以將第二層銅互連42留置 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) l — 丨 — 丨丨丨 · I I i — I - II 丨- — I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 41844 7 A7 _B7_ 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 於溝渠中。為於導線溝渠形成後移除蝕刻罩幕,氣氣電 漿灰化偽於相似移除罩幕1 8及2 8所使用的條件下執行。 在氧氣電漿灰化期間,鎢插塞34係經由在第四Si02層38 中的導線溝渠而曝置於氣氣電漿氣氛。 上逑之用於形成多層銅互連結構的鑲埋製程包含有該 第一與第二層銅互連電阻的增加以及互連與鎢插塞間之 接觸阻值的増加。 該電阻與接觸阻值的增加將限制多層互連結構中之更 撤細互連間距與更多層數的完成,因而阻礙更高聚集度 之半導體裝置的完成。 上述問題亦發生於一般傳統製程中,所包含有的步驟 為:形成一銅層;刻割銅層以形成銅互連;以中間絶緣 層鑲埋銅互連;轉置介層孔圖案於中間絶緣層上;以及 形成該介層孔。 本發明之概要 鑑於上述,本發明之一目的偽為提供一種用於形成具 有較低電阻及較低互連接觸阻值的多層銅互連結構的方 法。 經濟部智慧財產局員工消費合作社印製 本發明俗提供一種用於製造多層半導體裝置互連結構 的方法,其所包含有的步驟為:形成具有一頂端銅層且 位於基板上的第一層互連;形成一第一中間層絶緣層於 該第一層互連上;形成一光阻罩幕於該第一中間絶緣層 上;具有窗口的光阻罩幕係位於部份的第一層互連上; 使用該光阻罩幕選澤性地蝕刻該第一中間絶緣層,以形 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) :41S44I a? __B7_ 五、發明說明(t ) 成曝置出部份第一層互連的介層畀;在基板溫度低於 16i)°C且RF功率未高於〇,7watts/cm2下,使用電漿灰化 法移除光阻罩幕的頂端部份;以及形成經由介層孔而連 接至第一層互連的第二層互連。 .〆 根據本發明之方法,蝕刻罩幕的頂端部份葆以氧氣電 漿灰化法移除,以將銅互連曝置於氧氣電漿氣氛。在低 於160°C的基板溫度與且RF功率未高於G,7watts/cra2下 所執行的氧氣電漿灰化法可避免銅互連的氣化並完成具 有較低電阻的多層銅互連結構。藉由本發明之方法,可 改良半導體裝置的聚集度與佈局密度。 用於形成銅互連之本發明的方法並非僅限於任何特定 的製程。該製程的範例包含一鑲埋製程、一雙鑲埋製程 以及包含下列步驟的一般製程:沈積一銅層;形成一作 為罩幕的光阻層;以及使用該罩幕蝕刻錮層以形成銅互 連〇 本發明之上述及其他曰的、特徵與餍點將參考附圔而 由下列說明變得更清楚。 圖式之簡單說明 第1Α-1Ι圖傺為表示用於形成雙層銅互連結構之傳統 方法與根據本發明之實施例的步驟的晶圓的橫截面圖; 第2圔傜為表示基板溫度與電漿灰化期間所形成之銅 氣化層厚度的關僳圖; 第3圓偽為表示光阻移除速率與電漿灰化期間之基板 溫度的關偽圖;以及 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 成,-------訂.--------線“ 經濟部智慧財產局員工消費合作社印製 A7 B7
41844 T 五、發明說明(έ ) 第4圖係為表示電漿灰化条统組成的示意區塊圔β 較佳實施例之說明 在説明本發明之實施例前,本發明之原理將先被説明 以明瞭本發明。吾人已研究出有關形成銅多層互連結構 用之镶埋法之銅互連雷阻增加的原因竑已發現下列原因。 根據傳統鑲理法,當形成於中間絶緣層中的介層孔以 錫镇充而形成_插塞時,作為蝕刻罩幕的光阻層傺以氣 氣電漿灰化法移除,而將下面的互連曝置於氧氣電漿氣 氛。 在此特性,吾人已發現所曝置的銅互連表面你被氧化 而形成諸如CU2 〇或CuO等銅氧化層,其將造成ϋ插塞與 銅互連間之接觸阻值的增加。吾人亦發現電阻増加僳正1 比於形成於銅互連曝置表面上的銅氧化層厚度。 吾人已研究出基板溫度與在不同單位基板面積之RF輸 出功率值下所形成於銅互連上之銅氧化層厚度間的關偽 。其結果如第2圖所示。 在第2圖中,當基板溫度超過16(TC時,銅氣化層厚 度將急遽增加,與RF輸出功率無關,而造成銅互連與鍚 插塞間之接觸阻值的增加。此外,在特定的基板溫度下 ,當RF輸出功率超過0.7W/cm2時,銅氣化層厚度將急 遽增加,而造成銅互連與鎢插塞間之接觸阻值的增加。 應注意地是,所舉例之RF輸出功率為0.0W的狀況偽僅為 作為比較的目的而表示,並非實際的狀況,因為光阻罩 幕的灰化不會在RF輸出功率為0.0W時進行。 -8 - 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 11 I I 11 經濟部智慧財產局員工消費合作社印製 41844 T_;_ 五、發明說明(了) 現將説明光阻移除速率的下限。光阻移除速率將隨偏 闞功率的減少而減少。第3圖傜表示光阻移除速率取決 於基板溫度β因為典型的光阻層厚度大約為7㈣n m ,故 在偏壓功率密度7 W / c m 2且某板溫度未高於1 Q Q°C畤,光 阻移除速率將減少至1 〇 〇 nm / m i ϋ。在本案例中,光阻罩 幕的移除最少花費1 0分鐘,以加工時間的觀點而言,其 並不實用。因此,實用的光阻移除基板溫度範圍傜出大 約1 0 0 °C至低於1 6 0 °C的溫度。 基於上逑的發現,本發明的結論為用於以氣氣電漿灰 化移除作為蝕刻罩幕之光阻層的製程條件應包含低於 160°C的基板溫度以及每單位某板面積未高於0.7W/cin2 的RF輸出功率。 在用於形成銅互連之本發明的方法中,沈積銅層用的 方法並未特別限定《該方法的範例包含濺鍍、電鍍及C V D 。所沈積之銅層的銅純度可為 本發明所使用的電漿灰化条統形式並未特別限定。該 電漿灰化条統的範例包含平行板式、下流式及ICP式。 以銅氣化的觀點視之,只要能産生氣氣電漿,則電漿 {請先閲讀背面之注意事項再填窝本頁) 裝--------訂---------線. 經濟部智慧財產局員工消費合作社印製 本具 ή 化。Λ灰 明,漿 説法Μ電 地方®行 細埋t執 詳鑛厚申 而的法 式構CA 方' 圖結00埋 者連30鑲 。 參互至的 低將層00例 量例雙20施 盡施造如實 應實製諸本 壓之於有在 。 氧明用具以統 的發於並用糸 中本中連示化 統,集互表灰 条在偽製地漿 化現明鋼意電 灰 發有示的 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐〉 A7 41844 7 B7_ 五、發明說明(^ ) 在第4圖中,電漿灰化条統50偽為平行板式並包含有 一灰化室52、一平板式頂端電極54及一平板式底部電極 5 6。該頂端與底部電極5 4與5 (3係平行排列且放置於灰化 室52中。 該電漿灰化务統5 0更包含有一使灰化室5 2真空化的真 空幫浦5 8、一用以在頂端電極5 4與底部電極5 6間施加ίϊ F 電壓的RF源60以及一用以供應反應氣體室灰化室52的氣 體供廳糸統62。電漿偽産生於頂端電極54輿底部電極56 間,以施加電漿灰化於置於底部電極5 6上的晶圓。 氣髖供應条統62包含有一做為反應氣髏來源的氣筒64 及一用以控制反應氣體流速的流量控制器S6。 本實施例之方法偽參考第ΙΑ-II圖做説明。本實施例 之方法偽類似於形成銅互連用之傳統方法,除了本實施 例在氣氣電漿灰化步驟中所使用的灰化條件及使用銅插 塞取代鴒捅塞以外。 如第1Α圖所示,形成一第一Si02層(例如,BPSG)14 於矽基板12卜。形成介層孔(未表示於圖中)於該第一, Sit) 2層中,以曝置出矽基板12的部份擴散區(源極/汲 極區)。形成一諸如鎢插塞等導電插塞(未表示於圖中) 於介層孔中,以建接擴散區與上面互建。 其次,如第1B画所示,一第二Si02層16偽以電漿CVD 法彤成於該第一 Si02層14上。該電漿CVD法使用諸 如矽烷(SiH4)與氧(02)做為反應氣體。 其次,如第1C圖所示,形成一光阻層18於該第二&iG2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) /裝--------訂---------線、 經濟部智慧財產局員工消費合作社印製 41844 7 A7 __B7五、發明說明(9 ) 2 ο 有 S 具二 成第 形該 以’ •次 18其 0 阻18 光幕 割罩 刻劃 驟刻 步經 刻的 蝕上 及其 影於 撤置 以轉 。案 上圖 16連 層互 刻 S 蝕於 被成 而形 幕之 罩部 刻底 nKJ」、 融其 為在 作出 8 1L 1 置 幕曝 罩將 盡其 蒭 , 經20 用渠 使溝 m 線 16導 層成 形 以 層 中 圖 於 .示 表 未 rfv 塞 插 電 導 的 中 I F P 如 灰 癀 H9 tMnl 氣 氧 的 。統 料糸 材化 阻灰 光漿 的電 用用 幕使 罩以 諸阻偽 用光18 使等幕 m3)罩 Μ産^ 砠的* 實r次 本 d’其 1ί灰 幕漿 罩電 除的 移行 則執 ,下 成件 製條 銷列 由下 塞在 插用 電使 導好 若最 -化 如灰 例漿 i o ο 除氣50 移氧統 法的糸 化用化 P 速 o -c F D 5 ^ Γ R 1 :1及0Γ積第 度體1T面如 溫氣:3位, 板應壓單次 基反室每其 (請先閲讀背面之注意事項再填寫本頁) :裝--------訂----- 線、 經濟部智慧財產局員工消費合作社印製 上 圓 晶 於 2 2 層 的上 層22 障層 阻 i 為Γ 作1 積 2 m 沈 /C地 7¥式 0.覆 : 毯 率’ 功示 出所 輸圔 該 於 4 2 層 銅1 稹 沈 外 此 磨i第 ff -9 Π 胡 .1¾ 。械 20機11中 渠學2)1渠 溝化02溝 線加S1該 導施至於 充 ,直 2 瑱次 ,連 以其上互 2 ] , 2 銅 及一 24第 層成 銅形 於以 驟 , 步止 P)為 CCH53 曝 端 頂 第 該 的 示 所 0 示 所 圔 層 層 INB 一 T 層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 41844 7 B7_ 五、發明說明(t。) 銅互連24傺與在互連24底部的導電插塞(未表示於面中) 電接觸,其中該插塞係曝置於銅互連頂端表面並鑲埋於 在互連2 4二測的第二S i 0 2層1 6中。 此外,一第三Si02 (諸如BPSG)層26於該第二Si02層 1 6上。形成另一光阻庸2 8於第三S i 0 2層2 6上。刻劃該光 阻層2 8以形成經刻劃罩幕2 8。其次,如第1 F園所示,該 第三S i 0 2層2 6係以氧氣電漿蝕刻法蝕刻,以形成曝置 出第一層銅互連2 4頂端的介層孔3 Q。本實施例僳使用諸 如 PFI-15(Sumitomo Cheeical Co., Ltd.的産品)等光 阻罩幕用的光阻材料。 其次,該經刻劃罩幕28傜以使用電漿灰化糸統50的氧 氣電漿灰化法移除,其灰化條件類似於上所指定者。在 氧氣電漿灰化製程期間,該第一層銅互連2 4頂端像經由 介層孔30於曝置於氣氣電漿氣氛中。 其次,如第1G圖所示,毯覆式地沈積一作為阻障層的 TiN層32於整個晶圓表面上、接著沈積一銅層34於TiN層 32上。 其次,施加CMP於TiN層32與銅層34上,直至第三Si02 層26頂端曝置出為止,以留下填充介層孔3Q的銅插塞34 ,如第1H圖所示。 此外,以電漿CVD法形成一第四Si02層38於該第三 Si02層2(3上。如第一層銅互連24的狀況一般,一導線 溝渠傷形成於該第四Si02層38中。形成一 TiN層40於該 第四Si02層上,接著沈積S —銅層42於TiN層40上。施 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----Ί---«----^裝--------訂---------^1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 41844 7 A7 _B7 五、發明說明(、·) 加,CMP於TiN層40及銅層42上,以形成第二層銅互連42。 為於第二層銅互連42用的導線溝渠形成後移除蝕刻罩 幕,該氧氣電漿灰化傜使用電漿灰化糸統5 0並於相似移 除罩幕2 8的灰化條件下執行。在氧氣電漿灰化期間,銅 插塞34傜經由導線溝渠而曝置於氣氣電漿氣氛。 上述實施例傜參考移除整個罩幕18或28的氣氣電漿灰 化法做說明。然而,氣氣電漿灰化的應用並非僅限於此。 例如,僅罩幕18或28的頂端部份可以氧氣電漿灰化移除, 即殘留的罩幕部份可使用清洗溶液移除,諸如丙_或任 何其他有機溶劑。 雖然上述實施例僅作為説明用的範例,然而本發明並 不僅限於上述實施例且各種改良或改變將可於不背離本 發明之範疇下為熟習本技藉之人士所為之。 ---------r---^裝·!_!!訂------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 41844 7 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8、申請專利範圍 1. 一種用於製造半導體裝置之多層互連結構的方法,所 包含有的步驟有:形成具有一頂端銅層且位於基板上 的第一層互連;形成一第一中間層絶緣層於該第一層 互連上;形成一光阻罩幕於該第一中間絶緣層上;具 有窗口的光阻罩幕係位於部扮的第一層互連上;使用 該光阻罩幕選擇性地蝕刻該第一中間絶緣層,以形成 曝置出部份第一層互連的介層孔;在基板溫度低於 160°C且EF功率未高於0.7watts/cm2下,使用電槳灰 化法移除光阻罩幕的頂端部份;以及形成經由介屑孔 而連接至第一層互連的第二層互連。 2. 如申請專利範圍第1項之方法,其中該第一層互連形 成步驟包含有沈積一銅層於具有窗口溝渠的下面絶緣 層上,並化學機械研磨該銅層,以留下部份的該銅層 於該開口溝渠申,而形成該第一層互連。 3. 如申請專利範圃第1項之方法更包含有在該第二層互 連形成步驟前形成镇充該介層孔之升層插塞的步驟, 以連接該第二層互連及該第一層互連。 4. 如申請專利範圍第3項之方法,其中該介層插塞包含 銅。 5. 如申請專利範圍第4項之方法,其中該第二層互連形 成步驟包含有:沈積一第二中間絶緣層於該第一中間 絶緣層上;形成另一光阻罩幕於該第二中間絶緣層上 ;使用該另一光阻罩幕選擇性地蝕刻該第二中間絶綠 層,以形成曝置在其底部之該介層插塞的另一溝渠; -1 5 - (請先閲ttt·面之生奮事項再填窝本頁) 裝------ . 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10120495A JP3102409B2 (ja) | 1998-04-30 | 1998-04-30 | 配線の形成方法及びプラズマアッシング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW418447B true TW418447B (en) | 2001-01-11 |
Family
ID=14787621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088106831A TW418447B (en) | 1998-04-30 | 1999-04-28 | Process for forming multilevel interconnection structure |
Country Status (6)
Country | Link |
---|---|
US (1) | US6037250A (zh) |
JP (1) | JP3102409B2 (zh) |
KR (1) | KR100297966B1 (zh) |
CN (1) | CN1115725C (zh) |
GB (1) | GB2336944B (zh) |
TW (1) | TW418447B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3149846B2 (ja) * | 1998-04-17 | 2001-03-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JPH11345877A (ja) * | 1998-06-03 | 1999-12-14 | Mitsubishi Electric Corp | 半導体装置 |
JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
JP3137087B2 (ja) * | 1998-08-31 | 2001-02-19 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3293792B2 (ja) * | 1999-01-12 | 2002-06-17 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6177347B1 (en) * | 1999-07-02 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | In-situ cleaning process for Cu metallization |
US6777344B2 (en) * | 2001-02-12 | 2004-08-17 | Lam Research Corporation | Post-etch photoresist strip with O2 and NH3 for organosilicate glass low-K dielectric etch applications |
KR100720403B1 (ko) * | 2001-06-27 | 2007-05-22 | 매그나칩 반도체 유한회사 | 구리배선의 표면 처리방법 |
CN100375265C (zh) * | 2002-04-02 | 2008-03-12 | 陶氏环球技术公司 | 用于图形化双波纹互连的三层掩膜结构 |
US6849559B2 (en) * | 2002-04-16 | 2005-02-01 | Tokyo Electron Limited | Method for removing photoresist and etch residues |
US7008872B2 (en) * | 2002-05-03 | 2006-03-07 | Intel Corporation | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures |
US6831363B2 (en) * | 2002-12-12 | 2004-12-14 | International Business Machines Corporation | Structure and method for reducing thermo-mechanical stress in stacked vias |
JP3834004B2 (ja) * | 2003-01-29 | 2006-10-18 | 株式会社日立ハイテクノロジーズ | エッチング後処理方法 |
KR101750122B1 (ko) * | 2012-04-17 | 2017-06-22 | 현대중공업 주식회사 | 선박 |
CN103956353A (zh) * | 2014-04-30 | 2014-07-30 | 上海华力微电子有限公司 | 半导体器件及其形成方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744176B2 (ja) * | 1989-08-30 | 1995-05-15 | 株式会社東芝 | プラズマアッシング方法 |
US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
US5561082A (en) * | 1992-07-31 | 1996-10-01 | Kabushiki Kaisha Toshiba | Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide |
JPH08139194A (ja) * | 1994-04-28 | 1996-05-31 | Texas Instr Inc <Ti> | 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス |
US5744376A (en) * | 1996-04-08 | 1998-04-28 | Chartered Semiconductor Manufacturing Pte, Ltd | Method of manufacturing copper interconnect with top barrier layer |
US5909637A (en) * | 1996-09-20 | 1999-06-01 | Sharp Microelectronics Technology, Inc. | Copper adhesion to a diffusion barrier surface and method for same |
US5891799A (en) * | 1997-08-18 | 1999-04-06 | Industrial Technology Research Institute | Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates |
-
1998
- 1998-04-30 JP JP10120495A patent/JP3102409B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-27 US US09/300,258 patent/US6037250A/en not_active Expired - Lifetime
- 1999-04-28 TW TW088106831A patent/TW418447B/zh not_active IP Right Cessation
- 1999-04-29 KR KR1019990015445A patent/KR100297966B1/ko not_active IP Right Cessation
- 1999-04-29 GB GB9909960A patent/GB2336944B/en not_active Expired - Fee Related
- 1999-04-30 CN CN99106081A patent/CN1115725C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3102409B2 (ja) | 2000-10-23 |
KR19990083607A (ko) | 1999-11-25 |
US6037250A (en) | 2000-03-14 |
CN1115725C (zh) | 2003-07-23 |
JPH11312669A (ja) | 1999-11-09 |
GB2336944B (en) | 2002-11-20 |
GB9909960D0 (en) | 1999-06-30 |
KR100297966B1 (ko) | 2001-09-26 |
GB2336944A (en) | 1999-11-03 |
CN1233853A (zh) | 1999-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW418447B (en) | Process for forming multilevel interconnection structure | |
TWI251296B (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
JP2009099991A (ja) | 半導体素子のスタックキャパシタ及びその形成方法 | |
TW425668B (en) | Self-aligned contact process | |
TW200540968A (en) | Semiconductor device with multi-layer hard mask and method for contact etching thereof | |
TW200418106A (en) | Method for fabricating semiconductor device | |
TW401601B (en) | The method of improving the photolithography and via integration | |
TWI223393B (en) | Method of filling bit line contact via | |
TWI245325B (en) | Semiconductor device with partially recessed hard mask and method for contact etching thereof | |
CN102054755A (zh) | 互连结构及其形成方法 | |
JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
JP3000935B2 (ja) | 半導体装置の製造方法 | |
JP2001110902A (ja) | 自己整列コンタクトをもつ半導体素子及びその製造方法 | |
KR100790816B1 (ko) | 반도체 메모리 디바이스의 배선 제조방법 | |
US6673719B2 (en) | Method for etching using a multilevel hard mask | |
KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
KR100398584B1 (ko) | 반도체 소자의 제조 방법 | |
KR100548527B1 (ko) | 금속배선 형성방법 | |
KR100485180B1 (ko) | 반도체 소자의 제조 방법 | |
TW410456B (en) | Method for improving the filling capability of tungsten plug | |
KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
TW530384B (en) | Damascene method for forming spacer | |
KR100607778B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 | |
TW516205B (en) | Formation method of local interconnection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |