KR100241536B1 - 반도체 소자의 층간 절연막 형성방법 - Google Patents
반도체 소자의 층간 절연막 형성방법 Download PDFInfo
- Publication number
- KR100241536B1 KR100241536B1 KR1019960055902A KR19960055902A KR100241536B1 KR 100241536 B1 KR100241536 B1 KR 100241536B1 KR 1019960055902 A KR1019960055902 A KR 1019960055902A KR 19960055902 A KR19960055902 A KR 19960055902A KR 100241536 B1 KR100241536 B1 KR 100241536B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- gas
- forming
- semiconductor device
- Prior art date
Links
Abstract
본 발명은 반도체 소자의 층간 절연막 형성방법에 관한 것으로, 소정의 제조공정을 거친 실리콘 기판상에 형성된 금속층상에 불소가 함유된 공정가스를 플로우 시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 소스 가스로 이용하여 금속층간 절연막을 형성하여, 금속층간 절연막 표면에 실리콘 원자-불소-산소가 결합되도록 하므로써, 공정의 단순화로 인한 소자의 수율을 향상시킬 수 있고 층간 절연막의 유전특성 개선에 의해 소자의 동작 속도를 향상시킬 수 있는 반도체 소자의 층간 절연막 형성 방법이 개시된다.
Description
본 발명은 반도체 소자의 층간 절연막 형성방법에 관한 것으로 특히, 다중 금속층 간의 접속을 위한 금속층간 절연막 형성시 금속층간 절연막 표면이 실리콘 원자-불소-산소의 구조를 갖도록 하여 소자의 특성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화됨에 따라 이중 금속 배선을 비롯하여 다중 금속배선 공정이 일반화 되어가고 있다. 이러한 다중 금속 배선 구조에서 금속 배선간 접속 및 평탄화 기능을 갖게하는 절연막 형성 기술은 소자의 수율 및 신뢰성을 결정하는데 있어서 중요한 요소이다. 종래의 금속층간 절연막은 SiH4가스를 이용한 플라즈마 화학 기상 증착 방법(PECVD)으로 형성되며 소자의 평탄화를 위한 SOG(Spin On Glass)막의 상하부에 적층되는 구조로 형성된다. 즉, 하부에 제1금속층간 절연막을 상기 방법에 의해 형성하고, 그 위에 SOG막을 형성한 후 마지막으로 SOG막 상부에 제2금속층간 절연막을 상기 방법에 의해 형성한다. 이렇게 형성된 금속층간 절연막 상에 유전율 및 갭필링 향상을 위하여 인(P) 또는 불소(F) 가스를 이온 주입법으로 실시하게 된다. 이와 같은 방법은 공정 과정이 복잡하여 소자의 수율을 저하시키게 된다. 또한, 인(P) 또는 불소(F)를 제일 하부에 형성된 제1금속층간 절연막 까지 주입시키기 어려우며 이때, 에너지를 높여 제1금속층간 절연막에 상기 불순물 이온(P 또는 F)을 도핑 또는 주입시키려 할 때 소자의 손상을 유발하게 되는 문제도 발생된다.
따라서 본 발명은 소정의 제조공정을 거친 실리콘 기판상에 형성된 금속층상에 불소가 함유된 공정가스를 플로우 시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS(Tetra Ethyl Otho Silicate)가스를 소스가스로 이용하여 금속층간 절연막 형성하여, 금속층간 절연막 표면이 실리콘 원자(Si)-불소(F)-산소(O)가 결합된 구조를 갖도록 하여 소자의 수율 및 동작 특성을 향상시킬 수 있는 반도체 소자의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 실현하기 위한 본 발명에 따른 반도체 소자의 층간 절연막 형성방법은 반도체 소자의 층간 절연막 형성방법에 있어서, SF6또는 CF4가스를 플로우 시켜 반응 챔버를 포화시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 소스가스로 이용하여 상기 금속층 상에 플라즈마 화학 기상 증착 방법으로 제1금속층간 절연막을 형상하는 단계와, 상기 제1금속층간 절연막 상에 SOG막을 형성하는 단계와, SF6또는 CF4가스를 플로우 시켜 반응 챔버를 포화시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 소스 가스로 이용하여 상기 SOG막 상에 플라즈마 화학기상 증착 방법으로 제2금속층간 절연막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
제1(a)도 내지 제1(c)도는 본 발명에 따른 반도체 소자의 층간 절연막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 금속층
3 : 제1금속층간 절연막 4 : SOG막
5 : 제2금속층간 절연막 10 : 비아홀
이하, 본 발명에 따른 층간 절연막 형성방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1(a)도 내지 제1(c)도는 층간 절연막 형성방법을 설명하기 위한 소자의 단면도로서, 제1(a)도는 실리콘 기판(1)상에 금속층(2)을 형성한 후 그 위에 제1금속층간 절연막(3)을 형성한 상태를 도시한다. 여기에서, 제1금속층간 절연막(3)은 플라즈마 화학 기상 증착 방법으로 형성하며, 제1단계에서 30 내지 50SCCM의 SF6또는 CF4가스를 플로우 하여 반응 챔버를 포화시킨 후 제2단계에서 350 내지 400℃의 온도 및 200 내지 300mTorr의 압력 조건에서 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 플로우 시켜 1000 내지 1500Å의 두께로 형성시킨다. 이에 따라, 제1금속층간 절연막(3)의 표면은 Si-F-O의 구조를 가지게 된다.
제1(b)도는 제1금속층간 절연막(3) 상에 SOG막(4)을 형성한 후 SOG막(4) 상에 제2금속층간 절연막(5)을 형성한 상태를 도시한다. SOG막(4)은 4000 내지 5000Å의 두께로 형성한 후 SOG막(4) 내의 솔벤트(Solevent) 및 수분을 제거하기 위하여 400 내지 450℃의 온도 조건에서 30 내지 90분간 경화(Bake)한다. 그리고, 제2금속층간 절연막(5)은 상술의 제1금속층간 절연막(3)을 형성할 때와 동일하게 형성되는데, 먼저 제1단계에서 30 내지 50SCCM의 SF6또는 CF4가스를 플로우 하여 반응 챔버를 포화시킨 후 제2단계에서 350 내지 400℃의 온도 및 200 내지 300mTorr의 압력 조건에서 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 플로우 시켜 6000 내지 7000Å의 두께로 형성시킨다. 이 경우에도 제2금속층간 절연막(5)의 표면은 Si-F-O의 구조를 가지게 된다.
제1(c)도는 후속공정으로 금속층(2)이 노출되도록 제2금속층간 절연막(5), SOG막(4) 및 제1금속층간 절연막(3)을 순차적으로 식각하여 비아홀(10)을 형성한 상태를 도시한다.
상술한 바와같이 본 발명에 의하면 소정의 제조공정을 거친 실리콘 기판상에 형성된 금속층상에 불소가 함유된 공정가스를 플로우 시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 소스 가스로 이용하여 금속층간 절연막을 형성하므로써, 금속층간 절연막 표면이 실리콘 원자-불소-산소의 결합구조를 갖도록 하므로써, 공정을 단순화시켜 소자의 수율을 향상시킬 수 있고, 층간 절연막의 유전특성이 개선되어 소자의 동작 속도를 향상시킬 수 있는 효과가 있다.
Claims (4)
- 반도체 소자의 층간 절연막 형성방법에 있어서, 소정의 공정을 거친 실리콘 기판 상에 금속층을 형성하는 단계와, SF6또는 CF4가스를 플로우 시켜 반응 챔버를 포화시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 소스 가스로 이용하여 상기 금속층 상에 플라즈마 화학 기상 증착 방법으로 제1금속층간 절연막을 형성하는 단계와, 상기 제1금속층간 절연막 상에 SOG막을 형성하는 단계와, SF6또는 CF4가스를 플로우 시켜 반응 챔버를 포화시킨 후 N2O 또는 O2가스와 SiH4또는 TEOS 가스를 소스 가스로 이용하여 상기 SOG막 상에 플라즈마 화학기상 증착 방법으로 제2금속층간 절연막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
- 제1항에 있어서, 제1금속층간 절연막은 1000 내지 1500Å의 두께로 형성되고, 상기 제2금속층간 절연막은 6000 내지 7000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
- 제1항에 있어서, 상기 제1 및 제2금속층간 절연막은 350 내지 400℃의 온도 및 200 내지 300mTorr의 압력 조건에서 형성되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
- 제1항에 있어서, 상기 SF6또는 CF4가스는 30 내지 50SCCM 공급되는 것을 특징으로 하는 반도체 소자의 층간 절연막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960055902A KR100241536B1 (ko) | 1996-11-21 | 1996-11-21 | 반도체 소자의 층간 절연막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960055902A KR100241536B1 (ko) | 1996-11-21 | 1996-11-21 | 반도체 소자의 층간 절연막 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980037186A KR19980037186A (ko) | 1998-08-05 |
KR100241536B1 true KR100241536B1 (ko) | 2000-03-02 |
Family
ID=66321366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960055902A KR100241536B1 (ko) | 1996-11-21 | 1996-11-21 | 반도체 소자의 층간 절연막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100241536B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102573721B1 (ko) * | 2019-12-16 | 2023-09-04 | 주식회사 원익아이피에스 | 박막의 형성 방법 |
-
1996
- 1996-11-21 KR KR1019960055902A patent/KR100241536B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980037186A (ko) | 1998-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5721156A (en) | Method of manufacturing a semiconductor device with a planarized integrated circuit | |
EP1182275B1 (en) | Method of forming an interlayer insulating film | |
US5627403A (en) | Adhesion between dielectric layers in an integrated circuit | |
US5503882A (en) | Method for planarizing an integrated circuit topography | |
US4987101A (en) | Method for providing improved insulation in VLSI and ULSI circuits | |
KR100529663B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100266428B1 (ko) | 반도체장치 및 그의 제조방법 | |
JP2917783B2 (ja) | 半導体装置及びその製造方法 | |
KR20020079929A (ko) | 트렌치 충전 방법 | |
US20100330811A1 (en) | Method for forming via holes | |
US5635425A (en) | In-situ N2 plasma treatment for PE TEOS oxide deposition | |
JP2002539640A (ja) | 半導体ウェーハ上のギャップの充填方法 | |
US5960321A (en) | Method of forming a contact via | |
KR100241536B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
US20070273003A1 (en) | Semiconductor device and manufacturing method thereof | |
KR100245307B1 (ko) | 반도체 장치의 소자 분리방법 | |
KR100399903B1 (ko) | 반도체 소자 제조시의 층간 평탄화방법 | |
KR100197766B1 (ko) | 반도체장치의 제조방법 | |
KR19990009557A (ko) | 배선 형성 방법 | |
KR100292055B1 (ko) | 층간절연막의 형성방법 | |
KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
KR20000010134A (ko) | 반도체 장치의 제조 방법 | |
KR100559675B1 (ko) | 반도체 소자 분리층 제조 방법 | |
KR20020002814A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
KR100199344B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |