JP2601112B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2601112B2 JP2601112B2 JP4319552A JP31955292A JP2601112B2 JP 2601112 B2 JP2601112 B2 JP 2601112B2 JP 4319552 A JP4319552 A JP 4319552A JP 31955292 A JP31955292 A JP 31955292A JP 2601112 B2 JP2601112 B2 JP 2601112B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- forming
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にリン及びホウ素を含むシリケートガラス膜
（以下ＢＰＳＧ膜と記す）を層間絶縁膜として備えた半
導体装置の製造方法に関する。
関し、特にリン及びホウ素を含むシリケートガラス膜
（以下ＢＰＳＧ膜と記す）を層間絶縁膜として備えた半
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置は、半導体基板上の所定の部
位に不純物の拡散等により形成された半導体素子と、こ
れらを相互に接続する配線とから主に構成される。また
高集積化された半導体装置においては、半導体素子の微
細化、配線の多層化が進められている。このような高集
積化された半導体装置の配線層間の絶縁膜としては、９
００℃という比較的低温で流動化し平滑な表面となるこ
とのできるＢＰＳＧ膜が広く用いられている。
位に不純物の拡散等により形成された半導体素子と、こ
れらを相互に接続する配線とから主に構成される。また
高集積化された半導体装置においては、半導体素子の微
細化、配線の多層化が進められている。このような高集
積化された半導体装置の配線層間の絶縁膜としては、９
００℃という比較的低温で流動化し平滑な表面となるこ
とのできるＢＰＳＧ膜が広く用いられている。
【０００３】次に従来技術を図面を参照して説明する。
図２は従来の半導体装置の製造工程を説明するための半
導体チップの断面図である。
図２は従来の半導体装置の製造工程を説明するための半
導体チップの断面図である。
【０００４】まず図２（ａ）に示すように、シリコン等
の半導体基板１上にシリコン酸化膜２を介してポリシリ
コン等からなる第１の配線３を形成する。次に、この第
１の配線３の上に層間絶縁膜としてＢＰＳＧ膜４をＣＶ
Ｄ法によって堆積したのち、９００℃の熱処理によって
表面を平滑化する。ＢＰＳＧ膜４は吸湿性が大きく次工
程で塗布されるフォトレジスト膜との密着性が悪い為、
バッファ層としてシリコン酸化膜５をＣＶＤ法によって
堆積する。
の半導体基板１上にシリコン酸化膜２を介してポリシリ
コン等からなる第１の配線３を形成する。次に、この第
１の配線３の上に層間絶縁膜としてＢＰＳＧ膜４をＣＶ
Ｄ法によって堆積したのち、９００℃の熱処理によって
表面を平滑化する。ＢＰＳＧ膜４は吸湿性が大きく次工
程で塗布されるフォトレジスト膜との密着性が悪い為、
バッファ層としてシリコン酸化膜５をＣＶＤ法によって
堆積する。
【０００５】次に、図２（ｂ）に示すように、フォトレ
ジスト塗布前処理として、ヘキサメチルジシラザン（以
下、ＨＭＤＳ）蒸気６にさらし、親水性であるシリコン
酸化膜５の表面を疎水性に変化させ、フォトレジスト膜
との密着性を向上させる。
ジスト塗布前処理として、ヘキサメチルジシラザン（以
下、ＨＭＤＳ）蒸気６にさらし、親水性であるシリコン
酸化膜５の表面を疎水性に変化させ、フォトレジスト膜
との密着性を向上させる。
【０００６】次に、図２（ｃ）に示すように、フォトレ
ジスト膜７を塗布法により形成したのちフォトリソグラ
フィ工程によって所定の寸法にフォトレジスト膜７を加
工する。さらに、エッチング工程を経て、半導体基板１
或は、第１の配線３に達するコンタクト孔８を形成す
る。
ジスト膜７を塗布法により形成したのちフォトリソグラ
フィ工程によって所定の寸法にフォトレジスト膜７を加
工する。さらに、エッチング工程を経て、半導体基板１
或は、第１の配線３に達するコンタクト孔８を形成す
る。
【０００７】次に図２（ｄ）に示すように、フォトレジ
スト膜７を除去したのちコンタクト孔を含むシリコン酸
化膜上に第２の配線９を形成し、次工程に進む。
スト膜７を除去したのちコンタクト孔を含むシリコン酸
化膜上に第２の配線９を形成し、次工程に進む。
【０００８】尚、バッファ層としてシリコン酸化膜を形
成する代りにＢＰＳＧ膜４の表面層のホウ素（Ｂ）を低
下させる方法も実施されている（例えば特開平３−１５
９１５７号公報）。
成する代りにＢＰＳＧ膜４の表面層のホウ素（Ｂ）を低
下させる方法も実施されている（例えば特開平３−１５
９１５７号公報）。
【０００９】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法においては、シリコン酸化膜５をバッファ層
として用いているが、表面が親水性である為、フォトレ
ジスト膜７との密着性は十分でなく、更に密着性を向上
させる手段としてＨＭＤＳをカップリング剤として使用
する必要がある。しかしながら、高感度で且つ微細加工
が可能なレジストにおいて採用されている感光剤は、露
光時にＨＭＤＳと反応し図２（ｃ）に示したように、気
泡１０を生じる。フォトレジスト膜７の中に気泡１０が
生じると、コンタクト孔８を形成するエッチング時にお
いてこのフォトレジスト膜７は充分なマスクとはなり得
ないため、しばしば不必要なピンホール１１を生じ、配
線のショートの原因となり、半導体装置の歩留り及び信
頼性の低下をもたらすという大きな問題点があった。
の製造方法においては、シリコン酸化膜５をバッファ層
として用いているが、表面が親水性である為、フォトレ
ジスト膜７との密着性は十分でなく、更に密着性を向上
させる手段としてＨＭＤＳをカップリング剤として使用
する必要がある。しかしながら、高感度で且つ微細加工
が可能なレジストにおいて採用されている感光剤は、露
光時にＨＭＤＳと反応し図２（ｃ）に示したように、気
泡１０を生じる。フォトレジスト膜７の中に気泡１０が
生じると、コンタクト孔８を形成するエッチング時にお
いてこのフォトレジスト膜７は充分なマスクとはなり得
ないため、しばしば不必要なピンホール１１を生じ、配
線のショートの原因となり、半導体装置の歩留り及び信
頼性の低下をもたらすという大きな問題点があった。
【００１０】シリコン酸化膜をＨＭＤＳ蒸気６にさらさ
なければ気泡は生じないが、代ってフォトレジスト膜７
とシリコン酸化膜５との密着性の低下をもたらし、コン
タクト孔８の形成時に、エッチング液が界面に浸透し、
所定の寸法より大きなコンタクト孔寸法となり、配線間
のショートの原因となる。その結果、半導体装置の歩留
り及び信頼性の低下を招くという問題がある。
なければ気泡は生じないが、代ってフォトレジスト膜７
とシリコン酸化膜５との密着性の低下をもたらし、コン
タクト孔８の形成時に、エッチング液が界面に浸透し、
所定の寸法より大きなコンタクト孔寸法となり、配線間
のショートの原因となる。その結果、半導体装置の歩留
り及び信頼性の低下を招くという問題がある。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を介して第１の配線を
形成する工程と、この第１の配線上にリンとホウ素を含
むシリケートガラス膜を形成する工程と、このシリケー
トガラス膜の表面を窒素原子を含むガスのプラズマ中に
さらしてフォトレジスト膜と密着性の良い疎水性膜を形
成する工程と、この疎水性膜とシリケートガラス膜をパ
ターニングし前記半導体基板または前記第１の配線に達
するコンタクト孔を形成する工程と、このコンタクト孔
内を含む前記疎水性膜上に第２の配線を形成する工程と
を含むものである。
造方法は、半導体基板上に絶縁膜を介して第１の配線を
形成する工程と、この第１の配線上にリンとホウ素を含
むシリケートガラス膜を形成する工程と、このシリケー
トガラス膜の表面を窒素原子を含むガスのプラズマ中に
さらしてフォトレジスト膜と密着性の良い疎水性膜を形
成する工程と、この疎水性膜とシリケートガラス膜をパ
ターニングし前記半導体基板または前記第１の配線に達
するコンタクト孔を形成する工程と、このコンタクト孔
内を含む前記疎水性膜上に第２の配線を形成する工程と
を含むものである。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
る。図１（ａ）〜（ｄ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
【００１３】まず図１（ａ）に示すように、シリコン等
からなる半導体基板１上に厚さ２００ｎｍのシリコン酸
化膜２を形成したのち、ポリシリコンからなる第１の配
線３を形成する。次に全面に厚さ約６００ｎｍのＢＰＳ
Ｇ膜４をシラン，フォスフィン，ジボラン，酸素をガス
とするＣＶＤ法により堆積する。次に熱処理してＢＰＳ
Ｇ膜４を平坦化する。リン濃度４重量％，ホウ素の濃度
４重量％のＢＰＳＧ膜は、９００℃の熱処理によって流
動し、表面は平滑化される。このＢＰＳＧ膜４は吸湿性
が大きい為、表面が強い親水性であり、且つ、吸着した
水それ自身が原因となってフォトレジスト膜との密着性
は悪い。
からなる半導体基板１上に厚さ２００ｎｍのシリコン酸
化膜２を形成したのち、ポリシリコンからなる第１の配
線３を形成する。次に全面に厚さ約６００ｎｍのＢＰＳ
Ｇ膜４をシラン，フォスフィン，ジボラン，酸素をガス
とするＣＶＤ法により堆積する。次に熱処理してＢＰＳ
Ｇ膜４を平坦化する。リン濃度４重量％，ホウ素の濃度
４重量％のＢＰＳＧ膜は、９００℃の熱処理によって流
動し、表面は平滑化される。このＢＰＳＧ膜４は吸湿性
が大きい為、表面が強い親水性であり、且つ、吸着した
水それ自身が原因となってフォトレジスト膜との密着性
は悪い。
【００１４】次に図１（ｂ）に示すように、ＢＰＳＧ膜
４の熱処理後窒素原子を含むガスのプラズマ１２にさら
す。例えば平行平板型プラズマ反応器に半導体基板１を
設置し、窒素ガス流量５００ＳＣＣＭ，真空度４Ｔｏｒ
ｒ，高周波電力４００Ｗ，加熱温度３５０℃の条件下で
プラズマ処理を５分間行なう。このプラズマ処理によ
り、ＢＰＳＧ膜４の表面が窒化され、厚さ約５ｎｍの窒
化膜１３（又は窒化酸化膜）が形成される。この窒化膜
１３（又は窒化酸化膜）は疎水性であり、また吸湿性も
無い為、従来のようにＨＭＤＳ蒸気にさらさなくても、
フォトレジスト膜との密着性は良好である。
４の熱処理後窒素原子を含むガスのプラズマ１２にさら
す。例えば平行平板型プラズマ反応器に半導体基板１を
設置し、窒素ガス流量５００ＳＣＣＭ，真空度４Ｔｏｒ
ｒ，高周波電力４００Ｗ，加熱温度３５０℃の条件下で
プラズマ処理を５分間行なう。このプラズマ処理によ
り、ＢＰＳＧ膜４の表面が窒化され、厚さ約５ｎｍの窒
化膜１３（又は窒化酸化膜）が形成される。この窒化膜
１３（又は窒化酸化膜）は疎水性であり、また吸湿性も
無い為、従来のようにＨＭＤＳ蒸気にさらさなくても、
フォトレジスト膜との密着性は良好である。
【００１５】次に図１（ｃ）に示すように、フォトレジ
スト膜７を塗布したのち、フォトリソグラフィ工程によ
って所定の寸法に加工する。さらにこのフォトレジスト
膜７をマスクとして半導体基板１或は第１の配線３に達
するコンタクト孔８を形成する。
スト膜７を塗布したのち、フォトリソグラフィ工程によ
って所定の寸法に加工する。さらにこのフォトレジスト
膜７をマスクとして半導体基板１或は第１の配線３に達
するコンタクト孔８を形成する。
【００１６】次に図１（ｄ）に示すように、フォトレジ
スト膜７を除去し、ポリシリコンやアルミ等からなる第
２の配線９を形成し、次工程に進む。
スト膜７を除去し、ポリシリコンやアルミ等からなる第
２の配線９を形成し、次工程に進む。
【００１７】このように本実施例においては、従来のよ
うにＨＭＤＳ蒸気を用いることがないため、気泡の発生
による問題点はなくなる。尚、窒素原子を含むガスとし
て窒素ガスを用いたが、アンモニアガス，亜酸化窒素ガ
ス或は、それらの混合ガスを用いてもよい。
うにＨＭＤＳ蒸気を用いることがないため、気泡の発生
による問題点はなくなる。尚、窒素原子を含むガスとし
て窒素ガスを用いたが、アンモニアガス，亜酸化窒素ガ
ス或は、それらの混合ガスを用いてもよい。
【００１８】
【発明の効果】以上説明したように本発明は、コンタク
ト孔を形成する層間絶縁膜としてのＢＰＳＧ膜の表面を
窒素原子を含むガスのプラズマで処理することによっ
て、表面を疎水性化させると同時に吸湿性を無くしたの
で、従来のようにフォトレジスト膜形成の前処理として
ＨＭＤＳ処理が不要になる。その結果、高感度，高分解
能のフォトレジスト膜を用いても発泡することが無くな
るため、半導体装置の歩留り及び信頼性を向上させるこ
とができるという効果を有する。
ト孔を形成する層間絶縁膜としてのＢＰＳＧ膜の表面を
窒素原子を含むガスのプラズマで処理することによっ
て、表面を疎水性化させると同時に吸湿性を無くしたの
で、従来のようにフォトレジスト膜形成の前処理として
ＨＭＤＳ処理が不要になる。その結果、高感度，高分解
能のフォトレジスト膜を用いても発泡することが無くな
るため、半導体装置の歩留り及び信頼性を向上させるこ
とができるという効果を有する。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
プの断面図。
【図２】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ 半導体基板 ２，５ シリコン酸化膜 ３ 第１の配線 ４ ＢＰＳＧ膜 ６ ＨＭＤＳ蒸気 ７ フォトレジスト膜 ８ コンタクト孔 ９ 第２の配線 １０ 気泡 １１ 不必要なピンホール １２ 窒素原子を含むガスのプラズマ １３ 窒化膜（窒化酸化膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/30 ５６３ (56)参考文献 特開 平３−270256（ＪＰ，Ａ) 特開 昭62−123725（ＪＰ，Ａ) 特開 平４−164330（ＪＰ，Ａ) 特開 平６−151291（ＪＰ，Ａ) 特開 平６−53337（ＪＰ，Ａ) 特開 平５−343541（ＪＰ，Ａ) 特開 平４−29319（ＪＰ，Ａ) 特開 平３−159157（ＪＰ，Ａ) 特開 平１−154536（ＪＰ，Ａ) 特開 昭63−236317（ＪＰ，Ａ) 特開 昭61−240655（ＪＰ，Ａ) 特開 昭60−249326（ＪＰ，Ａ) 特開 昭60−217644（ＪＰ，Ａ) 特開 昭60−213025（ＪＰ，Ａ) 特開 昭57−71807（ＪＰ，Ａ) 特開 昭52−144972（ＪＰ，Ａ) 特公 昭59−7220（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を介して第１の配
線を形成する工程と、この第１の配線上にリンとホウ素
を含むシリケートガラス膜を形成する工程と、このシリ
ケートガラス膜の表面を窒素原子を含むガスのプラズマ
中にさらしてフォトレジスト膜と密着性の良い疎水性膜
を形成する工程と、この疎水性膜とシリケートガラス膜
をパターニングし前記半導体基板または前記第１の配線
に達するコンタクト孔を形成する工程と、このコンタク
ト孔内を含む前記疎水性膜上に第２の配線を形成する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319552A JP2601112B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319552A JP2601112B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06169021A JPH06169021A (ja) | 1994-06-14 |
| JP2601112B2 true JP2601112B2 (ja) | 1997-04-16 |
Family
ID=18111537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319552A Expired - Lifetime JP2601112B2 (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2601112B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322884B1 (ko) * | 1999-07-01 | 2002-02-08 | 박종섭 | 반도체 소자의 전도 배선 제조방법 |
| JP2001274148A (ja) * | 2000-03-24 | 2001-10-05 | Tokyo Electron Ltd | プラズマ処理装置及び方法 |
| KR100541369B1 (ko) * | 2003-06-30 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 소자의 배선 형성방법 |
| JP6241915B2 (ja) * | 2013-07-31 | 2017-12-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| JP2022507368A (ja) | 2018-11-14 | 2022-01-18 | ラム リサーチ コーポレーション | 次世代リソグラフィにおいて有用なハードマスクを作製する方法 |
| TWI837391B (zh) | 2019-06-26 | 2024-04-01 | 美商蘭姆研究公司 | 利用鹵化物化學品的光阻顯影 |
| JP7189375B2 (ja) | 2020-01-15 | 2022-12-13 | ラム リサーチ コーポレーション | フォトレジスト接着および線量低減のための下層 |
| KR102601038B1 (ko) * | 2020-07-07 | 2023-11-09 | 램 리써치 코포레이션 | 방사선 포토레지스트 패터닝을 패터닝하기 위한 통합된 건식 프로세스 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217644A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS62123725A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH03270256A (ja) * | 1990-03-20 | 1991-12-02 | Nippon Precision Circuits Kk | 半導体装置 |
| JPH04164330A (ja) * | 1990-09-25 | 1992-06-10 | Nec Corp | 半導体装置の製造方法 |
| JPH05343541A (ja) * | 1992-06-09 | 1993-12-24 | Oki Electric Ind Co Ltd | 半導体素子の構造 |
-
1992
- 1992-11-30 JP JP4319552A patent/JP2601112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06169021A (ja) | 1994-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3365554B2 (ja) | 半導体装置の製造方法 | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| US20090149031A1 (en) | Method of making a semiconductor device with residual amine group free multilayer interconnection | |
| JP3100575B2 (ja) | 半導体の開口に選択的に金属を蒸着する方法 | |
| JPH0548935B2 (ja) | ||
| US5217567A (en) | Selective etching process for boron nitride films | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP2601112B2 (ja) | 半導体装置の製造方法 | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JP3148183B2 (ja) | 半導体装置の製造方法 | |
| US5126825A (en) | Wiring structure of a semiconductor device with beta tungsten | |
| US6992021B2 (en) | Method for forming a silicon nitride layer | |
| US6780764B2 (en) | Method of forming a patterned tungsten damascene interconnect | |
| JPH0831720A (ja) | レジストマスクの形成方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JP2739846B2 (ja) | 半導体装置の製造方法 | |
| JP3104688B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH05129280A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2982475B2 (ja) | 半導体装置の製造方法 | |
| US6169026B1 (en) | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer | |
| US6127270A (en) | Methods of forming refractory metal silicide components and methods of restricting silicon surface migration of a silicon structure | |
| KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
| JPS6197825A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961126 |