JPS62123725A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62123725A
JPS62123725A JP26243085A JP26243085A JPS62123725A JP S62123725 A JPS62123725 A JP S62123725A JP 26243085 A JP26243085 A JP 26243085A JP 26243085 A JP26243085 A JP 26243085A JP S62123725 A JPS62123725 A JP S62123725A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
reflow
phosphorus glass
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26243085A
Other languages
English (en)
Inventor
Hisayuki Kato
久幸 加藤
Hideo Sakai
秀男 坂井
Takeo Yoshimi
吉見 武夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26243085A priority Critical patent/JPS62123725A/ja
Publication of JPS62123725A publication Critical patent/JPS62123725A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置の製造方法に関し、特に半導体基板
上に形成する配線構造の層間絶縁膜として用いて好適な
絶縁膜を存する半導体装置の製造方法に関するものであ
る。
〔背景技術〕
半導体装置の高集積化に伴って半導体基板上に形成する
配線の多層化が進められており、このため配線層間を絶
縁する層間絶縁膜ではその平坦化が要求されている。こ
の平坦化を目的としてこれまで種々の対策がなされてき
ており、その一つとしてCVD法等によって形成した絶
縁膜を一旦溶融させ、自身の表面張力を利用して表面を
平坦化する方法、即ちリフロー法が提案されている。こ
のリフロー法は、これまでリンを含むシリコンガラス、
つまりリンガラス(P S G)を絶縁膜として使用す
る場合に利用されており、リンガラスを半導体基板上に
堆積した後に、これを略1000℃に加熱して溶融させ
ている。
ところで、最近ではリフロー用の絶縁膜として、前記し
たリンガラスよりちりフロ一温度の低いボロンを含むリ
ンガラス、即ちボロンリンガラス(B P S G)を
使用する試みがなされている。このボロンリンガラスに
よれば、リフロ一温度は900°C程度に抑えることが
でき、半導体装置の他の部分への温度の影響を抑制する
ことができる。
しかしながら、本発明者の検討によると、このボロンリ
ンガラスはリフロー後の信頼性、例えば耐クラツク性、
耐湿性、耐化学性の面で若干の不安が残り、結局半導体
装置の信頼性の低下、製造歩留の低下を生じるおそれが
ある。
また、ボロンリンガラスの製造方法として、反応ガスに
ジクロロシランを使用する方法も提案されているが、こ
の方法では形成した絶縁膜中に塩素が残留し、半導体基
板にダメージを与えることがある。
〔発明の目的〕
本発明の目的は、リフロ一温度を低くする一方でリフロ
ー後の信頼性を高くするとともに、リフロ一工程の簡略
化を可能にした絶縁膜を有する半導体装置の製造方法を
提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、ボロンリンガラスからなる絶縁膜の製造に際
し、CVD反応温度を700〜1000℃の高い温度に
設定することにより、ボロンリンガラスはその堆積と同
時にリフローされ、これによりリフロー処理を改めて行
うことを不要にするとともに1、リフロ一温度をボロン
リンガラス程度の低い温度に抑制し、かつリフロー後に
おける絶縁膜の信頼性を高いものにすることができる。
〔実施例〕
第1図は本発明の一実施例の断面図であり、本発明方法
によって形成した絶縁膜を有するMO3型電界効果トラ
ンジスタを示している。このMO3型電界効果トランジ
スタは、P型半導体基板1の主面上にフィールド絶縁膜
2及びゲート絶縁膜3を形成し、このゲート絶縁膜3上
に多結晶シリコンからなるゲート電極4を形成するとと
もに、前記半導体基板1にはN型不純物を導入したソー
ス・ドレイン領域5を形成している。また、前記ゲート
絶縁膜3乃至ゲート電極4上にはボロンリンガラスから
なる絶縁膜6を被覆形成している。
そして、この絶縁膜6には開ロアを開設し、この間ロア
を通して前記ソース・ドレイン領域5にアルミニウム等
の下層金属配線8を接続している。
更に、この例では下層金属配線8の上にボロンリンガラ
スの層間絶縁膜9を形成し、この上に上層金属配線10
を形成して多層配線構造を構成している。
前記絶縁膜6及び層間絶縁膜9は、ここでは次の方法に
よって形成する。
すなわち、アモルファスなので化学式的に明確には表せ
ないが、 SiH4+ N20 + PI(l + B2H6→S
iO□B弓+眼+ZH。
の反応式に基づいたCVD法によりボロンリンガラスを
成長するが、この際の反応温度をこれまでの400℃に
比較して格段に高い温度、本例では700〜1000℃
に設定して反応を行わせる。また、この時シリコンを酸
化させるための反応ガスには、これまでの酸素(0□)
に代えて前式のように酸化窒素ガス(NzO)を使用す
る。
このようにして、絶縁膜6及び層間絶縁膜9を形成する
と、反応温度が前述のように高いため、これらの絶縁膜
は堆積、即ち成長が進行されるのと同時に成長した部分
のリフローが進められる。
このため、絶縁膜6ではゲート電極4の両側の急峻な段
差部分においては、この成長と同時のリフローによって
絶縁膜6の平坦化が図られ、結果として平坦な状態の絶
縁膜が形成される。したがって、特に後工程でリフロー
を行なわなくとも通常の使用には問題の生じない絶縁膜
が形成できる。
勿論、集積度の高い半導体装置においては、絶縁膜の形
成後に再度リフローを行えば、平坦化を更に進めること
ができる。
また、反応ガスにNzOガスを使用しているため、0□
ガスを使用する場合に比較して形成された絶縁膜の膜質
が良好となり、耐クラツク性、耐湿性等の信頼性が向上
できる。この場合、炭酸ガスを利用することもできる。
第2図(A)〜(E)は前記したボロンリンガラスの絶
縁膜6を形成する際の応用例を示している。
この実施例では、先ず絶縁膜6の形成に先立って同図(
A)のようにゲート電極4及びソース・ドレイン領域5
等にシリコン窒化膜11を薄く形成しておく。その上で
、同図(B)のように前述した方法によってボロンリン
ガラスを成長させ、絶縁膜6を形成する。しかる上で、
同図(C)のように開ロアを開設し、その後絶縁膜6を
リフローして同図(D)のように表面を更に平坦化する
そして、同図(E)のように開ロアに臨むシリコン窒化
膜11をエツチング除去してソース・ドレイン領域5の
半導体基板1表面を露呈させる。以下、前述と同様に下
層金属配線8や上層金属配線10を形成することにより
MO3型電界効果トランジスタを構成できる。
この実施例によれば、半導体基板1表面をシリコン窒化
膜11で被覆した上にボロンリンガラスからなる絶縁膜
6を形成し、かつこの絶縁膜6のリフローを行っている
ので、このリフロ一時に絶縁膜6中のボロンやリンが開
ロアに臨む半導体基板1内に拡散することがなく、ソー
ス・ドレイン領域5への不要な不純物の拡散を防止でき
る。したがって、MO3型電界効果トランジスタの特性
劣化を有効に防止することができる。
また、第3図に示すように、リフロー処理したボロンリ
ンガラスからなる絶縁膜6の表面にプラズマ窒化膜12
等のプラズマ膜を形成しておけば、リンガラスに比較し
て若干劣る耐クラツク性、耐湿性等の信頼性を向上でき
る。
なお、プラズマ膜は、第4図のように絶縁膜6の上側に
形成したプラズマ窒化膜12とともに下側にプラズマ窒
化膜13として形成してもよく、信頼性を更に向上でき
る。また、このプラズマ膜の形成により絶縁膜の信頼性
を向上する効果は、絶縁膜6が、ひ素或いはゲルマニウ
ムを含むシリコンガラスで構成される場合にも同様に得
ることができる。
第5図は絶縁膜を多層に構成した実施例を示す。
即ち、半導体基板1上にシリコン窒化膜14を形成し、
この上にリンガラスからなる第1絶縁膜6aを形成し、
更にこの上にボロンリンガラスからなる第2絶縁膜6b
を形成する。このように形成した上でリフローを行うと
、第3絶縁膜6bのボロン及びリンと、第2絶縁膜6a
のリンとが相互に拡散し、両絶縁膜5a、5bのリフロ
ーを促進させる。このため、従来よりも低温度でのリフ
ローが可能とされ、半導体基板1に形成した素子への悪
影響を抑制できる。また、表面側の第3絶縁膜6bのリ
フローの進行が内部側の第2絶縁膜6aのリフローより
も大きいので平坦形状性のよい絶縁膜を形成できる。更
に、これら相互拡散が行われても、最下層にはシリコン
窒化膜14を形成しているので、第2図の実施例と同様
に半導体基板1へのこれらボロン、リン等の不純物の拡
散は防止できる。
なお、本実施例では第2絶縁膜6aと第3絶縁膜6bと
を別材料で構成しているが、第6図のように絶縁膜6A
をボロンリンガラスの単層で構成し、このボロンリンガ
ラスにおけるボロンやリンの含有濃度を厚さ方向に変化
させる構成としてもよい。この場合、絶縁膜の上側、つ
まり表面側程不純物濃度を大きくすることが好ましい。
この構成でも、絶縁膜6Aは低温度の条件下において表
面側からリフローが進行され、絶縁膜全体としてのりフ
ロ一温度を低下できる。含有濃度を厚さ方向に変化させ
るためには、膜の成長に伴って処理温度や反応ガス流量
を徐々に変化させるようにすればよい。
〔効果〕
(1)ボロンリンガラスからなる寒色縁膜を、700〜
1000’cの高い温度条件でのCVD法によって形成
しているので、絶縁膜の成長と同時にリフローが進行さ
れ、平坦性の良い絶縁膜を得ることができる。
(2)特に必要としない場合には、後工程のリフローを
省略できるので、工程の簡易化を図ることができる。
(3)ボロンリンガラスからなる絶縁膜を高温度で形成
しているので、再度リフローを行う際の温度を従来より
も低くすることができ、リフローを容易に行うことがで
きる。
(4)半導体基板の表面にシリコン窒化膜を形成した上
に絶縁膜を形成しているので、絶縁膜をリフローする際
にも絶縁膜中の不純物が半導体基板内に拡散することは
なく、半導体装置への悪影響を防止できる。
(5)絶縁膜中に含有するボロンやリンの濃度−を厚さ
方向に変化させ、表面側を内部側よりも高濃度にしてい
るので、リフローを表面側から進行させ、平坦形状を良
好なものにできる。
(6)ボロンリンガラスからなる絶縁膜の少なくとも表
面にプラズマ膜を形成しているので、絶縁膜の耐りラソ
′り性や耐湿性を良好なものにできる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、ボロンリンガ
ラスやリンガラスにおけるボロンやリンの濃度について
は特に言及していないが、これは適用する半導体装置に
応じて適宜調整することが好ましい。また、絶縁膜の厚
さも適宜に調整することが好ましい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の最も下
層に形成する絶縁膜に適用した場合について説明したが
、それに限定されるものではなく、下層配線と上層配線
との間に設ける眉間絶縁膜としての絶縁膜にも適用でき
る。
【図面の簡単な説明】
第1図は本発明方法により製造した半導体装置の一部の
断面図、 第2図(A)〜(E)は本発明の他の実施例を工程順に
示す断面図、 第3図は他の実施例の半導体装置の断面図、第4図はそ
の変形例の断面図、 第5図は更に他の実施例の断面図、 第6図はその変形例の断面図である。 1・・・半導体基板、2・・・フィールド絶縁膜、3・
・・ゲート絶縁膜、4・・・ゲート電極、5・・・ソー
ス・ドレイン領域、6.6a、6b、6A・・・絶縁膜
、7・・・開口、8・・・下層金属配線、9・・・層間
絶縁膜、10・・・上層金属配線、11・・・シリコン
窒化膜、12゜13・・・プラズマ窒化膜、14・・・
シリコン窒化膜。 第  1  図 第  2  図

Claims (1)

  1. 【特許請求の範囲】 1、ボロンリンガラスからなる絶縁膜を半導体基板上に
    形成するに際し、前記ボロンリンガラスを成長するため
    のCVD反応を700〜1000℃の温度範囲に設定し
    て行うことを特徴とする半導体装置の製造方法。 2、ボロンリンガラスのCVD反応を行う反応ガスに酸
    化窒素を用いてなる特許請求の範囲第1項記載の半導体
    装置の製造方法。 3、絶縁膜の形成前に半導体基板上に薄いシリコン窒化
    膜を形成し、この絶縁膜のリフロー後にシリコン窒化膜
    の所要箇所をエッチング除去してなる特許請求の範囲第
    2項記載の半導体装置の製造方法。 4、絶縁膜を形成した後に、この絶縁膜の少なくとも表
    面上にシリコン窒化膜を形成する特許請求の範囲第3項
    記載の半導体装置の製造方法。 5、リンガラスからなる絶縁膜を形成した上にボロンリ
    ンガラスからなる絶縁膜を重ねて形成する特許請求の範
    囲第3項記載の半導体装置の製造方法。 6、絶縁膜に含有させるボロン、リン等の不純物層を厚
    さ方向に変化させ、表面側の濃度を内部側の濃度よりも
    大きくさせてなる特許請求の範囲第3項記載の半導体装
    置の製造方法。
JP26243085A 1985-11-25 1985-11-25 半導体装置の製造方法 Pending JPS62123725A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26243085A JPS62123725A (ja) 1985-11-25 1985-11-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26243085A JPS62123725A (ja) 1985-11-25 1985-11-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62123725A true JPS62123725A (ja) 1987-06-05

Family

ID=17375674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26243085A Pending JPS62123725A (ja) 1985-11-25 1985-11-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62123725A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171229A (ja) * 1987-12-25 1989-07-06 Hitachi Ltd 不揮発性半導体記憶装置
WO1990010307A1 (en) * 1989-02-21 1990-09-07 Lam Research Corporation Novel glass deposition viscoelastic flow process
JPH03228332A (ja) * 1990-02-02 1991-10-09 Nec Corp 半導体装置の製造方法
US5104482A (en) * 1989-02-21 1992-04-14 Lam Research Corporation Simultaneous glass deposition and viscoelastic flow process
JPH06169021A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体装置及びその製造方法
US5770469A (en) * 1995-12-29 1998-06-23 Lam Research Corporation Method for forming semiconductor structure using modulation doped silicate glasses

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01171229A (ja) * 1987-12-25 1989-07-06 Hitachi Ltd 不揮発性半導体記憶装置
WO1990010307A1 (en) * 1989-02-21 1990-09-07 Lam Research Corporation Novel glass deposition viscoelastic flow process
EP0460106A1 (en) * 1989-02-21 1991-12-11 Lam Research Corporation Novel glass deposition viscoelastic flow process
US5104482A (en) * 1989-02-21 1992-04-14 Lam Research Corporation Simultaneous glass deposition and viscoelastic flow process
JPH03228332A (ja) * 1990-02-02 1991-10-09 Nec Corp 半導体装置の製造方法
JPH06169021A (ja) * 1992-11-30 1994-06-14 Nec Corp 半導体装置及びその製造方法
US5770469A (en) * 1995-12-29 1998-06-23 Lam Research Corporation Method for forming semiconductor structure using modulation doped silicate glasses

Similar Documents

Publication Publication Date Title
US5442223A (en) Semiconductor device with stress relief
US6614098B1 (en) Semiconductor devices and fabrication thereof
US5633211A (en) Semiconductor device and process
JP2689935B2 (ja) 半導体薄膜形成方法
JP2937140B2 (ja) 半導体装置の製造方法
US4879253A (en) Method for fabricating a semiconductor device using a BPSG layer containing high concentrations of phosphorus and boron
JPS62123725A (ja) 半導体装置の製造方法
US5322810A (en) Method for manufacturing a semiconductor device
US4630343A (en) Product for making isolated semiconductor structure
JP2685033B2 (ja) Mis型fetおよびその製造方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
US4727048A (en) Process for making isolated semiconductor structure
JPH1092826A (ja) 半導体デバイスの平坦化方法
JPS6344725A (ja) 半導体装置の製造方法
JPH11150110A (ja) 半導体装置およびその製造方法
JPS6160580B2 (ja)
JPS59181529A (ja) 半導体装置およびその製造方法
JPH05275424A (ja) 半導体装置の製造方法
US6784117B2 (en) Method for manufacturing a semiconductor device
JPS62122237A (ja) 半導体装置
JP3231757B2 (ja) 半導体装置の製造方法
JPH0737878A (ja) 半導体装置の製造方法
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
JPS62219916A (ja) 半導体装置の製造方法
JPH04336466A (ja) 半導体装置の製造方法