JPH11150110A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11150110A JPH11150110A JP31789297A JP31789297A JPH11150110A JP H11150110 A JPH11150110 A JP H11150110A JP 31789297 A JP31789297 A JP 31789297A JP 31789297 A JP31789297 A JP 31789297A JP H11150110 A JPH11150110 A JP H11150110A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nitride film
- silicon nitride
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 チタンサリサイド等の耐熱性が低い材料から
成る膜を有する構造であっても、膜の電気抵抗が低く、
かつホットキャリア耐性に優れた半導体装置およびその
製造方法を提供する。 【解決手段】 チタンサリサイド１０５を用いた耐熱性
が低いトランジスタを持つ半導体基板１０１と、半導体
基板１０１上に高密度プラズマＣＶＤ法によって形成さ
れたシリコン窒化膜である高密度プラズマ窒化膜１０８
と、高密度プラズマ窒化膜１０８上に高密度ブラズマＣ
ＶＤ法によって形成されたシリコン酸化膜である高密度
プラズマ酸化膜１０９とを有している。
成る膜を有する構造であっても、膜の電気抵抗が低く、
かつホットキャリア耐性に優れた半導体装置およびその
製造方法を提供する。 【解決手段】 チタンサリサイド１０５を用いた耐熱性
が低いトランジスタを持つ半導体基板１０１と、半導体
基板１０１上に高密度プラズマＣＶＤ法によって形成さ
れたシリコン窒化膜である高密度プラズマ窒化膜１０８
と、高密度プラズマ窒化膜１０８上に高密度ブラズマＣ
ＶＤ法によって形成されたシリコン酸化膜である高密度
プラズマ酸化膜１０９とを有している。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、ホットキヤリア耐性の改善
に関する。
その製造方法に関し、特に、ホットキヤリア耐性の改善
に関する。
【０００２】
【従来の技術】一般に、半導体装置の製造方法において
は、ＢＰＳＧ膜に８００℃以上のアニールを施すことが
多い。
は、ＢＰＳＧ膜に８００℃以上のアニールを施すことが
多い。
【０００３】ところが、最近、ＢＰＳＧ膜下に形成され
る膜、例えば、トランジスタの構成要素の材料として、
耐熱性のないものが採用されつつある。チタンサリサイ
ドなどは、耐熱性が低い材料の例である。半導体装置に
おける耐熱性が低い材料に過剰な熱が加わると、この材
料から成る膜の電気抵抗値が著しく上昇し、半導体装置
として、要求される本来の性能が発揮されない。
る膜、例えば、トランジスタの構成要素の材料として、
耐熱性のないものが採用されつつある。チタンサリサイ
ドなどは、耐熱性が低い材料の例である。半導体装置に
おける耐熱性が低い材料に過剰な熱が加わると、この材
料から成る膜の電気抵抗値が著しく上昇し、半導体装置
として、要求される本来の性能が発揮されない。
【０００４】これに対し、チタンサリサイドから成る膜
を護るためにＢＰＳＧ膜に低温のアニールを行うと、Ｂ
ＰＳＧ膜中のドープによってこの膜中に含まれた水がア
ニール中に蒸発せずに、完成した半導体装置中にも残留
する。そして、完成した半導体装置を使用中に、残留し
た水はトランジスタにまで拡散する。この結果、半導体
装置におけるホットキヤリア耐性が劣化する。
を護るためにＢＰＳＧ膜に低温のアニールを行うと、Ｂ
ＰＳＧ膜中のドープによってこの膜中に含まれた水がア
ニール中に蒸発せずに、完成した半導体装置中にも残留
する。そして、完成した半導体装置を使用中に、残留し
た水はトランジスタにまで拡散する。この結果、半導体
装置におけるホットキヤリア耐性が劣化する。
【０００５】これに対し、ＢＰＳＧ膜を用いずに、平行
平板のプラズマＣＶＤ法によってシリコン酸化膜を形成
する技術がある。この技術においては、水を含むＢＰＳ
Ｇ膜を用いないがために、低温のアニールを実行するこ
とができる。しかし、シリコン酸化膜をＳｉＨ4 ガスお
よびＮ2 Ｏガスで形成するため、完成した半導体装置の
シリコン酸化膜中に水素が残留する。そして、完成した
半導体装置を使用中に、残留した水素はトランジスタに
まで拡散する。この結果、半導体装置におけるホットキ
ヤリア耐性が劣化する。
平板のプラズマＣＶＤ法によってシリコン酸化膜を形成
する技術がある。この技術においては、水を含むＢＰＳ
Ｇ膜を用いないがために、低温のアニールを実行するこ
とができる。しかし、シリコン酸化膜をＳｉＨ4 ガスお
よびＮ2 Ｏガスで形成するため、完成した半導体装置の
シリコン酸化膜中に水素が残留する。そして、完成した
半導体装置を使用中に、残留した水素はトランジスタに
まで拡散する。この結果、半導体装置におけるホットキ
ヤリア耐性が劣化する。
【０００６】また、優れたホットキャリア耐性を実現す
るためにトランジスタに拡散しようとする水やリンなど
の不純物を遮断できる構造の半導体装置が、特公平５−
１６１８６号公報にて開示されている。この半導体装置
の製造工程では、ＢＰＳＧ膜を形成する前に、減圧ＣＶ
Ｄ法によってシリコン窒化膜を形成する。この半導体装
置はＢＰＳＧ膜を有しているものの、ＢＰＳＧ膜中に水
が残留しても構わないため、製造工程において８００℃
以上のアニールを実行する必要はない。
るためにトランジスタに拡散しようとする水やリンなど
の不純物を遮断できる構造の半導体装置が、特公平５−
１６１８６号公報にて開示されている。この半導体装置
の製造工程では、ＢＰＳＧ膜を形成する前に、減圧ＣＶ
Ｄ法によってシリコン窒化膜を形成する。この半導体装
置はＢＰＳＧ膜を有しているものの、ＢＰＳＧ膜中に水
が残留しても構わないため、製造工程において８００℃
以上のアニールを実行する必要はない。
【０００７】図４を参照して、この公報に類似の半導体
装置は、次のように製造される。
装置は、次のように製造される。
【０００８】半導体基板上４０１上に、ゲート酸化膜４
０２を介してＤＯＰＯＳゲート電極４０３を形成する。
半導体基板４０１のＤＯＰＯＳゲート電極４０３の両脇
に、拡散層４０４を形成する。さらに、拡散層４０４と
ＤＯＰＯＳゲート電極４０３の上部にそれぞれ、チタン
サリサイド層４０５を形成する。また、ゲート酸化膜４
０２およびＤＯＰＯＳゲート電極４０３の側面に、サイ
ドウォール酸化膜４０６を形成する。
０２を介してＤＯＰＯＳゲート電極４０３を形成する。
半導体基板４０１のＤＯＰＯＳゲート電極４０３の両脇
に、拡散層４０４を形成する。さらに、拡散層４０４と
ＤＯＰＯＳゲート電極４０３の上部にそれぞれ、チタン
サリサイド層４０５を形成する。また、ゲート酸化膜４
０２およびＤＯＰＯＳゲート電極４０３の側面に、サイ
ドウォール酸化膜４０６を形成する。
【０００９】このような構造の上に、常圧ＣＶＤ法（成
膜温度約４００℃）によって、常圧シリコン酸化膜４０
７を約１０００オングストローム形成する。さらに、常
圧シリコン酸化膜４０７の上に、減圧ＣＶＤ法（成膜温
度約７００℃）によって、ジクロルシランとＮＨ3 から
成る減圧シリコン窒化膜４０８を１０００オングストロ
ーム形成する。次に、減圧シリコン窒化膜４０８の上
に、常圧ＣＶＤ法（成膜温度約５００℃）によって、オ
ゾン−ＴＥＯＳ−ＢＰＳＧ膜４０９を約７０００オング
ストローム形成する。この後に、平坦化のためにリフロ
ーを行う。以上のようにして、図４に示す半導体装置が
製造された。
膜温度約４００℃）によって、常圧シリコン酸化膜４０
７を約１０００オングストローム形成する。さらに、常
圧シリコン酸化膜４０７の上に、減圧ＣＶＤ法（成膜温
度約７００℃）によって、ジクロルシランとＮＨ3 から
成る減圧シリコン窒化膜４０８を１０００オングストロ
ーム形成する。次に、減圧シリコン窒化膜４０８の上
に、常圧ＣＶＤ法（成膜温度約５００℃）によって、オ
ゾン−ＴＥＯＳ−ＢＰＳＧ膜４０９を約７０００オング
ストローム形成する。この後に、平坦化のためにリフロ
ーを行う。以上のようにして、図４に示す半導体装置が
製造された。
【００１０】
【発明が解決しようとする課題】上記公報に開示された
技術によれば、ＢＰＳＧ膜中に水が残留しても構わない
ため、ＢＰＳＧ膜に対するアニール温度は８００℃以下
でよい。しかし、シリコン窒化膜の形成時に、６５０℃
以上の加熱処理を施す必要はある。この理由は、減圧Ｃ
ＶＤ法によってシリコン窒化膜を形成するために用いる
ジクロルシランとＮＨ3 ガスの組み合わせは６５０℃以
下では殆ど熱的反応が起こらないこと、即ち、６５０℃
以下ではシリコン窒化膜を形成することができないこと
である。因みに、このシリコン窒化膜の成膜レートは、
６５０℃時に、約３オングストローム／分である。
技術によれば、ＢＰＳＧ膜中に水が残留しても構わない
ため、ＢＰＳＧ膜に対するアニール温度は８００℃以下
でよい。しかし、シリコン窒化膜の形成時に、６５０℃
以上の加熱処理を施す必要はある。この理由は、減圧Ｃ
ＶＤ法によってシリコン窒化膜を形成するために用いる
ジクロルシランとＮＨ3 ガスの組み合わせは６５０℃以
下では殆ど熱的反応が起こらないこと、即ち、６５０℃
以下ではシリコン窒化膜を形成することができないこと
である。因みに、このシリコン窒化膜の成膜レートは、
６５０℃時に、約３オングストローム／分である。
【００１１】６５０℃以上の加熱処理を施す必要がある
上記公報の技術では、結局、チタンサリサイド等の耐熱
性の低い材料から成る膜の電気抵抗値が上昇し、得られ
た半導体装置は、要求される性能を発揮できない。
上記公報の技術では、結局、チタンサリサイド等の耐熱
性の低い材料から成る膜の電気抵抗値が上昇し、得られ
た半導体装置は、要求される性能を発揮できない。
【００１２】本発明の課題は、耐熱性が低い材料から成
る膜を有する構造であっても、膜の電気抵抗が低く、か
つホットキャリア耐性に優れた半導体装置およびその製
造方法を提供することである。
る膜を有する構造であっても、膜の電気抵抗が低く、か
つホットキャリア耐性に優れた半導体装置およびその製
造方法を提供することである。
【００１３】
【課題を解決するための手段】本発明によれば、トラン
ジスタを持つ半導体基板と、前記半導体基板上に高密度
プラズマ化学気相成長によって形成されたシリコン窒化
膜と、前記シリコン窒化膜上に高密度ブラズマ化学気相
成長によって形成されたシリコン酸化膜とを有すること
を特徴とする半導体装置が得られる。
ジスタを持つ半導体基板と、前記半導体基板上に高密度
プラズマ化学気相成長によって形成されたシリコン窒化
膜と、前記シリコン窒化膜上に高密度ブラズマ化学気相
成長によって形成されたシリコン酸化膜とを有すること
を特徴とする半導体装置が得られる。
【００１４】本発明によればまた、前記シリコン窒化膜
は、水素を含まないシリコン化合物および窒素を含む前
記半導体装置が得られる。
は、水素を含まないシリコン化合物および窒素を含む前
記半導体装置が得られる。
【００１５】本発明によればさらに、前記水素を含まな
いシリコン化合物は、ＳｉＦ4 、ＳｉＩ4 、およびＳｉ
Ｃｌ4 のうちから選択された少くとも１つを含む前記半
導体装置が得られる。
いシリコン化合物は、ＳｉＦ4 、ＳｉＩ4 、およびＳｉ
Ｃｌ4 のうちから選択された少くとも１つを含む前記半
導体装置が得られる。
【００１６】本発明によればまた、前記トランジスタの
ゲート部、ソース部、およびドレイン部のうちの少くと
も一部は、チタン原子を含む前記半導体装置が得られ
る。
ゲート部、ソース部、およびドレイン部のうちの少くと
も一部は、チタン原子を含む前記半導体装置が得られ
る。
【００１７】本発明によればさらに、トランジスタを持
つ半導体基板上に高密度プラズマ化学気相成長によって
シリコン窒化膜を形成する工程と、前記シリコン窒化膜
上に高密度ブラズマ化学気相成長によってシリコン酸化
膜を形成する工程とを有することを特徴とする半導体装
置の製造方法が得られる。
つ半導体基板上に高密度プラズマ化学気相成長によって
シリコン窒化膜を形成する工程と、前記シリコン窒化膜
上に高密度ブラズマ化学気相成長によってシリコン酸化
膜を形成する工程とを有することを特徴とする半導体装
置の製造方法が得られる。
【００１８】本発明によればまた、前記シリコン窒化膜
は、水素を含まないシリコン化合物および窒素を含む前
記半導体装置の製造方法が得られる。
は、水素を含まないシリコン化合物および窒素を含む前
記半導体装置の製造方法が得られる。
【００１９】本発明によればさらに、前記水素を含まな
いシリコン化合物は、ＳｉＦ4 、ＳｉＩ4 、およびＳｉ
Ｃｌ4 のうちから選択された少くとも１つを含む前記半
導体装置の製造方法が得られる。
いシリコン化合物は、ＳｉＦ4 、ＳｉＩ4 、およびＳｉ
Ｃｌ4 のうちから選択された少くとも１つを含む前記半
導体装置の製造方法が得られる。
【００２０】本発明によればまた、前記トランジスタの
ゲート部、ソース部、およびドレイン部のうちの少くと
も一部は、チタン原子を含む前記半導体装置の製造方法
が得られる。
ゲート部、ソース部、およびドレイン部のうちの少くと
も一部は、チタン原子を含む前記半導体装置の製造方法
が得られる。
【００２１】
【作用】本発明は、チタンサリサイド等の耐熱性が低い
材料から成る膜を持つトランジスタを有する半導体基板
上に、高密度ブラズマＣＶＤ法によってシリコン窒化膜
を形成し、さらにこの上に高密度プラズマＣＶＤ法によ
ってシリコン酸化膜を形成している。高密度プラズマＣ
ＶＤ法によれば、シリコン窒化膜やシリコン酸化膜を低
温で形成できる。即ち、製造中の半導体装置における耐
熱性が低い材料から成る膜が加熱されない。このため、
耐熱性が低い材料から成る膜の電気抵抗が上昇すること
がない。
材料から成る膜を持つトランジスタを有する半導体基板
上に、高密度ブラズマＣＶＤ法によってシリコン窒化膜
を形成し、さらにこの上に高密度プラズマＣＶＤ法によ
ってシリコン酸化膜を形成している。高密度プラズマＣ
ＶＤ法によれば、シリコン窒化膜やシリコン酸化膜を低
温で形成できる。即ち、製造中の半導体装置における耐
熱性が低い材料から成る膜が加熱されない。このため、
耐熱性が低い材料から成る膜の電気抵抗が上昇すること
がない。
【００２２】また、本発明によれば、ボロンやリンなど
のドープがないため、シリコン窒化膜やシリコン酸化膜
中には水が含まれないし、勿論残留することがない。こ
のため、残留した水がトランジスタへ拡散することに因
るホットキャリア耐性の劣化がない。
のドープがないため、シリコン窒化膜やシリコン酸化膜
中には水が含まれないし、勿論残留することがない。こ
のため、残留した水がトランジスタへ拡散することに因
るホットキャリア耐性の劣化がない。
【００２３】さらに、本発明によれば、シリコン窒化膜
を形成する時に、水素を含まないガスを使用できるた
め、シリコン窒化膜中には水素が含まれないし、勿論残
留することがない。このため、残留した水素がトランジ
スタへ拡散することに因るホットキャリア耐性の劣化が
ない。尚、シリコン窒化膜を形成する時に水素を含まな
いガスを使用できるのは、高密度プラズマＣＶＤ法によ
れば水素を含まないシリコン化合物をも分解できる程の
プラズマエネルギがかけられるからである。
を形成する時に、水素を含まないガスを使用できるた
め、シリコン窒化膜中には水素が含まれないし、勿論残
留することがない。このため、残留した水素がトランジ
スタへ拡散することに因るホットキャリア耐性の劣化が
ない。尚、シリコン窒化膜を形成する時に水素を含まな
いガスを使用できるのは、高密度プラズマＣＶＤ法によ
れば水素を含まないシリコン化合物をも分解できる程の
プラズマエネルギがかけられるからである。
【００２４】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態による半導体装置を説明する。
実施の形態による半導体装置を説明する。
【００２５】図１を参照して、本発明の実施の形態によ
る半導体装置は、半導体基板１０１と、ゲート酸化膜１
０２と、リンドープ多結晶シリコン膜であるＤＯＰＯＳ
ゲート電極１０３と、拡散層１０４と、チタンサリサイ
ド層１０５と、常圧ＣＶＤ法による常圧シリコン酸化膜
１０７と、高密度プラズマＣＶＤ法による高密度シリコ
ン窒化膜１０８と、高密度プラズマＣＶＤ法による高密
度シリコン酸化膜１０９とを有している。高密度シリコ
ン酸化膜１０９上面は平坦化されており、この面上に
は、後工程にて、メタル配線層が形成される。
る半導体装置は、半導体基板１０１と、ゲート酸化膜１
０２と、リンドープ多結晶シリコン膜であるＤＯＰＯＳ
ゲート電極１０３と、拡散層１０４と、チタンサリサイ
ド層１０５と、常圧ＣＶＤ法による常圧シリコン酸化膜
１０７と、高密度プラズマＣＶＤ法による高密度シリコ
ン窒化膜１０８と、高密度プラズマＣＶＤ法による高密
度シリコン酸化膜１０９とを有している。高密度シリコ
ン酸化膜１０９上面は平坦化されており、この面上に
は、後工程にて、メタル配線層が形成される。
【００２６】詳しくいえば、半導体基板１０１上には、
ゲート酸化膜１０２が形成されている。ゲート酸化膜１
０２上に形成されたＤＯＰＯＳゲート電極１０３が形成
されている。半導体基板１０１上の（ＤＯＰＯＳ）ゲー
ト電極１０３の両脇には、拡散層１０４が形成されてい
る。拡散層１０４およびＤＯＰＯＳゲート電極１０３の
上には、チタンサリサイド層１０５が形成されている。
ゲート酸化膜１０２、ＤＯＰＯＳゲート電極１０３、お
よびチタンサリサイド層１０５の側面には、酸化膜サイ
ドウォール膜１０６が形成されている。さらに、これら
を覆うように、常圧シリコン酸化膜１０７が形成されて
いる。常圧シリコン酸化膜１０７の上には、高密度シリ
コン窒化膜１０８が形成されている。高密度シリコン窒
化膜１０８の上には、高密度プラズマＣＶＤ法による高
密度シリコン酸化膜１０９が形成されている。
ゲート酸化膜１０２が形成されている。ゲート酸化膜１
０２上に形成されたＤＯＰＯＳゲート電極１０３が形成
されている。半導体基板１０１上の（ＤＯＰＯＳ）ゲー
ト電極１０３の両脇には、拡散層１０４が形成されてい
る。拡散層１０４およびＤＯＰＯＳゲート電極１０３の
上には、チタンサリサイド層１０５が形成されている。
ゲート酸化膜１０２、ＤＯＰＯＳゲート電極１０３、お
よびチタンサリサイド層１０５の側面には、酸化膜サイ
ドウォール膜１０６が形成されている。さらに、これら
を覆うように、常圧シリコン酸化膜１０７が形成されて
いる。常圧シリコン酸化膜１０７の上には、高密度シリ
コン窒化膜１０８が形成されている。高密度シリコン窒
化膜１０８の上には、高密度プラズマＣＶＤ法による高
密度シリコン酸化膜１０９が形成されている。
【００２７】
【実施例】［実施例１］以下、図面を参照して、本発明
の実施例１による半導体装置の製造方法を説明する。
の実施例１による半導体装置の製造方法を説明する。
【００２８】図２（ａ）を参照して、従来例と同様に、
半導体基板上２０１上にゲート酸化膜２０２を介してＤ
ＯＰＯＳゲート電極２０３を形成する。半導体基板２０
１のＤＯＰＯＳゲート電極２０３の両脇に、拡散層２０
４を形成する。さらに、拡散層２０４とＤＯＰＯＳゲー
ト電極２０３の上部にそれぞれ、チタンサリサイド層２
０５を形成する。また、ゲート酸化膜２０２およびＤＯ
ＰＯＳゲート電極２０３の側面に、サイドウォール酸化
膜２０６を形成する。
半導体基板上２０１上にゲート酸化膜２０２を介してＤ
ＯＰＯＳゲート電極２０３を形成する。半導体基板２０
１のＤＯＰＯＳゲート電極２０３の両脇に、拡散層２０
４を形成する。さらに、拡散層２０４とＤＯＰＯＳゲー
ト電極２０３の上部にそれぞれ、チタンサリサイド層２
０５を形成する。また、ゲート酸化膜２０２およびＤＯ
ＰＯＳゲート電極２０３の側面に、サイドウォール酸化
膜２０６を形成する。
【００２９】このような構造の上に、常圧ＣＶＤ法によ
って常圧シリコン酸化膜２０７を約１０００オングスト
ローム形成する。成膜温度は約４００℃で、ＳｉＨ4 ，
Ｏ2ガスを使用した。常圧シリコン酸化膜２０７は、プ
ラズマによるダメージを緩和する目的で形成した。
って常圧シリコン酸化膜２０７を約１０００オングスト
ローム形成する。成膜温度は約４００℃で、ＳｉＨ4 ，
Ｏ2ガスを使用した。常圧シリコン酸化膜２０７は、プ
ラズマによるダメージを緩和する目的で形成した。
【００３０】次に、高密度プラズマＣＶＤ法としてのＩ
ＰＣプラズマＣＶＤ法によって高密度シリコン窒化膜２
０８を約１０００オングストローム形成する。成膜温度
は約３００℃程度で、ＳｉＦ4 ガス、Ｎ2 ガス、および
Ａｒを使用した。
ＰＣプラズマＣＶＤ法によって高密度シリコン窒化膜２
０８を約１０００オングストローム形成する。成膜温度
は約３００℃程度で、ＳｉＦ4 ガス、Ｎ2 ガス、および
Ａｒを使用した。
【００３１】次に、高密度シリコン窒化膜２０８の上
に、ＩＰＣプラズマＣＶＤ法によって高密度シリコン酸
化膜２０９を約１００００オングストローム形成する。
ＳｉＨ4 、Ｏ2 、およびＡｒを使用した。この工程は、
高密度シリコン窒化膜２０８と同じ成膜チヤンバー中に
て、高密度シリコン窒化膜２０８の形成に連続して行っ
た。以上のようにして、図２（ａ）に示す構造が製造さ
れた。図２（ａ）において、高密度シリコン酸化膜２０
９の表面は、ＩＰＣプラズマＣＶＤ法によって断面鋭角
状になっている。
に、ＩＰＣプラズマＣＶＤ法によって高密度シリコン酸
化膜２０９を約１００００オングストローム形成する。
ＳｉＨ4 、Ｏ2 、およびＡｒを使用した。この工程は、
高密度シリコン窒化膜２０８と同じ成膜チヤンバー中に
て、高密度シリコン窒化膜２０８の形成に連続して行っ
た。以上のようにして、図２（ａ）に示す構造が製造さ
れた。図２（ａ）において、高密度シリコン酸化膜２０
９の表面は、ＩＰＣプラズマＣＶＤ法によって断面鋭角
状になっている。
【００３２】次に、図２（ｂ）を参照して、高密度シリ
コン酸化膜２０９を平坦化する。高密度シリコン酸化膜
２０９表面を、化学的研磨もしくは化学的かつ機械的的
研磨によって４０００オングストローム研磨することに
より平坦化する。以上のようにして、図２（ｂ）に示す
半導体装置が製造された。平坦化された高密度シリコン
酸化膜２０９表面上には、後工程にて、メタル配線層が
形成される。
コン酸化膜２０９を平坦化する。高密度シリコン酸化膜
２０９表面を、化学的研磨もしくは化学的かつ機械的的
研磨によって４０００オングストローム研磨することに
より平坦化する。以上のようにして、図２（ｂ）に示す
半導体装置が製造された。平坦化された高密度シリコン
酸化膜２０９表面上には、後工程にて、メタル配線層が
形成される。
【００３３】［実施例２］以下、図面を参照して、本発
明の実施例２による半導体装置の製造方法を説明する。
図３（ａ）および（ｂ）を参照して、実施例２の実施
例１に対する構造上の相違点は、高密度プラズマＣＶＤ
による高密度シリコン窒化膜３０７がチタンサリサイド
層３０５上に直接に形成されている点である。その利点
は、高密度シリコン窒化膜３０７が、セルフアラインで
コンタクトを形成する際のストッパ窒化膜として機能可
能であることである。
明の実施例２による半導体装置の製造方法を説明する。
図３（ａ）および（ｂ）を参照して、実施例２の実施
例１に対する構造上の相違点は、高密度プラズマＣＶＤ
による高密度シリコン窒化膜３０７がチタンサリサイド
層３０５上に直接に形成されている点である。その利点
は、高密度シリコン窒化膜３０７が、セルフアラインで
コンタクトを形成する際のストッパ窒化膜として機能可
能であることである。
【００３４】さて、図３（ａ）を参照して、従来例と同
様に、半導体基板上３０１上にゲート酸化膜３０２を介
してＤＯＰＯＳゲート電極３０３を形成する。半導体基
板３０１のＤＯＰＯＳゲート電極３０３の両脇に、拡散
層３０４を形成する。さらに、拡散層３０４とＤＯＰＯ
Ｓゲート電極３０３の上部にそれぞれ、チタンサリサイ
ド層３０５を形成する。また、ゲート酸化膜３０２およ
びＤＯＰＯＳゲート電極３０３の側面に、サイドウォー
ル酸化膜３０６を形成する。
様に、半導体基板上３０１上にゲート酸化膜３０２を介
してＤＯＰＯＳゲート電極３０３を形成する。半導体基
板３０１のＤＯＰＯＳゲート電極３０３の両脇に、拡散
層３０４を形成する。さらに、拡散層３０４とＤＯＰＯ
Ｓゲート電極３０３の上部にそれぞれ、チタンサリサイ
ド層３０５を形成する。また、ゲート酸化膜３０２およ
びＤＯＰＯＳゲート電極３０３の側面に、サイドウォー
ル酸化膜３０６を形成する。
【００３５】このような構造の上に、ＩＰＣプラズマＣ
ＶＤ法によって高密度シリコン窒化膜３０７を約１００
０オングストローム形成する。成膜温度は約３００℃程
度で、ＳｉＣｌ4 ガスおよびＮ2 ガスを使用した。
ＶＤ法によって高密度シリコン窒化膜３０７を約１００
０オングストローム形成する。成膜温度は約３００℃程
度で、ＳｉＣｌ4 ガスおよびＮ2 ガスを使用した。
【００３６】次に、高密度シリコン窒化膜３０７の上
に、ＩＰＣプラズマＣＶＤ法によって高密度シリコン酸
化膜３０８を約１００００オングストローム形成する。
ＳｉＨ4 、Ｏ2 、およびＡｒを使用した。この工程は、
高密度シリコン窒化膜３０７と同じ成膜チヤンバー中に
て、高密度シリコン窒化膜３０７の形成に連続して行っ
た。以上のようにして、図３（ａ）に示す構造が製造さ
れた。図３（ａ）において、高密度シリコン酸化膜３０
８の表面は、ＩＰＣプラズマＣＶＤ法によって断面鋭角
状になっている。
に、ＩＰＣプラズマＣＶＤ法によって高密度シリコン酸
化膜３０８を約１００００オングストローム形成する。
ＳｉＨ4 、Ｏ2 、およびＡｒを使用した。この工程は、
高密度シリコン窒化膜３０７と同じ成膜チヤンバー中に
て、高密度シリコン窒化膜３０７の形成に連続して行っ
た。以上のようにして、図３（ａ）に示す構造が製造さ
れた。図３（ａ）において、高密度シリコン酸化膜３０
８の表面は、ＩＰＣプラズマＣＶＤ法によって断面鋭角
状になっている。
【００３７】次に、図３（ｂ）を参照して、高密度シリ
コン酸化膜３０８を平坦化する。高密度シリコン酸化膜
３０８表面を、化学的研磨もしくは化学的かつ機械的的
研磨によって４０００オングストローム研磨することに
より平坦化する。以上のようにして、図３（ｂ）に示す
半導体装置が製造された。平坦化された高密度シリコン
酸化膜３０８表面上には、後工程にて、メタル配線層が
形成される。
コン酸化膜３０８を平坦化する。高密度シリコン酸化膜
３０８表面を、化学的研磨もしくは化学的かつ機械的的
研磨によって４０００オングストローム研磨することに
より平坦化する。以上のようにして、図３（ｂ）に示す
半導体装置が製造された。平坦化された高密度シリコン
酸化膜３０８表面上には、後工程にて、メタル配線層が
形成される。
【００３８】尚、本発明による半導体装置の製造方法
は、上記２つの実施例に限定されない。例えば、高密度
シリコン窒化膜を形成するために用いる、水素を含まな
いシリコン化合物として、ＳｉＩ4 等を使用してもよ
い。また、高密度プラズマ源としては、ＩＰＣプラズマ
源以外に、ＥＣＲプラズマ源やヘリコン波プラズマ源等
を用いてもよい。
は、上記２つの実施例に限定されない。例えば、高密度
シリコン窒化膜を形成するために用いる、水素を含まな
いシリコン化合物として、ＳｉＩ4 等を使用してもよ
い。また、高密度プラズマ源としては、ＩＰＣプラズマ
源以外に、ＥＣＲプラズマ源やヘリコン波プラズマ源等
を用いてもよい。
【００３９】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、チタンサリサイド等の耐熱性が低い材料から成
る膜を有する構造であっても、膜の電気抵抗が低く、か
つホットキャリア耐性に優れている半導体装置が得られ
る。
よれば、チタンサリサイド等の耐熱性が低い材料から成
る膜を有する構造であっても、膜の電気抵抗が低く、か
つホットキャリア耐性に優れている半導体装置が得られ
る。
【００４０】本発明では、高密度プラズマＣＶＤ法によ
ってシリコン窒化膜やシリコン酸化膜を低温で形成でき
る。即ち、製造中の半導体装置における耐熱性が低い材
料から成る膜が加熱されない。このため、耐熱性が低い
材料から成る膜の電気抵抗が上昇することがない。
ってシリコン窒化膜やシリコン酸化膜を低温で形成でき
る。即ち、製造中の半導体装置における耐熱性が低い材
料から成る膜が加熱されない。このため、耐熱性が低い
材料から成る膜の電気抵抗が上昇することがない。
【００４１】また、本発明によれば、ボロンやリンなど
のドープがないため、シリコン窒化膜やシリコン酸化膜
中には水が含まれないし、勿論残留することがない。こ
のため、残留した水がトランジスタへ拡散することに因
るホットキャリア耐性の劣化がない。
のドープがないため、シリコン窒化膜やシリコン酸化膜
中には水が含まれないし、勿論残留することがない。こ
のため、残留した水がトランジスタへ拡散することに因
るホットキャリア耐性の劣化がない。
【００４２】さらに、本発明によれば、シリコン窒化膜
を形成する時に、水素を含まないガスを使用できるた
め、シリコン窒化膜中には水素が含まれないし、勿論残
留することがない。このため、残留した水素がトランジ
スタへ拡散することに因るホットキャリア耐性の劣化が
ない。尚、シリコン窒化膜を形成する時に水素を含まな
いガスを使用できるのは、高密度プラズマＣＶＤ法によ
れば水素を含まないシリコン化合物をも分解できる程の
プラズマエネルギがかけられるからである。
を形成する時に、水素を含まないガスを使用できるた
め、シリコン窒化膜中には水素が含まれないし、勿論残
留することがない。このため、残留した水素がトランジ
スタへ拡散することに因るホットキャリア耐性の劣化が
ない。尚、シリコン窒化膜を形成する時に水素を含まな
いガスを使用できるのは、高密度プラズマＣＶＤ法によ
れば水素を含まないシリコン化合物をも分解できる程の
プラズマエネルギがかけられるからである。
【図１】本発明の実施の形態による半導体装置およびそ
の製造方法を説明するための図である。
の製造方法を説明するための図である。
【図２】（ａ）および（ｂ）共に、本発明の実施例１に
よる半導体装置およびその製造方法を説明するための図
である。
よる半導体装置およびその製造方法を説明するための図
である。
【図３】（ａ）および（ｂ）共に、本発明の実施例２に
よる半導体装置およびその製造方法を説明するための図
である。
よる半導体装置およびその製造方法を説明するための図
である。
【図４】従来例による半導体装置およびその製造方法を
説明するための図である。
説明するための図である。
１０１、２０１、３０１、４０１ 半導体基板 １０２、２０２、３０２、４０２ ゲート酸化膜 １０３、２０３、３０３、４０３ ＤＯＰＯＳゲート
電極 １０４、２０４、３０４、４０４ 拡散層 １０５、２０５、３０５、４０５ チタンサリサイド
層 １０６、２０６、３０６、４０６ サイドウォール酸
化膜 １０７、２０７、４０７ 常圧シリコン酸化膜 １０８、２０８、３０７ 高密度シリコン窒化膜 １０９、２０９、３０８ 高密度シリコン酸化膜 ４０８ 減圧シリコン窒化膜 ４０９ オゾン−ＴＥ０Ｓ−ＢＰＳＧ膜
電極 １０４、２０４、３０４、４０４ 拡散層 １０５、２０５、３０５、４０５ チタンサリサイド
層 １０６、２０６、３０６、４０６ サイドウォール酸
化膜 １０７、２０７、４０７ 常圧シリコン酸化膜 １０８、２０８、３０７ 高密度シリコン窒化膜 １０９、２０９、３０８ 高密度シリコン酸化膜 ４０８ 減圧シリコン窒化膜 ４０９ オゾン−ＴＥ０Ｓ−ＢＰＳＧ膜
Claims (8)
- 【請求項１】 トランジスタを持つ半導体基板と、前記
半導体基板上に高密度プラズマ化学気相成長によって形
成されたシリコン窒化膜と、前記シリコン窒化膜上に高
密度ブラズマ化学気相成長によって形成されたシリコン
酸化膜とを有することを特徴とする半導体装置。 - 【請求項２】 前記シリコン窒化膜は、水素を含まない
シリコン化合物および窒素を含む請求項１に記載の半導
体装置。 - 【請求項３】 前記水素を含まないシリコン化合物は、
ＳｉＦ4 、ＳｉＩ4、およびＳｉＣｌ4 のうちから選択
された少くとも１つを含む請求項２に記載の半導体装
置。 - 【請求項４】 前記トランジスタのゲート部、ソース
部、およびドレイン部のうちの少くとも一部は、チタン
原子を含む請求項１乃至３のいずれかに記載の半導体装
置。 - 【請求項５】 トランジスタを持つ半導体基板上に高密
度プラズマ化学気相成長によってシリコン窒化膜を形成
する工程と、前記シリコン窒化膜上に高密度ブラズマ化
学気相成長によってシリコン酸化膜を形成する工程とを
有することを特徴とする半導体装置の製造方法。 - 【請求項６】 前記シリコン窒化膜は、水素を含まない
シリコン化合物および窒素を含む請求項５に記載の半導
体装置の製造方法。 - 【請求項７】 前記水素を含まないシリコン化合物は、
ＳｉＦ4 、ＳｉＩ4、およびＳｉＣｌ4 のうちから選択
された少くとも１つを含む請求項６に記載の半導体装置
の製造方法。 - 【請求項８】 前記トランジスタのゲート部、ソース
部、およびドレイン部のうちの少くとも一部は、チタン
原子を含む請求項５乃至７のいずれかに記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9317892A JP3063840B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9317892A JP3063840B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150110A true JPH11150110A (ja) | 1999-06-02 |
| JP3063840B2 JP3063840B2 (ja) | 2000-07-12 |
Family
ID=18093225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9317892A Expired - Fee Related JP3063840B2 (ja) | 1997-11-19 | 1997-11-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063840B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345672B1 (ko) * | 1999-05-25 | 2002-07-24 | 주식회사 하이닉스반도체 | 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법 |
| KR20030058015A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 고밀도 플라즈마 산화막 형성방법 |
| JP2020145461A (ja) * | 2013-03-14 | 2020-09-10 | エーエスエム アイピー ホールディング ビー．ブイ． | 低温でのＳｉＮの蒸着用Ｓｉ前駆体 |
| US11784043B2 (en) | 2015-08-24 | 2023-10-10 | ASM IP Holding, B.V. | Formation of SiN thin films |
| US11996286B2 (en) | 2020-12-09 | 2024-05-28 | Asm Ip Holding B.V. | Silicon precursors for silicon nitride deposition |
-
1997
- 1997-11-19 JP JP9317892A patent/JP3063840B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345672B1 (ko) * | 1999-05-25 | 2002-07-24 | 주식회사 하이닉스반도체 | 고밀도 플라즈마 산화막 사용한 반도체 소자의 층간절연막 형성방법 |
| KR20030058015A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 고밀도 플라즈마 산화막 형성방법 |
| JP2020145461A (ja) * | 2013-03-14 | 2020-09-10 | エーエスエム アイピー ホールディング ビー．ブイ． | 低温でのＳｉＮの蒸着用Ｓｉ前駆体 |
| US11784043B2 (en) | 2015-08-24 | 2023-10-10 | ASM IP Holding, B.V. | Formation of SiN thin films |
| US11996286B2 (en) | 2020-12-09 | 2024-05-28 | Asm Ip Holding B.V. | Silicon precursors for silicon nitride deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063840B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| JP2776726B2 (ja) | 半導体装置の製造方法 | |
| US20050127410A1 (en) | Method of making a MOS transistor | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| KR20000050308A (ko) | 반도체 장치의 제조 방법 | |
| JP2001250794A (ja) | 半導体装置および導電構造を形成するためのプロセス | |
| US6455891B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20020192396A1 (en) | Method of titanium/titanium nitride integration | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| JP3063840B2 (ja) | 半導体装置およびその製造方法 | |
| JP2822910B2 (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| KR100248572B1 (ko) | 반도체장치 및 그제조방법 | |
| US6992021B2 (en) | Method for forming a silicon nitride layer | |
| KR0159016B1 (ko) | 반도체소자의 금속배선간 절연막의 제조방법 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| JPH11288932A (ja) | 高品質窒化珪素の高速蒸着 | |
| KR100631937B1 (ko) | 텅스텐 게이트 형성방법 | |
| JP2914282B2 (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPH08250449A (ja) | 半導体装置の接続孔の形成方法 | |
| JP3071268B2 (ja) | 半導体装置の製造方法 | |
| KR100513804B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100325699B1 (ko) | 반도체 소자의 텅스텐-메탈 게이트 구조 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000405 |
|
| LAPS | Cancellation because of no payment of annual fees |