JPWO2009104531A1 - 成膜方法 - Google Patents
成膜方法 Download PDFInfo
- Publication number
- JPWO2009104531A1 JPWO2009104531A1 JP2009554290A JP2009554290A JPWO2009104531A1 JP WO2009104531 A1 JPWO2009104531 A1 JP WO2009104531A1 JP 2009554290 A JP2009554290 A JP 2009554290A JP 2009554290 A JP2009554290 A JP 2009554290A JP WO2009104531 A1 JPWO2009104531 A1 JP WO2009104531A1
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon
- frequency power
- based insulating
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000151 deposition Methods 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 62
- 239000010703 silicon Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 31
- -1 organosilane compound Chemical class 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 129
- 239000007789 gas Substances 0.000 description 43
- 238000005755 formation reaction Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005224 laser annealing Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
ゲート絶縁膜の電気的特性の劣化を抑えつつ、その表面被覆率を向上させる成膜方法。当該方法は、有機シラン化合物と酸化ガスとを含む混合ガスを真空槽（１１）に供給すること、高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、パルス状高周波電力を用いて混合ガスをプラズマ化することにより、基板（Ｓ）上にシリコン系絶縁膜を成膜すること、を備える。前記パルス状高周波電力は、シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち最大のデューティー比で生成されている。
Description
本発明は、成膜方法に関するものである。
大型ディスプレイに備えられる画素のスイッチ素子は、応答速度の向上を図るため、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor ）の活性層に、高い電子移動度を有した低温ポリシリコン（以下単に、低温ｐ‐Ｓｉと言う。）を利用している。低温ｐ‐Ｓｉに積層されるゲート絶縁膜の成膜方法としては、従来から、有機シラン化合物、例えばテトラエトキシシラン（ＴＥＯＳ）を原料に用いたＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition ）法が知られている（例えば、特許文献１）。
ＰＥＣＶＤ法は、ガス供給系と排気系とが接続される真空槽を用い、有機シラン化合物と酸化ガスとを含む混合ガスを、ガス供給系から真空槽内へ供給する。そして、真空槽に設けられる一つの電極の上に基板を載置すると共に、他の電極へ高周波電力を供給し、電極間にプラズマを生成することによって、基板の上に絶縁膜を形成する。これによれば、有機シラン化合物がプラズマ中で活性化されることから、基板が比較的低温である場合においても、大型の基板表面に均一な絶縁膜を形成できる。
大型ディスプレイの高精細化が進行するに従い、上記ゲート絶縁膜には、低いリーク電流、高い絶縁破壊耐圧、低い固定電荷密度、低い界面準位密度等、各種の電気的特性が要求される。特許文献２は、高周波電源とパルス電源とを備え、電極へ印加する高周波電力を所定期間だけ繰り返して停止させる。電極間に生成されるプラズマ中においては、ラジカルの寿命が数ミリ秒〜数十ミリ秒であり、イオンの寿命が数マイクロ秒〜数十マイクロ秒であることから、高周波電力のオフ期間にイオンが消滅し、高いラジカル濃度の下で絶縁膜を成長させる。特許文献２は、イオンによる衝撃が絶縁膜へ加えられる期間と、イオンによる衝撃を受けずに絶縁膜が成長する期間とを交互に設けることにより、プラズマに起因する絶縁膜へのダメージを軽減させ、絶縁膜の電気的特性を向上させる。
特開平８−２７９５０５号公報
特開２００１−１１０７９８号公報
低温ｐ‐Ｓｉの成膜技術には、一般的に、アモルファスシリコン（以下単に、ａ‐Ｓｉと言う。）にエキシマレーザを照射するレーザアニール法が利用されている。レーザアニール法においては、低温ｐ‐Ｓｉの結晶成長を基板の面方向に沿って促進させることにより、大粒径のｐ‐Ｓｉを製造する。例えば、レーザアニール法においては、基板の面方向に沿ってレーザの強度を空間的に変調させたり、基板の面方向に沿ってレーザを走査させたりすることによって、強度の低い場所から高い場所へ、すなわち基板の面方向に沿ってｐ‐Ｓｉの結晶を成長させる。
一方、ａ‐Ｓｉにレーザアニール法を施す場合、低温ｐ‐Ｓｉの密度がａ‐Ｓｉの密度に比べて低いことから、アニール後の膜の体積が増大してしまう。そのため、レーザアニール法を用いてｐ‐Ｓｉを成長させる場合には、各位置の結晶化の時間差に応じて、ｐ‐Ｓｉの表面に凹凸が形成されてしまう。ｐ‐Ｓｉの表面における凹凸は、以降の工程、特に、ゲート絶縁膜の成膜工程において、以下の問題を招いてしまう。
すなわち、低温ｐ−Ｓｉの表面に凸部が形成される場合には、該凸部の頂点とゲート電極の下面との間の距離を十分に確保するために、ゲート絶縁膜の膜厚を全体的に厚くしなければならず、ゲート絶縁膜の薄膜化を大きく阻害してしまう。この結果、低温ｐ‐Ｓｉを用いるＴＦＴにおいては、ＴＦＴの電流駆動能力を向上させるための各種設計、例えば、低温ｐ‐Ｓｉの品質を向上させたり、ゲート長を短くしたりする設計を施す場合であっても、ＴＦＴの電気的特性を十分に向上させ難いという問題がある。
本発明は、ゲート絶縁膜における電気的特性の劣化を抑え、その表面被覆率を向上させることにより、ゲート絶縁膜の薄膜化を可能にした成膜方法を提供する。
本発明の第１の態様では、真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法は、有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち最大のデューティー比で前記パルス状高周波電力を生成することを含む。
本発明の第２の態様では、真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法は、有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち、前記シリコン系絶縁膜のフラットバンド電圧を所定の電圧範囲内に維持するデューティー比で前記パルス状高周波電力を生成することを含む。
Ｔ１：オン期間、Ｔ２：オフ期間、１０：成膜装置、１１：真空槽、１４：電源、１５：高周波電源、１６：パルス電源。
以下、本発明の一実施形態の成膜方法を図面に従って説明する。図１は、本発明の成膜方法に利用する成膜装置１０を模式的に示す断面図である。なお、図１における破線は、部材間の電気的接続を示す。
図１において、成膜装置１０の真空槽１１は、排気系１２に連結され、排気系１２が駆動するときに、所定圧力へ減圧される。真空槽１１の上面壁は、真空槽１１と電気的に絶縁された板状の上部電極１３を搭載し、この上部電極１３を介して電力供給部１４に接続されている。
電力供給部１４は、高周波電源１５とスイッチング電源１６とを有し、高周波電源１５によって生成された所定周波数（例えば、２７．１２ＭＨｚ）の高周波電力をスイッチング電源１６によりパルス波に変調して所定のオン期間で電力供給を行う。上部電極１３は、電力供給部１４が駆動するときに、電力供給部１４からのパルス化された高周波電力を受けて、真空槽１１の内部にプラズマを生成する。
上部電極１３は、その内部に広がるガス供給室１３ａを有し、ガス供給室１３ａはガス供給系１７に接続されている。ガス供給系１７は、有機シラン化合物が充填されたガスボンベ１７ａと、酸化ガスが充填されたガスボンベ１７ｂとに接続され、各ガスボンベ１７ａ，１７ｂの内部に充填されるガスを選択的にガス供給室１３ａへ導入する。ガス供給室１３ａは、真空槽１１の内部へ連通する複数の供給孔１３ｂに連結され、ガス供給系１７が駆動するときに、ガス供給系１７からのガスを真空槽１１の内部へ供給する。
有機シラン化合物としては、テトラエトキシシラン（ＴＥＯＳ）やトリメチルシラン等を挙げることができ、これらのガスにアルゴン、ヘリウム、窒素等の不活性ガスを添加しても良い。酸化ガスとしては、酸素や酸化窒素を挙げることができ、これらのガスにアルゴン、ヘリウム、窒素等の不活性ガスを添加しても良い。さらには、ガス供給系１７は、これら有機シラン化合物と酸化ガスとに加えて水素を添加しても良い。
真空槽１１の内部には、基板Ｓを載置するための基板ステージ１８が搭載され、基板ステージ１８は、上部電極１３と基板Ｓの表面とを対向させた状態で基板Ｓを保持する。基板ステージ１８は、基板Ｓを加熱するためのヒータ１８ａを備え、基板Ｓの温度を所定温度へ昇温する。基板ステージ１８は、電気的に接地されて、高周波電力が上部電極１３へ印加されるときに、基板ステージ１８と上部電極１３との間にプラズマを生成させる。基板ステージ１８に保持される基板Ｓは、プラズマ空間で生成される成膜種を受けて、その表面にシリコン系絶縁膜、例えば、シリコン酸化膜を成長させる。
基板Ｓの表面には、レーザアニール処理を施された低温ｐ‐Ｓｉ膜が形成され、この低温ｐ‐Ｓｉ膜の表面には、低温ｐ‐Ｓｉの結晶化に伴い、高さが約数十ｎｍの複数の凸部が形成されている。
成膜装置１０は、成膜処理を実行するための制御装置２０を有する。制御装置２０は、ガス供給系１７に接続され、ガス供給系１７に対応する制御信号を生成する。ガス供給系１７は、制御装置２０からの制御信号に応じて駆動し、有機シラン化合物と酸化ガスとを真空槽１１へ供給するとき、有機シラン化合物の流量に対する酸化ガスの流量を、１０倍〜１００倍の範囲に調整する。これによって、成膜装置１０は、有機シラン化合物に含まれる殆どの炭素元素をプラズマ空間で酸化して排気する。
制御装置２０は、排気系１２に接続され、排気系１２に対応する制御信号を生成する。排気系１２は、制御装置２０からの制御信号に応じて駆動し、ガス供給系１７が混合ガスを供給するときに、真空槽１１の内部の圧力を８０Ｐａ〜３００Ｐａに調整する。これによって、成膜装置１０は、ラジカル成分同士の衝突を低減させて、ラジカル成分の過剰な凝集を抑制し、シリコン系絶縁膜の膜質を緻密化する。
制御装置２０は、ヒータ１８ａに接続され、ヒータ１８ａに対応する制御信号を生成する。ヒータ１８ａは、制御装置２０からの制御信号に応じて駆動し、基板ステージ１８に基板Ｓが載置されるときに、基板Ｓの温度を２５０℃〜４３０℃の範囲に調整する。これによって、成膜装置１０は、膜中の欠陥濃度を低くでき、シリコン系絶縁膜の膜特性の向上を図ることができる。
制御装置２０は、電力供給部１４に接続され、電力供給部１４に対応する制御信号を生成する。電力供給部１４は、制御装置２０からの制御信号に応じて駆動し、０．１Ｗ／ｃｍ２〜１．０Ｗ／ｃｍ２の電力密度でパルス状高周波電力を上部電極１３へ印加する。この際、電力供給部１４は、５ｋＨｚ〜５０ｋＨｚの周波数を有するパルス状高周波電力を所定のデューティー比で生成する。
本実施形態では、実成膜時において電力供給部１４から出力するパルス化された高周波電力のデューティー比を、目標デューティー比と言う。なお、本実施形態におけるデューティー比は、高周波電力のオン期間Ｔ１と、高周波電力のオフ期間Ｔ２とを用いて、Ｔ１／（Ｔ１＋Ｔ２）×１００によって規定される値である。
制御装置２０は、電力供給部１４を駆動して、目標デューティー比からなる高周波電力を上部電極１３へ印加することによって、低温ｐ‐Ｓｉ膜の表面に所望のシリコン系絶縁膜を成膜する。本実施形態においては、シリコン系絶縁膜の表面被覆率であって、シリコン系絶縁膜が低温ｐ‐Ｓｉ膜の表面における各凸部を略均一に被覆し、シリコン系絶縁膜が所望の設計ルールにおけるゲート絶縁膜として機能するときの表面被覆率を、目標被覆率と言う。
ゲート絶縁膜としてのシリコン系絶縁膜は、閾値電圧のバラツキやリーク電流を低減させるため、低温ｐ‐Ｓｉ膜の表面全体にわたり、均一な膜厚を有しなければならない。また、ゲート絶縁膜としてのシリコン系絶縁膜は、閾値電圧の変動を抑えるため、膜中に含まれる炭素、水素、酸素等の不純物元素の濃度を低くしなければならない。
本実施形態の目標デューティー比は、シリコン系絶縁膜の表面被覆率が目標被覆率を満たすデューティー比のうち最大値に設定される。
成膜装置１０がシリコン系絶縁膜を成膜するとき、真空槽１１内のプラズマ空間には、各種のイオンと各種のラジカルとが生成される。ラジカルの寿命が数ミリ秒〜数十ミリ秒であるのに対し、イオンの寿命が数マイクロ秒〜数十マイクロ秒であることから、高周波電力のオフ期間Ｔ２には、イオンが消滅し、あるいは、大幅に減少し、ラジカルによる成膜が支配的になる。そのため、高周波電力のオフ期間には、ラジカルによる流動性の高い成膜種、例えば、有機シリコン化合物のオリゴマーがシリコン系絶縁膜として成長し、基板表面の凸部には、高い表面被覆率の下でシリコン系絶縁膜が成長する。一方、高周波電力のオン期間Ｔ１には、高いプラズマ密度下における成膜種がシリコン系絶縁膜として成長し、基板表面の凸部には、不純物が少なく、電気的に良質なシリコン系絶縁膜が成長する。
成膜装置１０がシリコン系絶縁膜を成膜するとき、真空槽１１内のプラズマ空間には、各種のイオンと各種のラジカルとが生成される。ラジカルの寿命が数ミリ秒〜数十ミリ秒であるのに対し、イオンの寿命が数マイクロ秒〜数十マイクロ秒であることから、高周波電力のオフ期間Ｔ２には、イオンが消滅し、あるいは、大幅に減少し、ラジカルによる成膜が支配的になる。そのため、高周波電力のオフ期間には、ラジカルによる流動性の高い成膜種、例えば、有機シリコン化合物のオリゴマーがシリコン系絶縁膜として成長し、基板表面の凸部には、高い表面被覆率の下でシリコン系絶縁膜が成長する。一方、高周波電力のオン期間Ｔ１には、高いプラズマ密度下における成膜種がシリコン系絶縁膜として成長し、基板表面の凸部には、不純物が少なく、電気的に良質なシリコン系絶縁膜が成長する。
高周波電力のデューティー比を小さくする場合には、オフ期間Ｔ２が長くなることから、シリコン系絶縁膜の表面被覆率が向上する一方、有機シリコン化合物に含まれる炭素、水素等の不純物元素の含有量が増大し易くなる。シリコン系絶縁膜の表面被覆率を向上させるために高周波電力のデューティー比を単純に小さくすると、シリコン系絶縁膜のフラットバンド電圧が大きくシフトしてしまう。
成膜装置１０における目標デューティー比は、シリコン系絶縁膜の表面被覆率が目標被覆率を満たす範囲において、高周波電力のオフ期間Ｔ２を最も短くするものである。換言すると、成膜装置１０における目標デューティー比は、目標被覆率を満たすシリコン系絶縁膜の成膜条件において、高周波電力のオン期間Ｔ１を最も長くするものである。そのため、成膜装置１０は、低温ｐ‐Ｓｉ膜の表面における各凸部をシリコン系絶縁膜によって十分に被覆しつつ、反応系に供給する電力量を最大にできる。この結果、成膜装置１０は、シリコン系絶縁膜における電気的特性の劣化を抑えつつ、その表面被覆率を向上させられる。
次に、成膜装置１０を用いてシリコン系絶縁膜を成膜する方法について以下に説明する。まず、制御装置２０は、排気系１２を駆動して真空槽１１の内部を所定圧力まで減圧し、その後、成膜装置１０の外部から基板Ｓを真空槽１１の内部へ搬入し、基板Ｓを基板ステージ１８の上に載置する。
制御装置２０は、基板Ｓを基板ステージ１８の上に載置すると、ヒータ１８ａを駆動して基板Ｓを所定温度へ昇温する。制御装置２０は、基板Ｓを所定温度へ昇温すると、ガス供給系１７を駆動して有機シラン化合物と酸化ガスとからなる混合ガスをガス供給室１３ａから真空槽１１の内部へ供給し、真空槽１１の内部を所定圧力（８０Ｐａ〜３００Ｐａ）に調整する。
制御装置２０は、混合ガスを真空槽１１の内部へ供給すると、電力供給部１４を駆動してパルス化された高周波電力を上部電極１３へ印加する。好適には、制御装置２０は、高周波電源１５を駆動して、例えば２７．１２ＭＨｚの高周波電力を生成し、スイッチング電源１６を駆動して、高周波電源１５からの高周波電力を、例えば５ｋＨｚ〜５０ｋＨｚの周波数で目標デューティー比を満たすようにパルス化する。そして、制御装置２０は、目標デューティー比からなるパルス化された高周波電力を電力供給部１４から上部電極１３へ印加させる。
パルス化された高周波電力が上部電極１３へ印加されると、上部電極１３がカソードとして機能し、基板ステージ１８がアノードとして機能し、上部電極１３と基板Ｓとの間には、有機シラン化合物と酸化ガスとを含む混合ガスを用いたプラズマが生成される。
高周波電力のオフ期間Ｔ２には、流動性の高い成膜種がシリコン系絶縁膜として成長し、基板Ｓの表面にある凸部には、高い表面被覆率の下でシリコン系絶縁膜が成長する。また、高周波電力のオン期間Ｔ１には、高いプラズマ密度下における成膜反応が進行し、基板Ｓの表面にある凸部には、不純物が少なく、電気的に良質なシリコン系絶縁膜が成長する。
この際、本実施形態の成膜方法においては、まず、表面に凸部を有する複数の基板Ｓが用いられ、複数の基板Ｓの各々に対して、異なるデューティー比の成膜処理が予備的に施される。次いで、複数の基板Ｓの各々に対してシリコン系絶縁膜の表面被覆率が計測され、目標被覆率を満たすデューティー比の範囲が求められる。そして、目標被覆率を満たすデューティー比の範囲内で最も大きいデューティー比が、実成膜時の目標デューティー比として設定される。
これによって、目標被覆率を満たすシリコン系絶縁膜を形成できる成膜条件の中で、高周波電力のオン期間Ｔ１を最も長くできる。この結果、低温ｐ‐Ｓｉ膜の表面における各凸部をシリコン系絶縁膜によって十分に被覆する目標被覆率を得つつ、反応系に供給する電力量を最大にできる。そして、シリコン系絶縁膜における電気的特性の劣化を抑え、その表面被覆率を向上させられる。
（実施例）
次に、目標デューティー比の設定方法を実施例に基づいて以下に説明する。まず、以下の成膜条件から得られるシリコン酸化膜をゲート絶縁膜として用いてＭＯＳ構造のダイオードを作成し、該ダイオードのＣＶカーブを計測することによって、実施例におけるフラットバンド電圧を得た。また、同じ成膜条件から得られるシリコン酸化膜を擬似パターンＰの上に成膜し、擬似パターンＰの側壁に成膜されるシリコン酸化膜の膜厚を側膜厚Ｔｓとし、擬似パターンＰの上面壁に成膜されるシリコン酸化膜Ｆの膜厚を上膜厚Ｔｔとして、各シリコン酸化膜の表面被覆率（（側膜厚Ｔｓ／上膜厚Ｔｔ）×１００％）を得た。なお、擬似パターンＰには、図２に示すように、幅Ｗ×高さＨが０．４μｍ×０．６μｍであって、一方向（図２の紙面に垂直な方向）に延びるラインパターンを用いた。
（実施例）
次に、目標デューティー比の設定方法を実施例に基づいて以下に説明する。まず、以下の成膜条件から得られるシリコン酸化膜をゲート絶縁膜として用いてＭＯＳ構造のダイオードを作成し、該ダイオードのＣＶカーブを計測することによって、実施例におけるフラットバンド電圧を得た。また、同じ成膜条件から得られるシリコン酸化膜を擬似パターンＰの上に成膜し、擬似パターンＰの側壁に成膜されるシリコン酸化膜の膜厚を側膜厚Ｔｓとし、擬似パターンＰの上面壁に成膜されるシリコン酸化膜Ｆの膜厚を上膜厚Ｔｔとして、各シリコン酸化膜の表面被覆率（（側膜厚Ｔｓ／上膜厚Ｔｔ）×１００％）を得た。なお、擬似パターンＰには、図２に示すように、幅Ｗ×高さＨが０．４μｍ×０．６μｍであって、一方向（図２の紙面に垂直な方向）に延びるラインパターンを用いた。
実施例におけるフラットバンド電圧と表面被覆率とを、それぞれ図３（ａ）、（ｂ）及び表１に示す。なお、表１における○印は、フラットバンド電圧（例えば絶対値）が目標電圧以下であること、あるいは、表面被覆率が目標被覆率を満たすことを示す。また、表１における×印は、フラットバンド電圧が目標電圧を超えること、あるいは、表面被覆率が目標被覆率に満たないことを示す。
・高周波周波数：２７．１２ＭＨｚ
・オン期間Ｔ１＋オフ期間Ｔ２：１００マイクロ秒
・デューティー比：３０％、５０％、７０％、１００％
・電力密度：０．５Ｗ／ｃｍ２
・成膜圧力：１９０Ｐａ
・成膜温度：３４０℃
・ＴＥＯＳ流量／Ｏ２流量：１／５０
・高周波周波数：２７．１２ＭＨｚ
・オン期間Ｔ１＋オフ期間Ｔ２：１００マイクロ秒
・デューティー比：３０％、５０％、７０％、１００％
・電力密度：０．５Ｗ／ｃｍ２
・成膜圧力：１９０Ｐａ
・成膜温度：３４０℃
・ＴＥＯＳ流量／Ｏ２流量：１／５０
図３（ｂ）において、デューティー比が７０％、１００％になる場合には、表面被覆率が６０％以下と低く、デューティー比が３０％、５０％になる場合には、表面被覆率が７０％を超える。一例として、目標被覆率を７０％にすると、目標被覆率を満たすデューティー比の範囲が３０％〜５０％であり、この場合、その範囲における最大値が５０％であることが分かる。
そして、目標デューティー比を５０％に設定すると、すなわち、オン期間Ｔ１とオフ期間Ｔ２とをそれぞれ５０マイクロ秒に設定すると、目標被覆性を満たし、かつ、０Ｖに近いフラットバンド電圧のシリコン酸化膜が得られる。
一実施形態の成膜方法は以下の利点を有する。
（１）シリコン系絶縁膜の表面被覆率が目標被覆率を満たすデューティー比の範囲を予め求め、その範囲内における最大値を、パルス波の目標デューティー比として設定する。
（１）シリコン系絶縁膜の表面被覆率が目標被覆率を満たすデューティー比の範囲を予め求め、その範囲内における最大値を、パルス波の目標デューティー比として設定する。
したがって、表面被覆率が目標値を満たす範囲において、高周波電力のオフ期間Ｔ２を最も短い時間に設定でき、高周波電力のオン期間Ｔ１を最長時間に設定できる。この結果、高周波電力のオフ期間Ｔ２によって、目標被覆率を満たす表面被覆率を実現しつつ、高周波電力のオン期間Ｔ１によって、反応系への電力量を最大にできる。よって、シリコン系絶縁膜における電気的特性の劣化（フラットバンド・シフトの増大）を抑えられ、その表面被覆率を向上させられる。ひいては、ゲート絶縁膜の薄膜化を図ることができ、ＴＦＴの電気的特性を向上させられる。
（２）好適には、高周波電力の周波数が２７．１２ＭＨｚであって、オン期間Ｔ１とオフ期間Ｔ２とが、それぞれ５０マイクロ秒である。また、好適には、成膜時における真空槽１１の圧力が８０Ｐａ〜３００Ｐａであって、上部電極１３における電力密度が０．１Ｗ／ｃｍ２〜１．０Ｗ／ｃｍ２である。
この場合、表面被覆率に対するデューティー比の依存性と、フラットバンド電圧に対するディーティー比の依存性とをより確実に画一化できる。すなわち、高周波電力のデューティー比を小さくすることによって、シリコン系絶縁膜の表面被覆率をより確実に向上させることができ、高周波電力のデューティー比を大きくすることによって、シリコン系絶縁膜のフラットバンド電圧をより確実に０Ｖへ近づけることができる。よって、シリコン系絶縁膜における電気的特性の劣化を抑えられ、その表面被覆率を確実に向上させられる。
なお、パルス状高周波電力のデューティー比は、シリコン系絶縁膜の目標被覆率を満たす最大デューティー比に限らない。一例として、シリコン系絶縁膜の目標被覆率を満たすデューティー比の範囲が３０％〜５０％であり、シリコン系絶縁膜のフラットバンド電圧を所定の電圧範囲（例えば、−２Ｖ〜０Ｖ）内に維持するデューティー比の範囲が４０％〜５０％である場合、パルス状高周波電力のデューティー比を４０％〜５０％の範囲内に設定してもよい。
Claims (5)
- 真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法であって、
有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、
高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、
前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、
を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち最大のデューティー比で前記パルス状高周波電力を生成することを含む、ことを特徴とする成膜方法。 - 真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法であって、
有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、
高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、
前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、
を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち、前記シリコン系絶縁膜のフラットバンド電圧を所定の電圧範囲内に維持するデューティー比で前記パルス状高周波電力を生成することを含む、ことを特徴とする成膜方法。 - 請求項１又は２に記載の成膜方法は更に、
前記シリコン系絶縁膜の実成膜に先立って、複数の基板に前記シリコン系絶縁膜の成膜処理を予備的に施すことを備え、
前記シリコン系絶縁膜の成膜処理を予備的に施すことは、異なるデューティー比を有するパルス状高周波電力を用いて前記複数の基板の各々に前記シリコン系絶縁膜を形成し、各基板上に形成された前記シリコン系絶縁膜の表面被覆率から、前記表面被覆率の目標値を満たすデューティー比の範囲を判定することを含む、ことを特徴とする成膜方法。 - 請求項１又は２に記載の成膜方法において、
前記高周波電力の周波数が２７．１２ＭＨｚであり、
前記パルス状高周波電力の１サイクル内においてオン期間とオフ期間とがそれぞれ５０マイクロ秒であることを特徴とする成膜方法。 - 請求項４に記載の成膜方法において、
前記シリコン系絶縁膜の成膜時における前記真空槽の圧力が８０Ｐａ〜３００Ｐａであり、
前記パルス状高周波電力の電力密度が０．１Ｗ／ｃｍ２〜１．０Ｗ／ｃｍ２であることを特徴とする成膜方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008037464 | 2008-02-19 | ||
| JP2008037464 | 2008-02-19 | ||
| PCT/JP2009/052482 WO2009104531A1 (ja) | 2008-02-19 | 2009-02-16 | 成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2009104531A1 true JPWO2009104531A1 (ja) | 2011-06-23 |
Family
ID=40985412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009554290A Pending JPWO2009104531A1 (ja) | 2008-02-19 | 2009-02-16 | 成膜方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPWO2009104531A1 (ja) |
| KR (1) | KR101170493B1 (ja) |
| CN (1) | CN101946312A (ja) |
| TW (1) | TWI477644B (ja) |
| WO (1) | WO2009104531A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140086607A (ko) * | 2012-12-28 | 2014-07-08 | 주식회사 테스 | 박막 고속 증착방법 및 증착장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897208A (ja) * | 1995-08-11 | 1996-04-12 | Nec Corp | プラズマ化学気相成長法とその装置及び多層配線の製造方法 |
| JPH08279505A (ja) * | 1995-04-07 | 1996-10-22 | Ulvac Japan Ltd | 絶縁膜の形成方法 |
| JP2002198364A (ja) * | 2000-12-25 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
2009
- 2009-02-16 WO PCT/JP2009/052482 patent/WO2009104531A1/ja active Application Filing
- 2009-02-16 JP JP2009554290A patent/JPWO2009104531A1/ja active Pending
- 2009-02-16 KR KR1020107019426A patent/KR101170493B1/ko active IP Right Grant
- 2009-02-16 CN CN2009801057589A patent/CN101946312A/zh active Pending
- 2009-02-18 TW TW098105086A patent/TWI477644B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279505A (ja) * | 1995-04-07 | 1996-10-22 | Ulvac Japan Ltd | 絶縁膜の形成方法 |
| JPH0897208A (ja) * | 1995-08-11 | 1996-04-12 | Nec Corp | プラズマ化学気相成長法とその装置及び多層配線の製造方法 |
| JP2002198364A (ja) * | 2000-12-25 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100109977A (ko) | 2010-10-11 |
| TW200936800A (en) | 2009-09-01 |
| TWI477644B (zh) | 2015-03-21 |
| KR101170493B1 (ko) | 2012-08-01 |
| WO2009104531A1 (ja) | 2009-08-27 |
| CN101946312A (zh) | 2011-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
| US7777231B2 (en) | Thin film transistor and method for fabricating same | |
| JP5323804B2 (ja) | パルスｒｆプラズマを用いたｔｅｏｓ酸化物の堆積 | |
| US20090114917A1 (en) | Thin film transistor and display device having the thin film transistor | |
| JP2006261217A (ja) | 薄膜形成方法 | |
| JP5948031B2 (ja) | 半導体装置 | |
| US20100210093A1 (en) | Method for forming silicon-based thin film by plasma cvd method | |
| JP2009071290A (ja) | 半導体装置の作製方法 | |
| KR20090052399A (ko) | 인장 응력 및 압축 응력을 받은 반도체용 재료 | |
| WO1997006565A1 (fr) | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides | |
| US20090200552A1 (en) | Microcrystalline silicon thin film transistor | |
| US9818606B2 (en) | Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture | |
| JP5116357B2 (ja) | シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法 | |
| KR100344845B1 (ko) | 반도체장치와 그 제조방법 | |
| WO2009104531A1 (ja) | 成膜方法 | |
| JP2006024735A (ja) | 半導体膜の結晶化方法、及び、表示装置の製造方法 | |
| US20100062585A1 (en) | Method for forming silicon thin film | |
| JP2006339478A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP4131813B2 (ja) | プラズマエッチング方法及び半導体装置の作製方法 | |
| JP5072288B2 (ja) | ゲート絶縁膜の形成方法、半導体素子の製造装置 | |
| KR100509660B1 (ko) | 피막제조방법 | |
| JP4286738B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| KR100573144B1 (ko) | 반도체 활성층 결정화 방법, 이에 의한 반도체 활성층 및이를 구비하는 평판 디스플레이 장치 | |
| JP2001110798A (ja) | プラズマｃｖｄ装置及び薄膜製造方法 | |
| JP2022130162A (ja) | 窒化物半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |