WO2009104531A1 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
WO2009104531A1
WO2009104531A1 PCT/JP2009/052482 JP2009052482W WO2009104531A1 WO 2009104531 A1 WO2009104531 A1 WO 2009104531A1 JP 2009052482 W JP2009052482 W JP 2009052482W WO 2009104531 A1 WO2009104531 A1 WO 2009104531A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
silicon
frequency power
film
based insulating
Prior art date
Application number
PCT/JP2009/052482
Other languages
English (en)
French (fr)
Inventor
亨 菊池
雅文 若井
貞次 若松
征典 橋本
伸 浅利
一也 斉藤
Original Assignee
株式会社 アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 アルバック filed Critical 株式会社 アルバック
Priority to KR1020107019426A priority Critical patent/KR101170493B1/ko
Priority to CN2009801057589A priority patent/CN101946312A/zh
Priority to JP2009554290A priority patent/JPWO2009104531A1/ja
Publication of WO2009104531A1 publication Critical patent/WO2009104531A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Definitions

  • the present invention relates to a film forming method.
  • a pixel switching element provided in a large display has a low temperature polysilicon (hereinafter simply referred to as low temperature p-Si) having high electron mobility in an active layer of a thin film transistor (TFT: Thin Film Transistor). Is used.)
  • TFT Thin Film Transistor
  • PECVD Pullasma Enhanced Chemical Vapor Deposition
  • TEOS tetraethoxysilane
  • the PECVD method uses a vacuum chamber in which a gas supply system and an exhaust system are connected, and supplies a mixed gas containing an organosilane compound and an oxidizing gas from the gas supply system into the vacuum chamber. Then, the substrate is placed on one electrode provided in the vacuum chamber, high-frequency power is supplied to the other electrode, and plasma is generated between the electrodes, thereby forming an insulating film on the substrate. According to this, since the organosilane compound is activated in plasma, a uniform insulating film can be formed on the surface of a large substrate even when the substrate is at a relatively low temperature.
  • Patent Document 2 includes a high frequency power source and a pulse power source, and repeatedly stops the high frequency power applied to the electrodes for a predetermined period.
  • the lifetime of radicals is several milliseconds to several tens of milliseconds
  • the lifetime of ions is several microseconds to several tens of microseconds. Disappears and grows an insulating film under high radical concentration.
  • Patent document 2 reduces damage to an insulating film caused by plasma by alternately providing a period in which an ion bombardment is applied to the insulating film and a period in which the insulating film grows without being bombarded with ions. , Improve the electrical characteristics of the insulating film.
  • JP-A-8-279505 Japanese Patent Laid-Open No. 2001-110798
  • a low temperature p-Si film forming technique generally uses a laser annealing method in which an excimer laser is irradiated onto amorphous silicon (hereinafter simply referred to as a-Si).
  • a-Si amorphous silicon
  • crystal growth of low-temperature p-Si is promoted along the surface direction of the substrate to produce p-Si with a large grain size.
  • the intensity of a laser is spatially modulated along the surface direction of the substrate, or the laser is scanned along the surface direction of the substrate to move from a low-intensity place to a high place. That is, a p-Si crystal is grown along the surface direction of the substrate.
  • the present invention provides a film forming method that enables the gate insulating film to be thinned by suppressing deterioration of electrical characteristics in the gate insulating film and improving the surface coverage.
  • a film forming method for forming a silicon-based insulating film on a substrate disposed in a vacuum chamber supplies a mixed gas containing an organosilane compound and an oxidizing gas to the vacuum chamber.
  • Forming the pulsed high-frequency power, and generating the pulsed high-frequency power at a maximum duty ratio among duty ratios that satisfy a target value of the surface coverage of the silicon-based insulating film including.
  • a film forming method for forming a silicon-based insulating film on a substrate disposed in a vacuum chamber supplies a mixed gas containing an organosilane compound and an oxidizing gas to the vacuum chamber.
  • generating the pulsed high-frequency power includes setting a flat band voltage of the silicon-based insulating film to a predetermined voltage out of a duty ratio that satisfies a target value of the surface coverage of the silicon-based insulating film. Generating the pulsed high frequency power at a duty ratio maintained within a range.
  • Sectional drawing which shows a film-forming apparatus typically. Sectional drawing which shows a pseudo pattern.
  • (A), (b) is a figure which shows the dependence of the duty ratio with respect to a flat band voltage, respectively, and the dependence of the duty ratio with respect to a surface coverage.
  • T1 ON period
  • T2 OFF period
  • 10 film forming apparatus
  • 11 vacuum chamber
  • 14 power supply
  • 15 high frequency power supply
  • 16 pulse power supply.
  • FIG. 1 is a cross-sectional view schematically showing a film forming apparatus 10 used in the film forming method of the present invention.
  • the broken line in FIG. 1 shows the electrical connection between members.
  • the vacuum chamber 11 of the film forming apparatus 10 is connected to an exhaust system 12 and is decompressed to a predetermined pressure when the exhaust system 12 is driven.
  • the upper surface wall of the vacuum chamber 11 is mounted with a plate-like upper electrode 13 that is electrically insulated from the vacuum chamber 11, and is connected to the power supply unit 14 via the upper electrode 13.
  • the power supply unit 14 includes a high-frequency power supply 15 and a switching power supply 16.
  • the switching power supply 16 modulates high-frequency power of a predetermined frequency (for example, 27.12 MHz) generated by the high-frequency power supply 15 into a predetermined pulse wave. Power is supplied during the on period.
  • the upper electrode 13 receives the pulsed high frequency power from the power supply unit 14 when the power supply unit 14 is driven, and generates plasma inside the vacuum chamber 11.
  • the upper electrode 13 has a gas supply chamber 13 a extending inside, and the gas supply chamber 13 a is connected to a gas supply system 17.
  • the gas supply system 17 is connected to a gas cylinder 17a filled with an organosilane compound and a gas cylinder 17b filled with an oxidizing gas, and selectively supplies the gas filled in the gas cylinders 17a and 17b to the gas supply chamber 13a.
  • the gas supply chamber 13 a is connected to a plurality of supply holes 13 b communicating with the inside of the vacuum chamber 11, and supplies the gas from the gas supply system 17 to the inside of the vacuum chamber 11 when the gas supply system 17 is driven.
  • organic silane compound examples include tetraethoxysilane (TEOS) and trimethylsilane, and an inert gas such as argon, helium, or nitrogen may be added to these gases.
  • TEOS tetraethoxysilane
  • oxidizing gas examples include oxygen and nitrogen oxide, and an inert gas such as argon, helium, or nitrogen may be added to these gases.
  • the gas supply system 17 may add hydrogen in addition to the organosilane compound and the oxidizing gas.
  • a substrate stage 18 for mounting the substrate S is mounted inside the vacuum chamber 11, and the substrate stage 18 holds the substrate S with the upper electrode 13 and the surface of the substrate S facing each other.
  • the substrate stage 18 includes a heater 18a for heating the substrate S, and raises the temperature of the substrate S to a predetermined temperature.
  • the substrate stage 18 is electrically grounded, and plasma is generated between the substrate stage 18 and the upper electrode 13 when high frequency power is applied to the upper electrode 13.
  • the substrate S held on the substrate stage 18 receives a film-forming species generated in the plasma space, and grows a silicon-based insulating film, for example, a silicon oxide film on the surface thereof.
  • a low-temperature p-Si film subjected to laser annealing is formed on the surface of the substrate S, and the height of the low-temperature p-Si film is about several tens due to the crystallization of the low-temperature p-Si.
  • a plurality of projections of nm are formed.
  • the film forming apparatus 10 includes a control device 20 for performing a film forming process.
  • the control device 20 is connected to the gas supply system 17 and generates a control signal corresponding to the gas supply system 17.
  • the gas supply system 17 is driven according to a control signal from the control device 20, and when supplying the organic silane compound and the oxidizing gas to the vacuum chamber 11, the flow rate of the oxidizing gas with respect to the flow rate of the organic silane compound is 10 times to Adjust to a range of 100 times.
  • the film forming apparatus 10 oxidizes most of the carbon elements contained in the organosilane compound in the plasma space and exhausts them.
  • the control device 20 is connected to the exhaust system 12 and generates a control signal corresponding to the exhaust system 12.
  • the exhaust system 12 is driven according to a control signal from the control device 20, and adjusts the pressure inside the vacuum chamber 11 to 80 Pa to 300 Pa when the gas supply system 17 supplies the mixed gas.
  • the film forming apparatus 10 reduces collision between radical components, suppresses excessive aggregation of the radical components, and densifies the film quality of the silicon-based insulating film.
  • the control device 20 is connected to the heater 18a and generates a control signal corresponding to the heater 18a.
  • the heater 18a is driven according to a control signal from the control device 20, and adjusts the temperature of the substrate S to a range of 250 ° C. to 430 ° C. when the substrate S is placed on the substrate stage 18.
  • the film forming apparatus 10 can reduce the defect concentration in the film and improve the film characteristics of the silicon-based insulating film.
  • the control device 20 is connected to the power supply unit 14 and generates a control signal corresponding to the power supply unit 14.
  • Power supply unit 14 is driven according to a control signal from the control unit 20 applies a pulsed high-frequency power to the upper electrode 13 at a power density of 0.1W / cm 2 ⁇ 1.0W / cm 2. At this time, the power supply unit 14 generates pulsed high-frequency power having a frequency of 5 kHz to 50 kHz with a predetermined duty ratio.
  • the duty ratio of the pulsed high-frequency power output from the power supply unit 14 during actual film formation is referred to as a target duty ratio.
  • the duty ratio in the present embodiment is a value defined by T1 / (T1 + T2) ⁇ 100 using an on-period T1 of high-frequency power and an off-period T2 of high-frequency power.
  • the control device 20 drives the power supply unit 14 to apply a high frequency power having a target duty ratio to the upper electrode 13, thereby forming a desired silicon-based insulating film on the surface of the low temperature p-Si film.
  • the surface coverage of the silicon-based insulating film is such that the silicon-based insulating film substantially uniformly covers each protrusion on the surface of the low-temperature p-Si film, and the silicon-based insulating film has a desired design rule.
  • the surface coverage when functioning as a gate insulating film is referred to as a target coverage.
  • the silicon-based insulating film as the gate insulating film must have a uniform film thickness over the entire surface of the low-temperature p-Si film in order to reduce variations in threshold voltage and leakage current.
  • the concentration of impurity elements such as carbon, hydrogen, and oxygen contained in the film must be lowered in order to suppress fluctuations in threshold voltage.
  • the target duty ratio of the present embodiment is set to the maximum value among the duty ratios at which the surface coverage of the silicon-based insulating film satisfies the target coverage.
  • various ions and various radicals are generated in the plasma space in the vacuum chamber 11. Since the lifetime of radicals is several milliseconds to several tens of milliseconds, whereas the lifetime of ions is several microseconds to several tens of microseconds, the ions disappear during the high-frequency power off period T2, or , Drastically reduced and the film formation by radicals becomes dominant.
  • a high-fluidity film-forming species such as an oligomer of an organic silicon compound grows as a silicon-based insulating film, and the convex portion of the substrate surface has a low surface coverage.
  • a silicon-based insulating film grows.
  • a film-forming species under a high plasma density grows as a silicon-based insulating film, and a silicon-based insulating film with few impurities and an electrically high-quality silicon-based insulating film is formed on the convex portion of the substrate surface. grow up.
  • the off period T2 becomes longer, so that the surface coverage of the silicon-based insulating film is improved, while the content of impurity elements such as carbon and hydrogen contained in the organic silicon compound Tends to increase. If the duty ratio of the high frequency power is simply reduced in order to improve the surface coverage of the silicon insulating film, the flat band voltage of the silicon insulating film is greatly shifted.
  • the target duty ratio in the film forming apparatus 10 is the shortest off period T2 of the high-frequency power in the range where the surface coverage of the silicon-based insulating film satisfies the target coverage.
  • the target duty ratio in the film forming apparatus 10 is the one that makes the on-period T1 of the high-frequency power the longest under the film forming conditions of the silicon-based insulating film that satisfies the target coverage. Therefore, the film forming apparatus 10 can maximize the amount of power supplied to the reaction system while sufficiently covering each protrusion on the surface of the low-temperature p-Si film with the silicon-based insulating film. As a result, the film forming apparatus 10 can improve the surface coverage while suppressing deterioration of electrical characteristics in the silicon-based insulating film.
  • the control device 20 drives the exhaust system 12 to depressurize the inside of the vacuum chamber 11 to a predetermined pressure, and then carries the substrate S from the outside of the film forming device 10 into the vacuum chamber 11. It is placed on the substrate stage 18.
  • the controller 20 drives the heater 18a to raise the temperature of the substrate S to a predetermined temperature.
  • the control device 20 drives the gas supply system 17 to supply the mixed gas composed of the organosilane compound and the oxidizing gas from the gas supply chamber 13a to the inside of the vacuum chamber 11, and the vacuum The inside of the tank 11 is adjusted to a predetermined pressure (80 Pa to 300 Pa).
  • the control device 20 drives the power supply unit 14 to apply pulsed high frequency power to the upper electrode 13.
  • the control device 20 drives the high-frequency power supply 15 to generate high-frequency power of 27.12 MHz, for example, and drives the switching power supply 16 to generate high-frequency power from the high-frequency power supply 15 of 5 kHz to 50 kHz, for example. Pulse to meet target duty ratio at frequency. Then, the control device 20 applies pulsed high frequency power having a target duty ratio from the power supply unit 14 to the upper electrode 13.
  • the upper electrode 13 When pulsed high-frequency power is applied to the upper electrode 13, the upper electrode 13 functions as a cathode, the substrate stage 18 functions as an anode, and an organosilane compound and a substrate are interposed between the upper electrode 13 and the substrate S. Plasma using a mixed gas containing an oxidizing gas is generated.
  • a highly fluid film-forming species grows as a silicon-based insulating film, and a silicon-based insulating film grows on the convex portion on the surface of the substrate S under a high surface coverage.
  • a film formation reaction proceeds under a high plasma density, and an electrically high-quality silicon-based insulating film grows on the convex portion on the surface of the substrate S with less impurities. .
  • the film forming method of the present embodiment first, a plurality of substrates S having convex portions on the surface are used, and a film forming process with a different duty ratio is preliminarily performed on each of the plurality of substrates S. Applied. Next, the surface coverage of the silicon-based insulating film is measured for each of the plurality of substrates S, and a duty ratio range that satisfies the target coverage is obtained. The largest duty ratio within the range of the duty ratio that satisfies the target coverage is set as the target duty ratio at the time of actual film formation.
  • the on period T1 of the high-frequency power can be made the longest among the film forming conditions capable of forming the silicon-based insulating film satisfying the target coverage.
  • the amount of electric power supplied to the reaction system can be maximized while obtaining a target coverage ratio that sufficiently covers each protrusion on the surface of the low-temperature p-Si film with the silicon-based insulating film.
  • the deterioration of the electrical property in a silicon type insulating film can be suppressed, and the surface coverage can be improved.
  • the pseudo pattern P includes a line pattern having a width W ⁇ height H of 0.4 ⁇ m ⁇ 0.6 ⁇ m and extending in one direction (a direction perpendicular to the paper surface of FIG. 2).
  • the flat band voltage and the surface coverage in the examples are shown in FIGS. 3A and 3B and Table 1, respectively.
  • Table 1 a circle mark indicates that the flat band voltage (for example, absolute value) is equal to or lower than the target voltage, or that the surface coverage satisfies the target coverage.
  • the crosses in Table 1 indicate that the flat band voltage exceeds the target voltage or that the surface coverage is less than the target coverage.
  • Power density 0.5 W / cm 2
  • Film pressure 190Pa -Film formation temperature: 340 ° C TEOS flow rate / O 2 flow rate: 1/50
  • the flat band voltage when the duty ratio is 30%, the flat band voltage is as large as about ⁇ 18V, and when the duty ratio is 50%, 70%, and 100%, the flat band voltage is about It is as small as -2V. That is, according to the film formation conditions in the example, it can be understood that a high-quality silicon oxide film with few impurities and defects can be obtained as the duty ratio increases (as the on-period T1 becomes longer).
  • the surface coverage is as low as 60% or less, and when the duty ratio is 30% and 50%, the surface coverage is 70%. %.
  • the target coverage is 70%
  • the range of the duty ratio that satisfies the target coverage is 30% to 50%. In this case, the maximum value in the range is 50%.
  • the target duty ratio is set to 50%, that is, when the on period T1 and the off period T2 are each set to 50 microseconds, a silicon oxide film that satisfies the target coverage and has a flat band voltage close to 0 V is obtained. can get.
  • the film forming method of one embodiment has the following advantages. (1) A range of the duty ratio in which the surface coverage of the silicon-based insulating film satisfies the target coverage is obtained in advance, and the maximum value within the range is set as the target duty ratio of the pulse wave.
  • the high frequency power off period T2 can be set to the shortest time, and the high frequency power on period T1 can be set to the longest time.
  • the amount of power to the reaction system can be maximized by the on period T1 of the high frequency power while realizing the surface coverage that satisfies the target coverage by the off period T2 of the high frequency power. Therefore, deterioration of electrical characteristics (increase in flat band shift) in the silicon-based insulating film can be suppressed, and the surface coverage can be improved.
  • the gate insulating film can be thinned, and the electrical characteristics of the TFT can be improved.
  • the frequency of the high frequency power is 27.12 MHz, and the on period T1 and the off period T2 are each 50 microseconds. Further, preferably, a pressure of 80 Pa ⁇ 300 Pa of vacuum chamber 11 at the time of film formation, the power density of the upper electrode 13 is 0.1W / cm 2 ⁇ 1.0W / cm 2.
  • the dependency of the duty ratio on the surface coverage and the dependency of the duty ratio on the flat band voltage can be more reliably uniformed. That is, by reducing the duty ratio of the high-frequency power, the surface coverage of the silicon-based insulating film can be improved more reliably. By increasing the duty ratio of the high-frequency power, the flat-band voltage of the silicon-based insulating film Can be brought closer to 0V more reliably. Therefore, deterioration of electrical characteristics in the silicon-based insulating film can be suppressed, and the surface coverage can be reliably improved.
  • the duty ratio of the pulsed high-frequency power is not limited to the maximum duty ratio that satisfies the target coverage of the silicon-based insulating film.
  • the duty ratio range that satisfies the target coverage of the silicon-based insulating film is 30% to 50%, and the flat band voltage of the silicon-based insulating film is maintained within a predetermined voltage range (for example, ⁇ 2 V to 0 V).
  • the duty ratio range is 40% to 50%
  • the duty ratio of the pulsed high frequency power may be set within the range of 40% to 50%.

Abstract

　ゲート絶縁膜の電気的特性の劣化を抑えつつ、その表面被覆率を向上させる成膜方法。当該方法は、有機シラン化合物と酸化ガスとを含む混合ガスを真空槽（１１）に供給すること、高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、パルス状高周波電力を用いて混合ガスをプラズマ化することにより、基板（Ｓ）上にシリコン系絶縁膜を成膜すること、を備える。前記パルス状高周波電力は、シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち最大のデューティー比で生成されている。

Description

成膜方法
　本発明は、成膜方法に関するものである。
　大型ディスプレイに備えられる画素のスイッチ素子は、応答速度の向上を図るため、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor ）の活性層に、高い電子移動度を有した低温ポリシリコン（以下単に、低温ｐ‐Ｓｉと言う。）を利用している。低温ｐ‐Ｓｉに積層されるゲート絶縁膜の成膜方法としては、従来から、有機シラン化合物、例えばテトラエトキシシラン（ＴＥＯＳ）を原料に用いたＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition ）法が知られている（例えば、特許文献１）。
　ＰＥＣＶＤ法は、ガス供給系と排気系とが接続される真空槽を用い、有機シラン化合物と酸化ガスとを含む混合ガスを、ガス供給系から真空槽内へ供給する。そして、真空槽に設けられる一つの電極の上に基板を載置すると共に、他の電極へ高周波電力を供給し、電極間にプラズマを生成することによって、基板の上に絶縁膜を形成する。これによれば、有機シラン化合物がプラズマ中で活性化されることから、基板が比較的低温である場合においても、大型の基板表面に均一な絶縁膜を形成できる。
　大型ディスプレイの高精細化が進行するに従い、上記ゲート絶縁膜には、低いリーク電流、高い絶縁破壊耐圧、低い固定電荷密度、低い界面準位密度等、各種の電気的特性が要求される。特許文献２は、高周波電源とパルス電源とを備え、電極へ印加する高周波電力を所定期間だけ繰り返して停止させる。電極間に生成されるプラズマ中においては、ラジカルの寿命が数ミリ秒～数十ミリ秒であり、イオンの寿命が数マイクロ秒～数十マイクロ秒であることから、高周波電力のオフ期間にイオンが消滅し、高いラジカル濃度の下で絶縁膜を成長させる。特許文献２は、イオンによる衝撃が絶縁膜へ加えられる期間と、イオンによる衝撃を受けずに絶縁膜が成長する期間とを交互に設けることにより、プラズマに起因する絶縁膜へのダメージを軽減させ、絶縁膜の電気的特性を向上させる。
特開平８－２７９５０５号公報 特開２００１－１１０７９８号公報
　低温ｐ‐Ｓｉの成膜技術には、一般的に、アモルファスシリコン（以下単に、ａ‐Ｓｉと言う。）にエキシマレーザを照射するレーザアニール法が利用されている。レーザアニール法においては、低温ｐ‐Ｓｉの結晶成長を基板の面方向に沿って促進させることにより、大粒径のｐ‐Ｓｉを製造する。例えば、レーザアニール法においては、基板の面方向に沿ってレーザの強度を空間的に変調させたり、基板の面方向に沿ってレーザを走査させたりすることによって、強度の低い場所から高い場所へ、すなわち基板の面方向に沿ってｐ‐Ｓｉの結晶を成長させる。
　一方、ａ‐Ｓｉにレーザアニール法を施す場合、低温ｐ‐Ｓｉの密度がａ‐Ｓｉの密度に比べて低いことから、アニール後の膜の体積が増大してしまう。そのため、レーザアニール法を用いてｐ‐Ｓｉを成長させる場合には、各位置の結晶化の時間差に応じて、ｐ‐Ｓｉの表面に凹凸が形成されてしまう。ｐ‐Ｓｉの表面における凹凸は、以降の工程、特に、ゲート絶縁膜の成膜工程において、以下の問題を招いてしまう。
　すなわち、低温ｐ－Ｓｉの表面に凸部が形成される場合には、該凸部の頂点とゲート電極の下面との間の距離を十分に確保するために、ゲート絶縁膜の膜厚を全体的に厚くしなければならず、ゲート絶縁膜の薄膜化を大きく阻害してしまう。この結果、低温ｐ‐Ｓｉを用いるＴＦＴにおいては、ＴＦＴの電流駆動能力を向上させるための各種設計、例えば、低温ｐ‐Ｓｉの品質を向上させたり、ゲート長を短くしたりする設計を施す場合であっても、ＴＦＴの電気的特性を十分に向上させ難いという問題がある。
　本発明は、ゲート絶縁膜における電気的特性の劣化を抑え、その表面被覆率を向上させることにより、ゲート絶縁膜の薄膜化を可能にした成膜方法を提供する。
　本発明の第１の態様では、真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法は、有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち最大のデューティー比で前記パルス状高周波電力を生成することを含む。
　本発明の第２の態様では、真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法は、有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち、前記シリコン系絶縁膜のフラットバンド電圧を所定の電圧範囲内に維持するデューティー比で前記パルス状高周波電力を生成することを含む。
成膜装置を模式的に示す断面図。 擬似パターンを示す断面図。 （ａ）、（ｂ）は、それぞれフラットバンド電圧に対するデューティー比の依存性と、表面被覆率に対するデューティー比の依存性を示す図。
符号の説明
　Ｔ１：オン期間、Ｔ２：オフ期間、１０：成膜装置、１１：真空槽、１４：電源、１５：高周波電源、１６：パルス電源。
　以下、本発明の一実施形態の成膜方法を図面に従って説明する。図１は、本発明の成膜方法に利用する成膜装置１０を模式的に示す断面図である。なお、図１における破線は、部材間の電気的接続を示す。
　図１において、成膜装置１０の真空槽１１は、排気系１２に連結され、排気系１２が駆動するときに、所定圧力へ減圧される。真空槽１１の上面壁は、真空槽１１と電気的に絶縁された板状の上部電極１３を搭載し、この上部電極１３を介して電力供給部１４に接続されている。
　電力供給部１４は、高周波電源１５とスイッチング電源１６とを有し、高周波電源１５によって生成された所定周波数（例えば、２７．１２ＭＨｚ）の高周波電力をスイッチング電源１６によりパルス波に変調して所定のオン期間で電力供給を行う。上部電極１３は、電力供給部１４が駆動するときに、電力供給部１４からのパルス化された高周波電力を受けて、真空槽１１の内部にプラズマを生成する。
　上部電極１３は、その内部に広がるガス供給室１３ａを有し、ガス供給室１３ａはガス供給系１７に接続されている。ガス供給系１７は、有機シラン化合物が充填されたガスボンベ１７ａと、酸化ガスが充填されたガスボンベ１７ｂとに接続され、各ガスボンベ１７ａ，１７ｂの内部に充填されるガスを選択的にガス供給室１３ａへ導入する。ガス供給室１３ａは、真空槽１１の内部へ連通する複数の供給孔１３ｂに連結され、ガス供給系１７が駆動するときに、ガス供給系１７からのガスを真空槽１１の内部へ供給する。
　有機シラン化合物としては、テトラエトキシシラン（ＴＥＯＳ）やトリメチルシラン等を挙げることができ、これらのガスにアルゴン、ヘリウム、窒素等の不活性ガスを添加しても良い。酸化ガスとしては、酸素や酸化窒素を挙げることができ、これらのガスにアルゴン、ヘリウム、窒素等の不活性ガスを添加しても良い。さらには、ガス供給系１７は、これら有機シラン化合物と酸化ガスとに加えて水素を添加しても良い。
　真空槽１１の内部には、基板Ｓを載置するための基板ステージ１８が搭載され、基板ステージ１８は、上部電極１３と基板Ｓの表面とを対向させた状態で基板Ｓを保持する。基板ステージ１８は、基板Ｓを加熱するためのヒータ１８ａを備え、基板Ｓの温度を所定温度へ昇温する。基板ステージ１８は、電気的に接地されて、高周波電力が上部電極１３へ印加されるときに、基板ステージ１８と上部電極１３との間にプラズマを生成させる。基板ステージ１８に保持される基板Ｓは、プラズマ空間で生成される成膜種を受けて、その表面にシリコン系絶縁膜、例えば、シリコン酸化膜を成長させる。
　基板Ｓの表面には、レーザアニール処理を施された低温ｐ‐Ｓｉ膜が形成され、この低温ｐ‐Ｓｉ膜の表面には、低温ｐ‐Ｓｉの結晶化に伴い、高さが約数十ｎｍの複数の凸部が形成されている。
　成膜装置１０は、成膜処理を実行するための制御装置２０を有する。制御装置２０は、ガス供給系１７に接続され、ガス供給系１７に対応する制御信号を生成する。ガス供給系１７は、制御装置２０からの制御信号に応じて駆動し、有機シラン化合物と酸化ガスとを真空槽１１へ供給するとき、有機シラン化合物の流量に対する酸化ガスの流量を、１０倍～１００倍の範囲に調整する。これによって、成膜装置１０は、有機シラン化合物に含まれる殆どの炭素元素をプラズマ空間で酸化して排気する。
　制御装置２０は、排気系１２に接続され、排気系１２に対応する制御信号を生成する。排気系１２は、制御装置２０からの制御信号に応じて駆動し、ガス供給系１７が混合ガスを供給するときに、真空槽１１の内部の圧力を８０Ｐａ～３００Ｐａに調整する。これによって、成膜装置１０は、ラジカル成分同士の衝突を低減させて、ラジカル成分の過剰な凝集を抑制し、シリコン系絶縁膜の膜質を緻密化する。
　制御装置２０は、ヒータ１８ａに接続され、ヒータ１８ａに対応する制御信号を生成する。ヒータ１８ａは、制御装置２０からの制御信号に応じて駆動し、基板ステージ１８に基板Ｓが載置されるときに、基板Ｓの温度を２５０℃～４３０℃の範囲に調整する。これによって、成膜装置１０は、膜中の欠陥濃度を低くでき、シリコン系絶縁膜の膜特性の向上を図ることができる。
　制御装置２０は、電力供給部１４に接続され、電力供給部１４に対応する制御信号を生成する。電力供給部１４は、制御装置２０からの制御信号に応じて駆動し、０．１Ｗ／ｃｍ２～１．０Ｗ／ｃｍ２の電力密度でパルス状高周波電力を上部電極１３へ印加する。この際、電力供給部１４は、５ｋＨｚ～５０ｋＨｚの周波数を有するパルス状高周波電力を所定のデューティー比で生成する。
　本実施形態では、実成膜時において電力供給部１４から出力するパルス化された高周波電力のデューティー比を、目標デューティー比と言う。なお、本実施形態におけるデューティー比は、高周波電力のオン期間Ｔ１と、高周波電力のオフ期間Ｔ２とを用いて、Ｔ１／（Ｔ１＋Ｔ２）×１００によって規定される値である。
　制御装置２０は、電力供給部１４を駆動して、目標デューティー比からなる高周波電力を上部電極１３へ印加することによって、低温ｐ‐Ｓｉ膜の表面に所望のシリコン系絶縁膜を成膜する。本実施形態においては、シリコン系絶縁膜の表面被覆率であって、シリコン系絶縁膜が低温ｐ‐Ｓｉ膜の表面における各凸部を略均一に被覆し、シリコン系絶縁膜が所望の設計ルールにおけるゲート絶縁膜として機能するときの表面被覆率を、目標被覆率と言う。
　ゲート絶縁膜としてのシリコン系絶縁膜は、閾値電圧のバラツキやリーク電流を低減させるため、低温ｐ‐Ｓｉ膜の表面全体にわたり、均一な膜厚を有しなければならない。また、ゲート絶縁膜としてのシリコン系絶縁膜は、閾値電圧の変動を抑えるため、膜中に含まれる炭素、水素、酸素等の不純物元素の濃度を低くしなければならない。
　本実施形態の目標デューティー比は、シリコン系絶縁膜の表面被覆率が目標被覆率を満たすデューティー比のうち最大値に設定される。
　成膜装置１０がシリコン系絶縁膜を成膜するとき、真空槽１１内のプラズマ空間には、各種のイオンと各種のラジカルとが生成される。ラジカルの寿命が数ミリ秒～数十ミリ秒であるのに対し、イオンの寿命が数マイクロ秒～数十マイクロ秒であることから、高周波電力のオフ期間Ｔ２には、イオンが消滅し、あるいは、大幅に減少し、ラジカルによる成膜が支配的になる。そのため、高周波電力のオフ期間には、ラジカルによる流動性の高い成膜種、例えば、有機シリコン化合物のオリゴマーがシリコン系絶縁膜として成長し、基板表面の凸部には、高い表面被覆率の下でシリコン系絶縁膜が成長する。一方、高周波電力のオン期間Ｔ１には、高いプラズマ密度下における成膜種がシリコン系絶縁膜として成長し、基板表面の凸部には、不純物が少なく、電気的に良質なシリコン系絶縁膜が成長する。
　高周波電力のデューティー比を小さくする場合には、オフ期間Ｔ２が長くなることから、シリコン系絶縁膜の表面被覆率が向上する一方、有機シリコン化合物に含まれる炭素、水素等の不純物元素の含有量が増大し易くなる。シリコン系絶縁膜の表面被覆率を向上させるために高周波電力のデューティー比を単純に小さくすると、シリコン系絶縁膜のフラットバンド電圧が大きくシフトしてしまう。
　成膜装置１０における目標デューティー比は、シリコン系絶縁膜の表面被覆率が目標被覆率を満たす範囲において、高周波電力のオフ期間Ｔ２を最も短くするものである。換言すると、成膜装置１０における目標デューティー比は、目標被覆率を満たすシリコン系絶縁膜の成膜条件において、高周波電力のオン期間Ｔ１を最も長くするものである。そのため、成膜装置１０は、低温ｐ‐Ｓｉ膜の表面における各凸部をシリコン系絶縁膜によって十分に被覆しつつ、反応系に供給する電力量を最大にできる。この結果、成膜装置１０は、シリコン系絶縁膜における電気的特性の劣化を抑えつつ、その表面被覆率を向上させられる。
　次に、成膜装置１０を用いてシリコン系絶縁膜を成膜する方法について以下に説明する。まず、制御装置２０は、排気系１２を駆動して真空槽１１の内部を所定圧力まで減圧し、その後、成膜装置１０の外部から基板Ｓを真空槽１１の内部へ搬入し、基板Ｓを基板ステージ１８の上に載置する。
　制御装置２０は、基板Ｓを基板ステージ１８の上に載置すると、ヒータ１８ａを駆動して基板Ｓを所定温度へ昇温する。制御装置２０は、基板Ｓを所定温度へ昇温すると、ガス供給系１７を駆動して有機シラン化合物と酸化ガスとからなる混合ガスをガス供給室１３ａから真空槽１１の内部へ供給し、真空槽１１の内部を所定圧力（８０Ｐａ～３００Ｐａ）に調整する。
　制御装置２０は、混合ガスを真空槽１１の内部へ供給すると、電力供給部１４を駆動してパルス化された高周波電力を上部電極１３へ印加する。好適には、制御装置２０は、高周波電源１５を駆動して、例えば２７．１２ＭＨｚの高周波電力を生成し、スイッチング電源１６を駆動して、高周波電源１５からの高周波電力を、例えば５ｋＨｚ～５０ｋＨｚの周波数で目標デューティー比を満たすようにパルス化する。そして、制御装置２０は、目標デューティー比からなるパルス化された高周波電力を電力供給部１４から上部電極１３へ印加させる。
　パルス化された高周波電力が上部電極１３へ印加されると、上部電極１３がカソードとして機能し、基板ステージ１８がアノードとして機能し、上部電極１３と基板Ｓとの間には、有機シラン化合物と酸化ガスとを含む混合ガスを用いたプラズマが生成される。
　高周波電力のオフ期間Ｔ２には、流動性の高い成膜種がシリコン系絶縁膜として成長し、基板Ｓの表面にある凸部には、高い表面被覆率の下でシリコン系絶縁膜が成長する。また、高周波電力のオン期間Ｔ１には、高いプラズマ密度下における成膜反応が進行し、基板Ｓの表面にある凸部には、不純物が少なく、電気的に良質なシリコン系絶縁膜が成長する。
　この際、本実施形態の成膜方法においては、まず、表面に凸部を有する複数の基板Ｓが用いられ、複数の基板Ｓの各々に対して、異なるデューティー比の成膜処理が予備的に施される。次いで、複数の基板Ｓの各々に対してシリコン系絶縁膜の表面被覆率が計測され、目標被覆率を満たすデューティー比の範囲が求められる。そして、目標被覆率を満たすデューティー比の範囲内で最も大きいデューティー比が、実成膜時の目標デューティー比として設定される。
　これによって、目標被覆率を満たすシリコン系絶縁膜を形成できる成膜条件の中で、高周波電力のオン期間Ｔ１を最も長くできる。この結果、低温ｐ‐Ｓｉ膜の表面における各凸部をシリコン系絶縁膜によって十分に被覆する目標被覆率を得つつ、反応系に供給する電力量を最大にできる。そして、シリコン系絶縁膜における電気的特性の劣化を抑え、その表面被覆率を向上させられる。
（実施例）
　次に、目標デューティー比の設定方法を実施例に基づいて以下に説明する。まず、以下の成膜条件から得られるシリコン酸化膜をゲート絶縁膜として用いてＭＯＳ構造のダイオードを作成し、該ダイオードのＣＶカーブを計測することによって、実施例におけるフラットバンド電圧を得た。また、同じ成膜条件から得られるシリコン酸化膜を擬似パターンＰの上に成膜し、擬似パターンＰの側壁に成膜されるシリコン酸化膜の膜厚を側膜厚Ｔｓとし、擬似パターンＰの上面壁に成膜されるシリコン酸化膜Ｆの膜厚を上膜厚Ｔｔとして、各シリコン酸化膜の表面被覆率（（側膜厚Ｔｓ／上膜厚Ｔｔ）×１００％）を得た。なお、擬似パターンＰには、図２に示すように、幅Ｗ×高さＨが０．４μｍ×０．６μｍであって、一方向（図２の紙面に垂直な方向）に延びるラインパターンを用いた。
　実施例におけるフラットバンド電圧と表面被覆率とを、それぞれ図３（ａ）、（ｂ）及び表１に示す。なお、表１における○印は、フラットバンド電圧（例えば絶対値）が目標電圧以下であること、あるいは、表面被覆率が目標被覆率を満たすことを示す。また、表１における×印は、フラットバンド電圧が目標電圧を超えること、あるいは、表面被覆率が目標被覆率に満たないことを示す。
・高周波周波数：２７．１２ＭＨｚ
・オン期間Ｔ１＋オフ期間Ｔ２：１００マイクロ秒
・デューティー比：３０％、５０％、７０％、１００％
・電力密度：０．５Ｗ／ｃｍ２
・成膜圧力：１９０Ｐａ
・成膜温度：３４０℃
・ＴＥＯＳ流量／Ｏ２流量：１／５０
Figure JPOXMLDOC01-appb-T000001
 　図３（ａ）において、デューティー比が３０％になる場合には、フラットバンド電圧が約－１８Ｖと大きく、デューティー比が５０％、７０％、１００％になる場合には、フラットバンド電圧が約－２Ｖと小さい。すなわち、実施例における成膜条件によれば、デューティー比が大きくなるに連れて（オン期間Ｔ１が長くなるに連れて）、不純物や欠陥の少ない良質なシリコン酸化膜を得られることが分かる。
　図３（ｂ）において、デューティー比が７０％、１００％になる場合には、表面被覆率が６０％以下と低く、デューティー比が３０％、５０％になる場合には、表面被覆率が７０％を超える。一例として、目標被覆率を７０％にすると、目標被覆率を満たすデューティー比の範囲が３０％～５０％であり、この場合、その範囲における最大値が５０％であることが分かる。
　そして、目標デューティー比を５０％に設定すると、すなわち、オン期間Ｔ１とオフ期間Ｔ２とをそれぞれ５０マイクロ秒に設定すると、目標被覆性を満たし、かつ、０Ｖに近いフラットバンド電圧のシリコン酸化膜が得られる。
　一実施形態の成膜方法は以下の利点を有する。
　（１）シリコン系絶縁膜の表面被覆率が目標被覆率を満たすデューティー比の範囲を予め求め、その範囲内における最大値を、パルス波の目標デューティー比として設定する。
　したがって、表面被覆率が目標値を満たす範囲において、高周波電力のオフ期間Ｔ２を最も短い時間に設定でき、高周波電力のオン期間Ｔ１を最長時間に設定できる。この結果、高周波電力のオフ期間Ｔ２によって、目標被覆率を満たす表面被覆率を実現しつつ、高周波電力のオン期間Ｔ１によって、反応系への電力量を最大にできる。よって、シリコン系絶縁膜における電気的特性の劣化（フラットバンド・シフトの増大）を抑えられ、その表面被覆率を向上させられる。ひいては、ゲート絶縁膜の薄膜化を図ることができ、ＴＦＴの電気的特性を向上させられる。
　（２）好適には、高周波電力の周波数が２７．１２ＭＨｚであって、オン期間Ｔ１とオフ期間Ｔ２とが、それぞれ５０マイクロ秒である。また、好適には、成膜時における真空槽１１の圧力が８０Ｐａ～３００Ｐａであって、上部電極１３における電力密度が０．１Ｗ／ｃｍ２～１．０Ｗ／ｃｍ２である。
　この場合、表面被覆率に対するデューティー比の依存性と、フラットバンド電圧に対するディーティー比の依存性とをより確実に画一化できる。すなわち、高周波電力のデューティー比を小さくすることによって、シリコン系絶縁膜の表面被覆率をより確実に向上させることができ、高周波電力のデューティー比を大きくすることによって、シリコン系絶縁膜のフラットバンド電圧をより確実に０Ｖへ近づけることができる。よって、シリコン系絶縁膜における電気的特性の劣化を抑えられ、その表面被覆率を確実に向上させられる。
　なお、パルス状高周波電力のデューティー比は、シリコン系絶縁膜の目標被覆率を満たす最大デューティー比に限らない。一例として、シリコン系絶縁膜の目標被覆率を満たすデューティー比の範囲が３０％～５０％であり、シリコン系絶縁膜のフラットバンド電圧を所定の電圧範囲（例えば、－２Ｖ～０Ｖ）内に維持するデューティー比の範囲が４０％～５０％である場合、パルス状高周波電力のデューティー比を４０％～５０％の範囲内に設定してもよい。

Claims (5)

  1. 　真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法であって、
    　有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、
    　高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、
    　前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、
    を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち最大のデューティー比で前記パルス状高周波電力を生成することを含む、ことを特徴とする成膜方法。
  2. 　真空槽内に配置された基板上にシリコン系絶縁膜を成膜する成膜方法であって、
    　有機シラン化合物と酸化ガスとを含む混合ガスを前記真空槽に供給すること、
    　高周波電力を間欠的に供給するためのパルス状高周波電力を生成すること、
    　前記パルス状高周波電力を用いて前記混合ガスをプラズマ化することにより、前記基板上に前記シリコン系絶縁膜を成膜すること、
    を備え、前記パルス状高周波電力を生成することは、前記シリコン系絶縁膜の表面被覆率の目標値を満たすデューティー比のうち、前記シリコン系絶縁膜のフラットバンド電圧を所定の電圧範囲内に維持するデューティー比で前記パルス状高周波電力を生成することを含む、ことを特徴とする成膜方法。
  3. 　請求項１又は２に記載の成膜方法は更に、
    　前記シリコン系絶縁膜の実成膜に先立って、複数の基板に前記シリコン系絶縁膜の成膜処理を予備的に施すことを備え、
    　前記シリコン系絶縁膜の成膜処理を予備的に施すことは、異なるデューティー比を有するパルス状高周波電力を用いて前記複数の基板の各々に前記シリコン系絶縁膜を形成し、各基板上に形成された前記シリコン系絶縁膜の表面被覆率から、前記表面被覆率の目標値を満たすデューティー比の範囲を判定することを含む、ことを特徴とする成膜方法。
  4. 　請求項１又は２に記載の成膜方法において、
    　前記高周波電力の周波数が２７．１２ＭＨｚであり、
    　前記パルス状高周波電力の１サイクル内においてオン期間とオフ期間とがそれぞれ５０マイクロ秒であることを特徴とする成膜方法。
  5. 　請求項４に記載の成膜方法において、
    　前記シリコン系絶縁膜の成膜時における前記真空槽の圧力が８０Ｐａ～３００Ｐａであり、
    　前記パルス状高周波電力の電力密度が０．１Ｗ／ｃｍ２～１．０Ｗ／ｃｍ２であることを特徴とする成膜方法。
PCT/JP2009/052482 2008-02-19 2009-02-16 成膜方法 WO2009104531A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020107019426A KR101170493B1 (ko) 2008-02-19 2009-02-16 막 형성 방법
CN2009801057589A CN101946312A (zh) 2008-02-19 2009-02-16 成膜方法
JP2009554290A JPWO2009104531A1 (ja) 2008-02-19 2009-02-16 成膜方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-037464 2008-02-19
JP2008037464 2008-02-19

Publications (1)

Publication Number Publication Date
WO2009104531A1 true WO2009104531A1 (ja) 2009-08-27

Family

ID=40985412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/052482 WO2009104531A1 (ja) 2008-02-19 2009-02-16 成膜方法

Country Status (5)

Country Link
JP (1) JPWO2009104531A1 (ja)
KR (1) KR101170493B1 (ja)
CN (1) CN101946312A (ja)
TW (1) TWI477644B (ja)
WO (1) WO2009104531A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140086607A (ko) * 2012-12-28 2014-07-08 주식회사 테스 박막 고속 증착방법 및 증착장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897208A (ja) * 1995-08-11 1996-04-12 Nec Corp プラズマ化学気相成長法とその装置及び多層配線の製造方法
JPH08279505A (ja) * 1995-04-07 1996-10-22 Ulvac Japan Ltd 絶縁膜の形成方法
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279505A (ja) * 1995-04-07 1996-10-22 Ulvac Japan Ltd 絶縁膜の形成方法
JPH0897208A (ja) * 1995-08-11 1996-04-12 Nec Corp プラズマ化学気相成長法とその装置及び多層配線の製造方法
JP2002198364A (ja) * 2000-12-25 2002-07-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Also Published As

Publication number Publication date
KR20100109977A (ko) 2010-10-11
TW200936800A (en) 2009-09-01
TWI477644B (zh) 2015-03-21
KR101170493B1 (ko) 2012-08-01
CN101946312A (zh) 2011-01-12
JPWO2009104531A1 (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
US7777231B2 (en) Thin film transistor and method for fabricating same
TWI393191B (zh) 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進
JP5323804B2 (ja) パルスｒｆプラズマを用いたｔｅｏｓ酸化物の堆積
JP2006261217A (ja) 薄膜形成方法
JP5948031B2 (ja) 半導体装置
US20100210093A1 (en) Method for forming silicon-based thin film by plasma cvd method
KR20090052399A (ko) 인장 응력 및 압축 응력을 받은 반도체용 재료
JP2009071290A (ja) 半導体装置の作製方法
WO1997006565A1 (fr) Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides
US20090200552A1 (en) Microcrystalline silicon thin film transistor
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
JP5116357B2 (ja) シリコン層へのドーパント元素の導入方法、ポリシリコン太陽電池の製造方法、ポリシリコン型薄膜トランジスタの製造方法
KR100344845B1 (ko) 반도체장치와 그 제조방법
JPH0745833A (ja) 電界効果薄膜型トランジスタ素子の製造方法
WO2009104531A1 (ja) 成膜方法
US20100062585A1 (en) Method for forming silicon thin film
JP2006024735A (ja) 半導体膜の結晶化方法、及び、表示装置の製造方法
JP4131813B2 (ja) プラズマエッチング方法及び半導体装置の作製方法
JP2006286705A (ja) プラズマ成膜方法及び成膜構造
KR100509660B1 (ko) 피막제조방법
US20120282742A1 (en) Semiconductor device and method for manufacturing the same
KR100573144B1 (ko) 반도체 활성층 결정화 방법, 이에 의한 반도체 활성층 및이를 구비하는 평판 디스플레이 장치
JP5199954B2 (ja) 半導体装置の製造方法
JP2001110798A (ja) プラズマｃｖｄ装置及び薄膜製造方法
JPWO2019087784A1 (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980105758.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09713619

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009554290

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20107019426

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 09713619

Country of ref document: EP

Kind code of ref document: A1