TWI376808B - Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device - Google Patents

Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device Download PDF

Info

Publication number
TWI376808B
TWI376808B TW097102363A TW97102363A TWI376808B TW I376808 B TWI376808 B TW I376808B TW 097102363 A TW097102363 A TW 097102363A TW 97102363 A TW97102363 A TW 97102363A TW I376808 B TWI376808 B TW I376808B
Authority
TW
Taiwan
Prior art keywords
film
electrode
thin film
film transistor
tft
Prior art date
Application number
TW097102363A
Other languages
English (en)
Other versions
TW200837962A (en
Inventor
Nagata Hitoshi
Nakagawa Naoki
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200837962A publication Critical patent/TW200837962A/zh
Application granted granted Critical
Publication of TWI376808B publication Critical patent/TWI376808B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Description

1376808 九、發明說明： . 【發明所屬之技術領域】 本發明係有關於一種薄膜電晶體、使用該電晶體之顯 示裝置以及該等電晶體與顯示裝置之製造方法。 【先前技術】 薄膜電晶體（TFT: Thin Film Transistor)係作為 鲁 主動矩陣（active matrix)型液晶顯示裝置（AMLCD)的 像素驅動用電晶體而廣被使用。尤其，使用非晶 (amorphous)矽（Si )膜作為TFT之半導體膜的非晶矽 (a-Si )TFT的製程數較少，玻璃（glass)基板尺寸（size) 較易放大，而獲得較高的生產性。由此，a_Si TFT係成為 目前AMLCD用TFT的主流。此外，藉由將a-SiTFT用在 AMLCD驅動用的周邊電路元件，而將AMlcd的面板（panel ：) 構件簡化’且高可靠性化的趨勢在擴大中。此外，以往在 φ 主要使用多晶矽（i ) TFT的主動矩陣有機EL顯示裝置
(AM0LED)的像素驅動電路元件使用a_SiTFT的a-SiTFT AM0LED的製品化亦在發展中。藉此可實現廉價且高面積的 AM0LED。 為了更加簡化製程且提升生產性，a_SiTFT係以反錯 置型•通道蝕刻（channel etching) (CE)構造為主流。 反錯置（staggered )型係在絕緣性基板上形成閘極電極’ 且以覆蓋閘極電極的方式形成有閘極絕緣膜。在閘極電極 上係隔介閘極絕緣膜而使具有通道區域的矽臈與源極.汲 2185-9373-PF 5 1376808 極區域相對向。此外，在石夕膜係含有導電性雜質該導電 性雜質濃度倍為在距離閘極電極較遠之侧為最大的構 造。CE構造係在製程中，將形成在矽膜之背通道（Μα
Channel)側的導電性雜質層予以蝕刻（ecthing)去除， 藉此形成通道區域的構造。 該反錯置CE構造的a-SiTFT係在作為AMLCD驅動用 的周邊電路元件或AM0LED的像素驅動電路元件使用時具 有重大缺點。其係TFT的驅動性能較低，且作為電路元^ 使用時，導通（on)狀態的汲極電流並不充分。—般將丁打 的通道見度加大，以彌補該缺點，但是如上所示之的 佔有面積的擴大係造成AMLCD4 AM〇LED高解析化的障礙。 反錯置CE構造a-SiTFT的導通電流較低的主要原因 在於其載體（carrier)移動度（a eff)較低。在反錯置 型a-SiTFT中，一般而言，關於μ eff，蝕刻擋止件 (etCh-st〇Pper) (ES)構造 a_SiTFT 係大於 CE 構造 a-SiTFT。但是，反錯置ES構造TFT係額外需要ES用照 相製版，生產性較差。 如前所述，反錯置CE構造TFT的製程係藉由將形成 在石夕膜之背通道側的導電性雜質層予以蝕刻去除而形成 通道區域。藉此使背通道側露出於表面，而曝曬於電趿姓 刻或熱處理。因此，在反錯置CE構造TFT中，在該等處 理中增加矽中的懸鍵（dangl ing bond )，而造成以ef f 惡化。所謂懸鍵係指在未參與鍵結之電子（未成對電子） 中所佔之鍵者。因此’懸鍵上的電子並不穩定。在此，在 2185-9373-PP 6 1376808 專矛〗文獻1至專利文獻3中係揭示一種在p_Si TFT中，藉 由氫處理將在矽甲所產生的懸鍵進行修復的技術。此外， 在專利文獻4 _係揭示一種在[7?$-了？1'(低溫口-5丨丁卩丁） 中，藉由氫處理將在矽中所產生的懸鍵進行修復的技術。 此外，專利文獻1至專利文獻4係關於平面（p 1 aner )型 的 TFT。 若為p-SiTFT，一般係使用氧化矽膜作為絕緣膜。尤 其，閘極絕緣膜係使用將氫濃度較高的TE〇s(TetraEthyl Ortho Si 11 cate )作為原料氣體（gas ),且藉由電漿化 學氣相沈積（CVD)予以成膜的氧化矽膜。利用氮化矽膜 等覆蓋（cap)膜覆蓋在該等氧化矽膜上，藉由熱處理， 使氫在覆蓋膜下充分擴散，而將矽的懸鍵予以修復。 另一方面，在非專利文獻1至非專利文獻3中，係利 用水蒸氣環境中的低溫（300至35(rc)退火（anneal) 來改善石夕膜、氧化石夕膜及石夕膜—氧化矽膜界面的懸鍵。在 非專利文獻1中係已揭示藉由水蒸氣環境中的低溫（3 5 〇 °C )熱處理，而使a_Si及低溫p_Si的暗電導（Dark Conductivity)減少，光電導性（Ph〇t〇c〇nductivity) 上升的技術内容。在非專利文獻2中係已揭示藉由高壓水 蒸氣退火及大氣壓水蒸氣退火’使低溫丨ΤΗ的# ef f 上升’臨限值電流減低的技術内容。在非專利文獻3中係 已揭示藉由高壓水蒸氣退火來改善矽膜一氧化矽膜界面 的陷附（trap)能級密度，而使Si_〇鍵增加的技術内容。 此外’亦已揭示利用水蒸氣環境中的低溫退火，使成為陷 2185-9373-PF 7 1376808 胖能級之主因的懸鍵密度減少，且使si-〇鍵增加的技術 内容。非專利文獻1至非專利文獻3係隱含關於以往所說 明之碎膜、氧化矽膜及矽膜—氧化矽膜界面之懸鍵的改 善’不僅氫，連水分亦大有貢獻。 此外’氧化矽膜係有在退火時會釋放出水分者，而不 僅將來自氮化膜的氫進行稀釋。根據非專利文獻4，利用 以TEOS為原料氣體的氧化矽膜的TDS ( Thermal
Desorption Mass Spectroscopy)測定，存在有 3 階段的 水分釋出溫度。第1階段係i 00至2〇(rc，第2階段係i 5〇 至30 0°C ’然後第3階段係350至650°C。第1及第2階 段的水分釋出係藉由以TE〇s為原料氣體的氧化矽中的吸 附水所進行者。接著，第3階段的水分釋出係藉由Si_〇H 所進行之水分釋出（非專利文獻4)。 般而s ’反錯置CE構造a-SiTFT的製程大致上係 全部使用氮化矽膜作為絕緣膜。當利用電漿CVD形成氮化 矽膜時，在進行電漿CVD時會發生氫電漿，而可導入氫。 但是，根據在進行電漿CVD時所發生的氫量，並無法充分 修復碎的懸鍵。 在以在的反錯置CE構造TFT中，在石夕界面具有氧化 膜之例較 >'。在專利文獻5中在石夕表面上的氧化膜係在反 錯置CE構造TFT的製程中，作為將導電性雜質層予以蝕 刻去除時之蝕刻的擋止件（st〇pper)所使用的氧電漿氧 化膜。根據該氧電漿氧化膜並無法充分修復矽中的懸鍵。 專利文獻6及專利文獻7係關於反錯置型μ構造tft 2185-9373-PF 8 1376808 者。在此之氧化矽膜係用在進行f 叮氣化矽膜與矽膜的界面中 的能級密度降低，並未藉由氧化功p a ^ ^ 夕膜來進行碎中之懸鍵的 修復。因此，/zeff的改善效果較低。 (專利文獻1)日本專利特開昭6〇 136259號公報 (專利文獻2)日本專利特開昭61_46〇69號公報 (專利文獻3)日本專利特開平7 78997號公報 (專利文獻4)日本專利特開2〇〇4_363626號公報 (專利文獻5 )日本專利特開平8_丨722〇2號公報 (專利文獻6 )曰本專利特開平9 _ 2 9 8 3 〇 3號公報 (專利文獻7 )日本專利特開平1 ^330472號公報 (非專利文獻 1 ) T. Samashima， M. Satoh， K. Sakamoto, A Hisamatsu, K. Ozaki, and K. Saitoh, Jpn, J- Appl. Phys., Vol. 37(1998) pp. L112-L114 (非專利文獻 2) T. Samashima，M. Satoh，K. Sakamoto, K. Ozaki, and K. Saitoh, Jpn, J. Appl. Phys., Vol. 37(1998) pp. L1030-L1032 (非專利文獻 3)K. Sakamoto and T. Samashima，Jpn, J. Appl. Phys., Vol. 39(2000) pp. 2492-2496 (非專利文獻4)!^.11化&511讨3，3.1'〇1^1;〇11，811(111· Uchida, Jpn, J. Appl. Phys., Vol. 32(1 993) pp. 1787-1793 【發明内容】 (發明所欲解決之課題） 2185-9373-PF 9 1376808 本發明係為解決如上所述之問題點而研創者，目的在 提供一種TFT特性良好之薄膜電晶體、使用該電晶體之顯 不裝置以及該等電晶體與顯示裝置之製造方法。 (用以解決課題的手段）
本發明之薄膜電晶體係具有：閘極電極；以覆蓋前述 閑極電極的方式所形成的閘極絕緣膜；隔介前述閘極絕緣 膜形成在前述閘極電極上，且具有通道區域的半導體層； 〃則述半導體層相連接之區域的至少一部分配置在與前 述閘極電極相重疊的位S的源#電極及沒極電極；以覆蓋 刖述半導體層、前述源極電極及前述汲極f極的方式形 成’與前述半導體層之前述通道區域直接相接，藉由熱處 理而釋出水分的第1保護膜；以及以覆蓋前述第1保護膜 的方式形成，用以抑制水分擴散的第2保護膜。 ' 成門薄臈電晶體之f造方法係具有：在基板上形 成間極電極的步挪* — 1 步驟.隔入‘ t ϋ述閘極電極上形成閘極絕緣膜的 …閉極絕緣膜而在前述間極 通道區域之半導體層的步驟;在=有 電極及汲極電極的步驟 f曰上I成源極 電極及前述汲極電極的㈣…述源極 if 'δ r- ία. 工 且以與前述半導體#之針 述通道區域直接相接 导體層之别 的第1保護膜的步驟，·以覆蓋4㈣ ’哪，Μ覆盍刖述筮 用以抑制水分擴散之第2保護膜的步驟:、:：式形成 理，使由前述第9及藉由熱處 .第2保護膜覆蓋的前述第"呆護膜中的水分 2185'9373-pf 10 1376808 擴散的步驟的方法。 (發明效果） 根據本發明，可提供一種TFT特性良好之薄膜電晶 體使用》亥電曰曰體之顯示裝置以及該等電晶體與顯示裝置 之製造方法。 【實施方式】 首先使用第1圖說明顯示裝置。在顯示裝置中係使用 後述之TFT陣列（array)基板1〇卜所謂顯示裝置係例如 液晶顯示裝置或EL顯示裝置等平面型顯示裝置（平面顯 不益（flat-panel display ))。此外，EL顯示裝置中係 有有機EL顯示裝置、無機EL顯示裝置。在此係說明透射 型液晶顯示裝置作為其—例。第i圖係顯示液晶顯示裝置 128之構成的剖面模式圖。 液晶顯示裝置128係具備液晶顯示面板1 20、背光單 兀（backlight unit) 121、驅動電路（未圖示）等。液 晶顯不面板120係使用密封（seal )劑1 23將TFT陣列基 板100、及與TFT陣列基板1〇〇相對向配置的對向基板122 貼合在外周緣’在其間形成液晶層1 24而予以密封者。TFT 陣歹j基板1 〇〇係具有作為切換（sw j tchi ng )元件的薄膜 電晶體（TFT : Thin Fi lm Transistor ) 108 e 接著，在由 饮封劑123所包圍的區域’按每一像素配置像素電極9。 背光單元121係配置在液晶顯示面板120的反視認側，且 由液晶顯示面板120的背面側照射光。接著，在TFT陣列 2185-9373-PF 11 1376808 基板100的端部設有驅動電路（未圖示）。藉此供給來自 外部的各種訊號。對應該等訊號來控制TFT108的ON、 OFF田TFT1〇8為〇N狀態時，係對像素電極g施加顯示 電壓。 對向基板122係具有彩色濾光片（c〇i〇rfilter)層 125及對向電極126。彩色滤光以125係具有例如黑矩 陣（black matrix) (BM)層、及紅（R)綠（g)藍（β) 的著色層。對向電極126係配置在對向基板122的液晶層 124側，且施予用以將訊號電位供給至液晶層124的共通 電位。其中’例如用在IPS方式的液晶顯示裝置時，·對向 電極1 26係配置在TFT陣列基板j 〇〇側。接著，在對向基 板122與對向電極126之間，在與像素電極9及TFT1〇8 相對向的區域形成有彩色遽光片们25，且使用該彩色滤 光片層125進行彩色顯示。 此外，在TFT陣列基板1 〇〇及對向基板】22之液晶層 1 24侧的表面係形成有用以使液晶配向的液晶配向膜（未 圖示）。接著，在m陣列基板100與對向基板122的外 侧分別黏貼偏光板127 ’而形成液晶顯示面板12〇。液晶 顯示裝置128係構成為如上所示。此外，上述構成為一例， 亦可為除此以外的構成。 s藉由像素電極9與對向電極126之間的電場來驅動液 印。亦即’基板間之液晶的配向方向會改變。藉此，使通 過液晶们24之光的偏光狀態改變。亦即，通過偏光板127 而形成直線偏光的光係藉由液晶I 124而使偏光狀態改 2185-9373-PF 12 1376808 變。具體而言’來自背光單& 121的光及由外部人射的外 光係藉由豸光板127而形成直線偏％。接I，由於該直線 偏光會通過液晶層124，而使偏光狀態改變。 因此，藉由偏光狀態，使通過對向基板122側之偏光 板127的光量產生變化。亦即，由背光單元i2i透射液晶 顯不面板120的透射光中，通過視認側之偏光板127的光 的光量會？文變。:¾晶的配向方向係依所施加的顯示電壓而 改變。因A，藉由控制顯示電壓，可使通過視認側之偏光 板127的光里產生變化。亦即，藉由按每一像素改變顯示 電壓，可顯示所希望的晝像。 接著，使用第2圖說明用在上述液晶顯示裝置128的 TFT陣列基板1〇〇。第2圖係顯示TFT陣列基板1〇〇之構 成的平面模式圖。在TFT陣列基板！ 00係如上所述使用 TFT 108作為切換元件。 在TFT陣列基板1 〇〇係設有顯示區域丄〇丨、及以包圍 顯示區域101的方式所設的邊框區域1〇2。在該顯示區域 1 〇 1係形成有複數條閘極訊號線（掃描訊號配線）丨〇9及 複數條源極訊號線（顯示訊號配線）丨丨〇。複數條閘極訊 號線1 09係平行設置》同樣地，複數條源極訊號線丨丨〇係 平行設置。閘極訊號線1 09及源極訊號線丨丨〇係形成為彼 此交又。閘極訊號線1 09及源極訊號線丨丨〇係呈正交。接 著’相鄰接之閘極訊號線109及源極訊號線11 〇所包圍的 區域係形成像素105。因此，在TFT陣列基板1 00中係以 矩陣（matrix)狀排列有像素1〇5。 2185-9373-PF 13 1376808 此外，在TFT陣列基板1 〇〇的邊框區域1 〇2係設有掃 也訊號驅動電路103及顯示訊號驅動電路1〇4。閘極訊號 線109係由顯示區域1〇1延伸設置至邊框區域1〇2為止。 接者，閘極訊號線109係在TFT陣列基板100的端部與掃 描訊號驅動電路1 03相連接。源極訊號線11 〇亦同樣地由 顯示區域101延伸設置至邊框區域102為止。接著，源極 訊號線11 0係在TFT陣列基板1 〇〇的端部與顯示訊號驅動 電路104相連接。在掃描訊號驅動電路1 〇3的附近係連接 有外部配線1 06。此外，在顯示訊號驅動電路1 〇4的附近 係連接有外部配線1 〇7。外部配線1 〇 6、1 07例如為FPC (Flexible Printed Circuit)等配線基板。 透過外部配線106、107對掃描訊號驅動電路1〇3及 顯示訊號驅動電路1 04供給來自外部的各種訊號。掃描訊 號驅動電路1 03係根據來自外部的控制訊號，將閘極訊號 (掃描訊號）供給至閘極訊號線1 〇 9。藉由該閘極訊號， 依序選擇閘極訊號線1 〇 9。顯示訊號驅動電路1 〇 4係根據 來自外部的控制訊號或顯示資料（data )而將顯示訊號（顯 示電壓）供給至源極訊號線11 藉此可將與顯示資料相 對應的顯示電壓供給至各像素1 〇 5。其中，掃描訊號驅動 電路103及顯示訊號驅動電路1〇4並不限於配置在TFT陣 列基板100上的構成。例如，亦可藉由TCP (Tape Carrier Package )而將驅動電路相連接。 在像素内係形成有至少1個TFT108。TFT108係配置 在源極訊號線110與閘極訊號線109的交又點附近。例 2185^9373-PF 14 13.76808 如，由該TFT108將顯示電壓供給至像素電極9。作為切換 凡件的TFT108的閘極電極係與閘極訊號線1〇9相連接， 藉由由閘極端子所輸入的訊號來控制TFT1〇8的〇N與 OFF。TFT 108的源極電極係與源極訊號線11〇相連接。當 將電壓施加至閘極電極時，變成由源極訊號線11〇流通電 机藉此，由源極訊號線】丨〇將顯示電壓施加至與丨〇 8 的没極電極相連接的像素電極9。接著，在像素電極9與 對向電極126之間會產生與顯示電壓相對應的電場。 (實施形態1 ) 以下使用帛3圖及第4圖說明本實施形態之m。第 3圖係顯示TFT1 08之構成的剖面模式圖。第4圖係顯示！ 像素中之TFT降列基板！ 00之構成的剖面模式圖。其中， 在圖中，同一元件符號係表示同—層。以下，以τπι〇8 之一例而言，係就反錯置構造之通道蝕刻（CE)型τπ加 以說明。 在絕緣性基板1上形成有閘極電極2。以絕緣性基板 1而言，係可使用玻璃或石英基板等透明絕緣性基板。接 著，以覆蓋閘極電極2的方式形成閘極絕緣膜3。接著， 隔介閘極絕緣膜3而在閘極電極2上形成半導體膜4。亦 即，半導體膜4係形成在閘極絕緣膜3上，且隔介閑極絕 緣膜3而與閘極電極2相重疊。此外’在半導體膜4上的 兩端分別形成有經摻雜（doping)導電性雜質的導電性雜 質半導體膜5。如上所示’在本實施形態中，半導體層係 2185-9373-PF 15 2有半導體膜4及導電性雜質半導體膜接著血導電 極雜體膜5相錢的半導㈣4的區域係成為源 半導㈣时域。具體而吕’與第3圖中左側之導電性雜質 4a接」5相對應之半導體膜4的區域係成為源極區域 座二t:，與第3圖中右側之導電性雜質半導體膜5相對 %之+導體膜4的區域係成為汲極區域4c。亦即，在半導 2膜4的兩端㈣有源極.⑽區域。接著，半導體膜* 源極•及極區域所包㈣區域為通道區域处。此外，在 道區域4b上係形成有導電性雜質半導體膜5。 6接著’在導電性雜質半導體膜5上形成有源極電極 :、>及極電極6b。具體而言’在源極區域牦側之導電性 4雜貝半導體膜5上形成有源極電極6ae接著，錢極區域 c側之導電性雜質半導體膜5上形成有汲極電極讥。此 ，源極電極6a及没極電極6b係朝向通道區域扑的外 、貝1 ’形成寬度為比導電性雜質半導體膜5寬。亦即，在通 =區域4b上#'與導電性雜f半導體膜5同樣地，均未形 :有源極電極63及沒極·電極6b。此外，源極電極6a及汲 電極6b係时閘極絕緣膜3等而形成在開極電極2上。 。即’源極電極6a及汲極電極此係隔介間極絕緣膜3等 =至少-部分的閑極電極2相重疊。換…在源極電 極6a及汲極電極6b中，& μ丄， 中配置在與半導體層相連接之區域 :::少-部分與閉極電極2相重疊的位置。在此，係在源 極6a及汲極電極6b中’配置在與導電性雜質半導體 膜5相接觸之區域之至少_ 勿與間極電極2相重疊的位
2185-9373-PF 16 1376808 ^其中’若為專利文獻4 4所示之平㈣時係在半 .=體層上形成上部絕緣膜4透過形成在上㈣緣膜的接 觸孔而將源極電極及汲極電極、與半導體層相連接。接 者，源極電極及汲極電極、與半導體層相連接的部分，亦 :::觸孔的部分係配置成並不一定與閉極電極相重[此 :了防止當接觸孔的開口穿透半導體層時與閑極電極 目接之用。TFT108係由間極電極2、半導體膜4 鲁性雜質半導體膜5、源極電極6a、沒極電極此等所構成。 接著:，以覆蓋通道…b、源極電㈣及沒極電極 如上户^ /形成第1上部絕緣膜7、第2上部絕緣膜8。 …在通道區域4b上係形成有導電性雜質半導體 膜5、源極電極63及汲極電極因 膜7係直接與半導體膜4之通道區域4b相接。接著3 第2上部絕緣膜8亦相接。在此，作為第 的第1上部絕緣膜7係藉由熱處理而釋出水㈣ 早α, 电浆化學軋相沈積法（CVD) a 、。外’為了緩和通道區域仏之表面凹凸，第】 上部絕緣膜7最好含有有機s〇G材料 機S0G材料及無機s〇D材料中至少一 “料、無 伴古隻膜的坌91·* 夕者0接著’作為第2 保相的第2上部絕緣膜8係作為用以抑制水 的覆盍膜。以第！上部絕緣 、.月、 ㈣的膜，以第2上部絕緣膜8:;，：==化 石夕膜的膜》接著，如第4圖所 雷广有氮化 在/及極電極此上之第1 2185-9373-pf 17 上部絕緣臈7及第2上部绍# 電極9係在1像素膜8形成有接觸孔1〇。像素 接著，藉咖二则…之大致全面。 導通。 ’、極9係與汲極電極6b取得 TFT108及TFT陣列其缸1Λ
ψ */- ^ a. . ^ 1〇〇係構成為如上所述。在I 貫施形態中，與通道區 扎隹本 .. 场相接而依序形成第 緣膜7、第2上部絕緣^ 1 4¾Φ . v 、8。弟1上部絕緣膜7係藉由熱 羼理而釋出水分的膜。接 接者第2上部絕緣膜8係作為用 乂抑制水分擴散之膜的覆蓋 使水分在半導體膜4之”㈣ 精由施订熱處理， 夕中擴散，而將矽中的懸鍵予以修 復。此時’由於藉由霜筌 ― " 發Λ 覆盍膜覆盍第1上部絕緣膜7,因此， 弟1上部絕緣膜7中所含 八加 汁3水刀會在第2上部絕緣膜8下充 刀擴散’而不會在第2上部絕緣膜8上擴散。亦即，可使 7分有效率地在半導體膜4的矽中擴散。接著，可實現載 體移動度he⑴較大，且導通電流較大㈣氣特性。 '、P可獲得驅動可靠性高、TFT特性良好的爪⑽。因 此使用本實施形態之mi〇8的液晶顯示裝置等顯示裝 置的顯示特性良好。 接著，使用第5圖說明本實施形態之TFn〇8的製造 方法第5圖係顯示TFT1〇8之製造方法的剖面模式圖。 首先在，，色緣性基板1上利用滅鑛（sputter )等形 成金屬薄膜。金屬薄膜例如為Cr、A1、Ti或以該等金屬 為主成分的合金' 或該等金屬的層疊膜。之後，藉由旋塗 (spin coating)將屬於感光性樹脂的阻劑（resist)塗 2185-9373-ΡΓ 18 布在金屬薄膜上。接 布的阻劑進行曝井 ，由光罩（Photomask)上將所塗 劑顯影，而將阻劑圖劑感光。接著’將所感光的阻 步驟稱為照相製版/j ㈣）。將如上所示的 ㈣⑽））。之ί 製程（Ph〇t〇lithQ叫hy 膜進行姓刻，而將阻：:劑圖案（Pattern)上將金屬薄 連串步驟，亦即昭相製^予以去除。之後，合併該等一 由絲刻將金屬,薄膜圖宰;;^钱刻步驟稱為光钱刻。藉 極2、間極訊號線等形成為既定形狀，而形成閘極電 等各極電極2及絕緣性基板1上，利用電聚㈤ 屙 厘形成閘極絕緣膜3。此外’為了提高閘極耐 二的Γ極絕緣膜3的膜厚。但是，若將閘極絕緣 =的膜厚加厚時，間極電容會降低，而使m的導通電 二奢低。因^間極絕緣膜3係必須加厚膜厚而提高閉極 绝β :力问；|電係數’以抑制間極電容的降低。閘極絕 緣膜3最好係將氮化石夕膜配合mi〇8的驅動條件而以最 適膜厚予以使用。藉由以上步驟，如第5圖⑷所示，形 ' ▲槪1上形成有間極電極2、閘極絕緣膜3的 構成。 在閘極絕緣膜3上，利用電漿㈣等各種CVD法，依 序形成半導體膜4、導電性雜質半導體膜5。在此，半導 體膜4係未添加有雜質的純半導體，亦即真性半導體。以 半導體膜4而言’係使用a_Sl (非晶發（綱响咖 sHicon))。以導電性雜質半導體膜5而言，其係打型 2185-9373-PF 19 I3.768U8 半導體，以微量摻雜P (磷（Ph〇sph〇rus))等至a_si 的n a Si ( n非晶矽）膜等。半導體膜4及導電性雜質半 導體膜5最好係在同一腔室（chamber)内形成。當然， 在上述步驟令所成膜的閘極絕緣膜3亦可在同一腔室内形 成。藉此減低半導體膜4與導電性雜質半導體膜5之間: 亦即2種石夕層間的電性連接電阻。將該半導體膜4及導電 性雜質半導體膜5光姓刻成既定形狀。具體而言將半導 體膜4及導電性雜質半導體膜5以島狀形成在間極電極2 上0 接著’利用濺鍍等在導電性雜質半導體膜5上形成金 ^膜。金屬薄膜例如為或以該等金屬為主 :的合金、或該等金屬的層疊膜。接著，將所形成的金 屬’專膜光蝕刻成既定形狀。 騎閘極電極2上之中央部 =屬薄膜係予以去除。亦即，”電性雜質半導體膜5 =形成有金屬薄膜。形成在兩端之金屬薄膜中的一者 為源極電極6a’另-者係成為沒極電極6b。接著， 二：極電極6a及汲極電極6b的圖案為遮罩（議”，而 性雜質半導體膜5予以钱刻。藉由該製程 么⑽ss) ’將導電性雜質半導體膜5的中央部予以去 :雜導體膜4露出。在半導體膜4巾，已將該導電 ’，、質+導體膜5予以去除的區域係通道區域4卜接著， ^原=電⑮“相對應之半導體膜4的區域係源極區域 極電極6b相對應之半導體膜“區域係汲極區 域亦即，在通道區域_兩側形成有源極區域4a、 2185-9373-PF 20 1376808 汲極區域4C。藉由以上步驟，將第5圖⑻所示構造形成 在基板上。 .之後，以覆蓋閘極絕緣膜3、通道區域4b、源極電極 6a及及極電極6b的方式，利用電聚cvd等各種⑽法， 形成第:上部絕緣膜7。第1上部絕緣膜7係形成為藉由 之後進订的熱處理而釋出水分的膜。以第i上部絕緣膜7 而言，最好以氫濃度較高的TEOS ( Tetra Ethyl Ortho SiljCate)為原料氣體的電漿CVD形成。其中，利用TE〇s #與氧（〇2)的反應所形成的氧化石夕膜由於階梯覆蓋率（step C〇Verage)佳，因此適於第1上部絕緣膜7。在此，所謂 P白梯覆蓋率係、指段差部分的被覆狀態。此外，為了緩和因 形成通道區域4b而造成之由源極電極6a與導電性雜質半 導體膜5及;及極電極此與導電性雜質半導體膜$所構成 的表面凹凸’最好在該⑽聰氧化膜（第1上部絕緣 、）或通道區域4b上直接塗覆（coating)無機s〇G (或S0D)材料或有機s〇(J (或s〇D)材料。亦即，最好第 1上部絕緣膜7含有有機SGG材料、有機SGD材、無機s〇G 材料及無機S0D材料中至少一者。藉此可抑制之後形成在 第1上。P、’’邑緣膜7上之第2上部絕緣膜8形成時之裂縫 (k)發生。接著’抑制熱處理（氫化處理或氧化處 理）時之虱或氧的逸散，而使m特性的均一性提升。 以’’’、機SGG (或s〇D )材料而言，以氫化倍半氧石夕烧 ay^ogenSiliseSqui〇xane) (HSQ)系為宜。以該 _ 系而a，係列舉F〇x_12〜15 (道康寧（D〇w⑶加叫）公
2185-9373-PF 21 1376808 司製）'0001'-12、（^01'-32(東京應化工業公司製）。以 .有機S〇G (或S〇D)材料而言，以甲基倍半氧石夕院（methyl .silsesqui0xane) ( MSQ)系為宜。以該msq系材料而言， 係列舉0CDT-9、0CDT-39 (東京應化工業公司製）、及 HSG-R7、HSG-RZ25 (日立化成工業公司製）。 接著，利用電漿CVD等各種CVD法，以覆蓋第1上部 、·‘緣膜7的方式形成第2上部絕緣膜§。第2上部絕緣膜 L係形成為可抑制水分擴散的膜。以第2上部絕緣膜8而 言，係以可利用電漿CVD予以成膜的氮化矽膜為宜。在此 說明電漿CVD。在電漿CVD巾，係產生含有原料分子之氣 體的電毅’藉由在該電漿中予以加速的電子而使原料分子 2離。如上所示，在電漿中，係使原料分子解離而促進化 學反應（自由基（radical )反應），與減壓cvd相比較， 可以較低的溫度（250至40(rc )予以成膜。因此，適於 /成如上。卩絕緣膜所示之保護膜（純化（丨丨))。 >此外，在電漿CVD中，由於可以3〇(rc以下的低溫形成膜， 因此可在A1膜成膜後形成保護膜。在減壓CVD中，以氮 化矽膜約650至800°C、以氧化矽膜約65〇至75〇°c的溫 度進行成膜，相對於此，在電漿CVD中，係可以約25〇至 4〇〇°C予以成膜。在電漿CVD中，係使用高頻（RF)放電。 此外，在電漿CVD所使用的壓力係約3〇至5〇〇Pa的氣體 壓力，以用以進行壓力控制的壓力計而言，一般係使用電 容真空計（baratron )測定子。 此外，如非專利文獻4之記載所示，以TE〇s為材料 2185-9373-PF 22 1376808 之氧化矽膜（TE〇S氧化膜）係將水分釋出。由於抑制該水 分釋出於第2上部絕緣膜8上，因此第2上部絕緣膜8最 好係在35(TC以下細緻形成。其中，如上所述，根據電漿 CVD，與減壓CVD相比較，由於可以較低溫度予以成膜， 因此較為適合。此外，藉由電漿CVD所得之氮化膜由於膜 質細緻性、對於Na離子（ion)等鹼離子（alkaU i〇n) 的阻擋（block)性、機械強度、階梯覆蓋率佳，因此適 於作為第2上部絕緣膜8。冑第2上部絕緣膜8成膜後， 將第2上部絕緣膜8作為覆蓋膜而進行熱處理。藉由該敎 處理，由第1上部絕緣膜7釋出水分，該水分在半導體膜 4中擴放’而使半導體膜4内及界面之梦令的懸鍵減少。 該熱處理可在20G1 6Q(rc進行，尤其最好考慮到非專利 文獻4中戶斤記載之丽氧化膜之水分釋出溫度，而以2〇〇 至3啊進行。在以下時，水分擴散不充分，另一 方非晶石夕的Si-H鍵在高溫下容易被切斷所致。此外，當 在第1上部絕緣膜7含有HSQ系或_系時，必須注意熱 分解’尤其HSQ系情形下的熱處理溫度係以·。c以下為 且相對於此，如專利文獻4所示，若為，與本 實施形態所示（a_SiTFT 4目比較，相對於予以結晶化的 矽’係必須進行高溫的熱處理。藉由以上步驟，如第5圖 (c)所不’在基板上製造TFT1〇8。 藉此 ^熱處理後，藉由光姓刻，以既定部分在第2上部絕 緣膜！及其下層的帛1上部絕緣膜7將接觸孔！。形成開 口….，將形成在f 6b上之第 8
2185-9373-PF 23 13.76808 及第1上部絕緣膜7的一部分去除’而使汲極電極讥露 出。接著，利用濺鍍等將導電材料進行成膜，且光蝕刻成 既定形狀。藉此，將像素電極9在丨像素中形成在除了 TFT108以外的大致整面。其中，像素電極9亦充填在接觸 孔10而與汲極電極6b取得導通。亦即，像素電極9係透 過接觸孔10而與汲極電極6b作電性連接。藉由以上步 驟，如第5圖（d)所示，製造TFT陣列基板1〇〇。 在形成有如上所述之TFT陣列基板1〇〇及對向電極 126、彩色遽光片j 125等之對向基板122的表面塗布聚 酿亞胺（P〇lyimide)等配向膜。㈣，在施行配向處理 之後，在兩基板1〇〇、122塗布密封劑123而使其貼合。 接著，將液晶注入空晶胞（cell)内，而形成液晶層\24
後，藉由密封材而將液晶晶胞密封。接著，將偏光板MY 等貼合在液晶晶胞，而形成液晶顯示面板12卜在液晶顯 =二安裝驅動電路，且配置背光單元I藉此製 造液晶顯不裝置12 8 〇 如二上心’根據所製造的TFTm、液晶顯示裝置 128，以覆蓋通道區域扑的 7、第2上部絕緣膜8。第！ J依序$成第1上部絕緣膜 蔣…“ 部絕緣膜7係藉由熱處理而 制Ο Μ畔^ 第2上°卩絕緣膜8係作為用以抑 制水为擴散之膜的覆蓋膜。 2 ^ ^ 〇 ^ 豬由在第1上部絕緣膜7及第 之矽中垆岑^ 丁…、處理，使水分在半導體膜4 擴放’而將矽中的懸鍵 體移動度（心⑴較大、導请番^夏接者，可貫現载 導通電流較大的電氣特性。亦
2185-9373-PF ^./0808 即可獲得驅動可靠性較高、TFT特性良好的因此， 根據本實施形態之顯示裝置之製造方法顯示特性良好。 -般而言’存在於石夕中的Si_H鍵尤其在心中大量 存在。該Sl_H鍵係利用熱處理等而使氫（H)容易解離， 使石夕中的懸鍵增加°亦即，在UiTFT應用本發明時最具 效果。因此’在本實施形態中’係就在半導體膜4使用心 的a-SiTFT加以說明，但不限於此。亦可為例如多晶石夕 (P-Si ) TFT、微晶石夕TFT、及併用該等之tft ( w與微 晶石夕併用TFT等）°此外’亦可為姓刻擋止件（ES)型TFT， 但以CE型TFT為佳。此係基於CE型m係與es型tft 不同並不而要在半導體膜之通道區域上形成蝕刻擋止件 (etchmg stopper)，而可在通道區域上直接形成作為 第1保護膜的第1上部絕緣膜之故。因此，如es型tft 所示’蚀刻擋止件不會形成障壁’若為CE型tft時，水 分可充分到達半導體膜。此外，用以使水分擴散的熱處理 可為較低溫，熱處理時間亦可為短時間。此外，與es型 TFT不同地，CE型TFT並不需要形成蝕刻擒止件，因此， 亦可獲得並不需要作為蝕刻擋止件之絕緣材料的膜形 成、用以形成蝕刻擋止件的照相製版步驟、蝕刻等步驟， 而可降低成本（cost )的效果。 (實施形態2) 以下使用第6圖及第7圖說明本實施形態之TFT1〇8。 第6圖係顯示TFT1 08之構成的剖面模式圖。第7圖係顯 2185-9373-PF 25 !3768〇8 示在1像素中之TFT陣列基板100之構成的剖面模式圖。 其中’在圖中，同一元件符號係表示同一層。在本實施形 態中’除了半導體膜4及導電性雜質半導體膜5之形狀以 外，其餘係與實施形態1相同。 在本實施形態中，係在源極電極6a及汲極電極讥的 下部全區域形成有導電性雜質半導體膜5。接著，形成在 導電性雜質半導體膜5之下層的半導體膜4係亦形成在源 極電極6a及汲極電極6b之下部全區域、及源極電極h 與汲極電極6b之間。此係起因於半導體膜4、導電性雜質 半導體膜5、源極電極6a及汲極電極6b之形狀加工㈣ 序所致。 如上所述，在實施形態1中，係在圖案形成半導體膜 4及導電性雜質半導體膜5之後’再圖案形成源極電極h 及汲極電極6b。相對於此，在本實施形態中，係在圖案形 成源極« 6a及沒極電極此纟後，再圖案形成半導體膜 4及導電性雜質半導體$ 5。此外，藉由光蝕刻進行圖案 化時，藉由使用多色階遮罩’刪減將阻劑曝光的轉印步 驟’而使生產性提升。多色階遮罩係有灰色調遮罩 (grayt〇nemask)、半色階遮罩（halft〇nemask)。在 灰色調遮罩係形成有曝光機之解析度以下的開縫 (SUt)，該開縫部遮蔽光的一部分，而形成中間曝光。 另-方面’半色調料係利用半透明膜來進行中間曝光。 藉此’藉由任何遮罩’均可實現曝光部分.中間曝光部分. 未曝光部分之3個曝光水準。接著，由遮罩上將阻劑進行 2185-9373-PF 26 1376808 曝光、感光。之後，將所感光的阻劑進行顯影，藉此可形 成2種厚度的阻劑圖案。在此之阻劑圖案係使通道區域扑 上之阻劑㈣的膜厚變薄。接著，由該阻_案上進行鞋 刻，藉此可圖案形成半導體膜4、導電性雜質半導體膜5、 源極電極6a及汲極電極6b。其中，關於該等步驟以外的 步驟，係與實拖形態i相同。在本實施形態中，亦可獲得 與實施形態U目同的效果。 又 (實施形態3) 以下使用第8圖及第9圖說明本實施形態之tfti〇8。 第8圖係顯示TFT1G8之構成的剖面模式圖。帛9圓係顯 示在Η象素中之TFT陣列基板1〇〇之構成的剖面模式圖。 其中，在圖中，同一元件符號係表示同一層。在本實施形 態中’除了第2上部絕緣膜8及像素電極9料，其餘係 與實施形態1相同。 、μ 在本實施形態中，係使用導電膜u來取代第2上部 絕緣膜8。亦即，在第！上部絕緣膜7上形成有作為第。2 保護膜的導電膜i卜此外，在沒極電極扑上的第i上部 絕緣膜7係形成有接觸孔1〇。藉此’汲極電極讣與導電 膜11係相連接而取得導通。此外，如第9圖所示，若為 用在液晶顯示裝置128等顯示裝置之TFT陣列基板二： 導電膜Η係'可作為像素電極9加以使用。導電膜⑴ 抑制水分擴散的膜。 ' 接著，使用第10圖說明TFT陣列基板1〇〇之製造方 2185-9373-PF 27 法弟1〇圖係顯示TFTp鱼_5ΐ«· 模式圖。 車列基板100之製造方法的剖面 首先，如第10圖（a)所示，在 極電極2、間在/巴緣性基板1上形成閘 ά 間絕緣膜3。接著，&绝！ η θ π、 _ 成半導體膜4、導雷性雜暂1 第10圖⑻所示’形 導電f生雜質半導體膜g、，，译搞雷搞β 極電極6bn 西 守篮膜h原極電極6a及及 絕緣膜7。藉此，，:Γ等構件 TFT108。其中’至止 1〇圖（C)所不，在基板上形成 接笔、 為止的步驟係與實施形態1同樣進行。 觸孔1 /^的部分在第1上部絕緣膜7藉由光钱刻將接 觸孔10形成開口。藉此’將形成在没極電極6b 上部絕緣膜7的一邻八去^ ^ ± 弟 町〇P刀去除’而使汲極電極6b露出。接 =在第1上邹絕緣膜7上利用錢鑛等形成導電膜11， 光❹纽定形狀。在此係在1像素中將導電 膜11形成在包含TFT108之大致全面。其中，導電膜u 亦充填在接觸礼1Q而與沒極電極6b取得導通。亦即，導 電膜*11係透過接觸孔i 0而與及極電極6b作電性連接。 導電膜11係形成為可抑制水分擴散的膜。以導電膜U 而=最好係藉由含有A1、Ti、Ta、W、M〇、TiN、TaN、
MoN ZrN、VN、HfN、NbN、TiZrN、ZrVN、ITO、IZO、ITZO、
ZnO中至少一者的膜所形成。如帛i圖所示，當液晶顯示 裝置128為透射型時’導電冑11係需要透明電極，以此 時之導電膜π而言，係以IT0、IZ〇、_、Zn〇為宜。 此外，當液晶顯示裝置128為反射型時，係以將反射率高 的A1至少形成在表面的單層膜或多層膜為宜。接著，以 2185-9373-PF 28 1376808 導電膜11為覆蓋膜而施行熱處理。其中，在此的熱處理 係與實施形態1㈣2±部絕緣膜8同樣進卜藉由以上 步驟，如第10圖⑷所示製造TFT陣列基板1〇〇。可使用 該TFT陣列基板100,而與實施形態】同樣地製造液晶顯 示裝置128 » 根據本實施形態之TFT108、液晶顯示裝置128，可使 用導電膜11作為第2上部絕緣膜8及像素電極9。藉此 將製程合理化·簡化，而使生產性提升。藉由本實施形態， 亦可獲得與實施形態1相同的效果。 (實施形態4) 以下使用第11圖及第12圖說明本實施形態之m。 第11圖係顯示TFT108之構成的剖面模式圖。第12圖係 顯示在i像素中之TFT陣列基板⑽之構成的剖面模式 圖。其中，在圖中，同一元件符號係表示同-層。在本實 施形態中，除了半導體膜4及導電性雜質半導體膜5的形 狀以外，其餘係與實施形態3相同。 在源極電極6a及汲極電極讣的下部全區域形成有導 電性雜質半導體膜卜接著，形成在導電性雜質半導體膜 5之下層的半導體膜4係亦形成在源極電極6a及汲極電極 6b之下部全區域、以及源極電極6a與汲極電極讣之間。 此係起因於半導體膜4及導電性雜質半導體膜5之形狀加 工的順序所致。 如上所述，在實施形態3中，在圖案形成半導體膜4 2185-9373-PF 29 13/0808 ::電性雜質半導體膜5之後，再圖案形成源極電極6a 成電極⑽。相對於此，在本實施形態中，係在圖案形 〜5電極6a及汲極電極扑之後再圖案形成半導體膜 及導電性雜質半導體m 5。此外’藉由光蝕刻而進行圖 。开夕成時，藉由使用多色階遮罩，刪減將阻劑曝光的轉印 步：’而使生產性提升。其巾，關於半導體臈4、導電性 雜質半導體膜5、源極電極6a及汲極電極6b的形成，係 與貫施形態2相同。其中，關於該等步驟以外的步驟，係 與實施形態3相同。在本實施形態、中，亦可獲得與實施形 態2及實施形態3相同的效果。 【圖式簡單說明】 第1圖係顯示液晶顯示裝置之構成的剖面模式圖。 第2圖係顯示TFT陣列基板之構成的平面模式圖。 第3圖係顯示實施形態1之TFT之構成的剖面模式圖。 第4圖係顯示實施形態1之1像素中之tft陣列其板 之構成的剖面模式圖。 第5(a)〜（d)圖係顯示實施形態1之TFT之製造方法的 剖面模式圖。 第6圖係顯示實施形態2之TFT之構成的剖面模式巴 第7圖係顯示實施形態2之1像素中之τρτ陣列美板 之構成的剖面模式圖。 第8圖係顯示實施形態3之TFT之構成的剖面模式圖。 第9圖係顯示實施形態3之1像素中之TFT陣列其板
2185-9373-PF 30 之構成的剖面模式圓。 TFT之製造方法 第10(aHd)圖係顯示實施形態3之 的剖面模式圖。
第 11圖係顯示實施形態4之TFT之構成 的剖面模式 第12圖係顯示實施形態4之1像素中之τρτ陣列基 板之構成的剖面模式圖。 【主要元件符號說明】 1絕緣性基板 2閘極電極 3 閘極絕緣膜 4半導體膜 4a源極區域 4b通道區域 4c及極區域 5導電性雜質半導體膜 6 a源極電極 6 b沒極電極 7第1上部絕緣膜 8第2上部絕緣膜 9像素電極 1 〇接觸孔 11導電膜 2185-9373-PF 31 1376808 100 TFT唪列基板 101顯示區域 1 0 2邊框區域 ’ 103掃描訊號驅動電路 104顯示訊號驅動電路 105像素 10 6外部配線 1 0 7外部配線 • 108薄膜電晶體（TFT) 10 9閘極訊號線 110源極訊號線 120液晶顯不面板 1 21背光單元 122對向基板 123密封劑 12 4液晶層 • 125彩色濾光片層 12 6對向電極 1 2 7偏光板 128液晶顯示裝置 2185-9373-PF 32

Claims (1)

  1. ^/6808 f 第 097102363 號 101年5月29曰修正替換頁 年月/曰修正本 十、申請專利範圍： " 1. 一種薄臈電晶體，具有： - 閘極（gate)電極； 閘極絕緣膜，以覆蓋前述間極電極的方式所形成； 半導體層，隔介前述閘極絕緣膜形成在前述間極電極 上’且具有通道（channel)區域； (drain)電極，與前述 部分配置在與前述閘極 源極（source)電極及汲極 半導體層相連接之區域的至少一 電極相重疊的位置； 第1保制，《覆蓋前料導體層、前述源 别述汲極電極的方式形成，直 .^ /、〒，則述第1保護膜係包, 有機S0G材料、有機_材料、無機s〇g材料、（ 材料及氧化梦中至少一者，1 則述有機S0G材料、有機S( :、.·，、機S0G材料、無機咖材料及氧化衫中任 導體層之前述通道區域直接相接，且藉由: 釋出水分；以及 第2保護膜’以覆蓋前述“保護膜的方式形成， 以抑制水分擴散。 〃 2.如申請專利範圍第1項之薄膜電晶體，其中，前 第2保護膜係由含有氮化石夕 另乳7 ( Sllic〇n)膜的膜所形成 3·如申請專利範圍第1項之薄膜電晶體，盆中，前 第2保護膜係導電膜，前迷導電膜係由含有Al、Ti、T W、Mo、TiN、TaN、MoN、ZrN、VN ㈣編 τ· 精、HfN、NbN、TiZrN、ZrV IT〇、IZO' ITZ0、及Zn0中至少一者的膜所形成。 2185-9373-PFl 33 1376808 第 097102363 號 101年5月29日修正替換頁 4.種顯不裝置，具有如申請專利範圍第丨項之薄膜 電晶體。 5_種顯不裝置’具有如申請專利範圍第3項之薄膜 電晶體的顯示裝置，前述薄膜電晶體係在前述沒極電極上 另外具有形成在前述筮1 ^ 保護膜的接觸孔（contact hole)， 前述導電膜係藉由前述接觸孔而與前述沒極電極相 連接。 6. 一種薄膜電晶體之製造方法，具有： 在基板上形成閘極電極的步驟； 在前述閘極電極卜# # $成閘極絕緣膜的步驟； 隔介前述閘極释续描I i 通.酋巴心主道触 别述閘極電極上形成具有 通道£域之半導體層的步驟； 在則述半導體層上 ,M ^ ^ 成，原極電極及汲極電極的步驟； $成藉由熱處理將水分 —^ 1 ^ 擇出的第1保護膜的步驟； 則述第1保護膜包含有機 機S0G材料、有機讨枓、盔捣 S0G材料、無機SGD材 錢聊料無機 厚及氧化矽中至少一者以覆蓋前述 +導體層1述源極電極及前述 这 而且前述有機S0G材料 的方式而I成’ 無機_材料及氧化石夕中任機j〇D材料、無機S0G材料、 通道區域直接相接的方式而形成二與前述半導體層之前述 以覆蓋前述第丨保護膜 ; 之第2保護膜的步驟；以及方式形成用以抑制水分擴散 藉由熱處理，使由舒 κ第2保護膜覆蓋的前述第丨保 2185-9373-pf! 1376808 101年5月29日修正替換頁 J 第 097102363 號 護膜中的水分擴散的步驟。 7.如申請專利範圍第6項之薄膜電晶體之製造方法， 其中’在¥』述熱處理的步驟中，係以2〇〇至35〇°c的溫度 進行熱處理。 8·如申請專利範圍第6或7項之薄膜電晶體之製造方 法，其中，前述第1保護膜係藉由以TE〇s (Tetra Ethyl Ortho Silicate)為原料氣體之電漿（plasma)化學氣相 沈積法予以成膜。 9.如申請專利範圍第6或7項之薄膜電晶體之製造方 法，其中，前述第2保護膜係以35{rc以下予以形成。 10·如申清專利範圍第7或8項之薄膜電晶體之製造 方法’其中’前述第2保護膜係由含有氮切膜的膜所形 成。 、11.如申請專利範圍第6或7項之薄膜電晶體之製造 方法’其t ’前述第2保護模係、導電膜，前述導電膜係由 含有 A卜 n、Ta、W、M〇、TiN、TaN、M〇N、ZrN、vN、HfN、 NbN、TlZrN、⑽、IT0、IZ0、mo、及 Zn0 巾至少 的膜所形成。 t 12. —種顯示裝置之製造方法，具有如 第6項或第7項之薄膜電晶體之製造方法。月 乾 13. -種顯示裝置之製造方法，具有 第η項之薄膜電晶體之製造方法， 申…範圍 在形成前述第1保護膜之步驟後，另外且 極電極上，將接觸孔形成在前述二月’j述汲 1保5蔓膜的步驟； 2185-9373-PF1 35 1376808 » 第097102363號 101年5月29日修正替換頁 前述導電膜係藉由前述接觸孔而與前述汲極電極相連接 36 2185-9373-PF1
TW097102363A 2007-03-15 2008-01-22 Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device TWI376808B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066718A JP5172178B2 (ja) 2007-03-15 2007-03-15 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法

Publications (2)

Publication Number Publication Date
TW200837962A TW200837962A (en) 2008-09-16
TWI376808B true TWI376808B (en) 2012-11-11

Family

ID=39761745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097102363A TWI376808B (en) 2007-03-15 2008-01-22 Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device

Country Status (5)

Country Link
US (1) US7847295B2 (zh)
JP (1) JP5172178B2 (zh)
KR (1) KR100927383B1 (zh)
CN (1) CN101267003B (zh)
TW (1) TWI376808B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5711463B2 (ja) * 2009-01-16 2015-04-30 株式会社半導体エネルギー研究所 薄膜トランジスタ
US8278657B2 (en) 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR101429370B1 (ko) * 2009-10-29 2014-08-11 다이니치 세이카 고교 가부시키가이샤 유기 반도체 재료, 유기 반도체 박막 및 유기 박막 트랜지스터
TW201212237A (en) * 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
TWI446545B (zh) * 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
CN103117226B (zh) * 2013-02-04 2015-07-01 青岛大学 一种合金氧化物薄膜晶体管的制备方法
KR101499076B1 (ko) * 2013-08-06 2015-03-06 (주) 파루 이중막을 구비한 박막 트랜지스터 및 그 제조방법
KR102304103B1 (ko) * 2015-04-02 2021-09-23 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 그 제조 방법
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136259A (ja) 1983-12-24 1985-07-19 Sony Corp 電界効果型トランジスタの製造方法
US5162892A (en) 1983-12-24 1992-11-10 Sony Corporation Semiconductor device with polycrystalline silicon active region and hydrogenated passivation layer
JPH0656856B2 (ja) 1984-08-10 1994-07-27 ソニー株式会社 半導体装置の製造方法
JPH05343534A (ja) 1992-06-10 1993-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置および半導体装置の層間膜形成方法
JP3287107B2 (ja) 1993-07-13 2002-05-27 ソニー株式会社 表示素子用基板の製造方法
US6150692A (en) 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JPH0851156A (ja) 1994-05-31 1996-02-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH08172202A (ja) 1994-12-20 1996-07-02 Sharp Corp 薄膜トランジスタおよびその製造方法
JPH09298303A (ja) 1996-05-07 1997-11-18 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP2915397B1 (ja) 1998-05-01 1999-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション バックチャネル効果を防止する薄膜トランジスタおよびその製造方法
US6891236B1 (en) 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4101511B2 (ja) 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
TW583492B (en) 2003-04-17 2004-04-11 Hannstar Display Corp Manufacturing method for LCD panel with high aspect ratio
US7968461B2 (en) * 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
JP4337555B2 (ja) * 2004-01-15 2009-09-30 セイコーエプソン株式会社 半導体装置の製造方法
US7221039B2 (en) 2004-06-24 2007-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2004363626A (ja) 2004-08-11 2004-12-24 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP4801406B2 (ja) * 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2006332107A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびに画像表示装置
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices

Also Published As

Publication number Publication date
JP5172178B2 (ja) 2013-03-27
KR20080084629A (ko) 2008-09-19
CN101267003B (zh) 2012-07-11
KR100927383B1 (ko) 2009-11-19
JP2008227368A (ja) 2008-09-25
US20080224147A1 (en) 2008-09-18
CN101267003A (zh) 2008-09-17
TW200837962A (en) 2008-09-16
US7847295B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
TWI376808B (en) Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device
TWI535033B (zh) A method for manufacturing a thin film transistor substrate, and a thin film transistor substrate manufactured by the method
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
TW201707216A (zh) 半導體裝置及其製造方法
JP2008112136A (ja) 表示装置及びその製造方法
TW201234437A (en) Semiconductor device and method for manufacturing the same
JP2009010052A (ja) 表示装置の製造方法
US20120223308A1 (en) Thin-film transistor, process for production of same, and display device equipped with same
JP2005166757A (ja) 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
WO2014034617A1 (ja) 回路基板及び表示装置
TW201207485A (en) Flat panel display device and method of manufacturing the same
JP2018046140A (ja) 表示装置及びその製造方法
KR20080060861A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2016502264A (ja) 薄膜トランジスター及びその製作方法、アレイ基板、表示装置及びストップ層
TW474023B (en) Thin film transistor process of liquid crystal display
WO2017076274A1 (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板和显示装置
JP2006209130A (ja) 薄膜トランジスタ表示板、該表示板を有する液晶表示装置及びその製造方法
TW200813580A (en) Display unit and manufacturing method thereof
JP4860833B2 (ja) 薄膜トランジスタの製造方法
KR20080047773A (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
KR20160044168A (ko) 표시 기판 및 이의 제조 방법
KR20080000691A (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
KR101323539B1 (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
JPH08242001A (ja) 薄膜トランジスタの製造方法
JP3776183B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees