CN113451207A - 一种阵列基板、制备方法以及显示装置 - Google Patents
一种阵列基板、制备方法以及显示装置 Download PDFInfo
- Publication number
- CN113451207A CN113451207A CN202110727811.1A CN202110727811A CN113451207A CN 113451207 A CN113451207 A CN 113451207A CN 202110727811 A CN202110727811 A CN 202110727811A CN 113451207 A CN113451207 A CN 113451207A
- Authority
- CN
- China
- Prior art keywords
- thin film
- layer
- metal layer
- film transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 144
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 239000011149 active material Substances 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 283
- 238000000034 method Methods 0.000 claims description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005499 laser crystallization Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 35
- 229920001621 AMOLED Polymers 0.000 description 9
- 238000005224 laser annealing Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 239000002346 layers by function Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001467 poly(styrenesulfonates) Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- GKWLILHTTGWKLQ-UHFFFAOYSA-N 2,3-dihydrothieno[3,4-b][1,4]dioxine Chemical compound O1CCOC2=CSC=C21 GKWLILHTTGWKLQ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229960002796 polystyrene sulfonate Drugs 0.000 description 1
- 239000011970 polystyrene sulfonate Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例公开一种阵列基板、制备方法以及显示装置。在一具体实施方式中，该阵列基板包括多个薄膜晶体管，该阵列基板的制备方法包括在衬底上形成图案化的有源材料层，图案化的有源材料层包括待形成的薄膜晶体管的沟道区以及对应薄膜晶体管的源漏电极的非沟道区；在衬底上形成金属层，金属层使得多个薄膜晶体管的非沟道区电连接；在金属层和图案化的有源材料层上形成栅极绝缘层、栅极以及与非沟道区电连接的源漏电极，以形成多个薄膜晶体管。该实施方式的制备方法通过形成与多个薄膜晶体管的非沟道区电连接的金属层，从而降低制备得到的阵列基板的薄膜晶体管之间的电流电阻，改善薄膜晶体管之间的电流移动。
Description
技术领域
本发明涉及显示技术领域。更具体地，涉及一种阵列基板、制备方法以及显示装置。
背景技术
随着显示技术的进步，越来越多的有源矩阵有机发光二极管(Active MatrixOrganic Light Emitting Diode，简称：AMOLED)显示装置进入市场，相对于传统的薄膜晶体管液晶显示装置(Thin Film Transistor Liquid Crystal Display，简称：TFT-LCD)，AMOLED显示装置具有更快的反应速度、更高的对比度以及更广大的视角，因此AMOLED显示装置受到越来越多的面板厂商的重视。
然而，现有技术中应用于AMOLED的包括像素驱动电路的阵列基板，通常采用高电压、高剂量的离子注入工艺形成薄膜晶体管的掺杂区以及其他区域，从而导致产生巨大的面电阻，使得薄膜晶体管之间的电流电阻增大，影响薄膜晶体管之间的电流移动，进而影响AMOLED显示装置的显示质量，降低AMOLED显示装置的竞争力。
发明内容
本发明的目的在于提供一种阵列基板、制备方法以及显示装置，以解决现有技术存在的问题中的至少一个。
为达到上述目的，本发明采用下述技术方案：
本发明第一方面提供一种阵列基板的制备方法，所述阵列基板包括多个薄膜晶体管，包括：
在衬底上形成图案化的有源材料层，所述图案化的有源材料层包括待形成的薄膜晶体管的沟道区以及对应所述薄膜晶体管的源漏电极的非沟道区；
在衬底上形成金属层，所述金属层使得所述多个薄膜晶体管的非沟道区电连接；
在所述金属层和所述图案化的有源材料层上形成栅极绝缘层、栅极以及与所述非沟道区电连接的源漏电极，以形成所述多个薄膜晶体管。
本发明第一方面所提供的阵列基板的制备方法，通过形成将多个薄膜晶体管的非沟道区电连接的金属层，而且金属层的面电阻较小，从而降低制备得到的阵列基板的薄膜晶体管之间的电流电阻，可有效改善薄膜晶体管之间的电流移动，即，能提高薄膜晶体管之间的电流流动速度，同时获得稳定的驱动能力的薄膜晶体管，进而提高装载有该阵列基板的显示装置的显示质量，提高该显示装置的市场竞争力；再者，金属层与非沟道区位于同一层中且与非沟道区电连接，从而简化金属排线区的排线复杂度和排线量，简化阵列基板的制备工艺，同时，金属层的形成工艺简单，与现有的阵列基板的形成工艺匹配良好。
可选地，所述有源材料层的材料为多晶硅。
可选地，所述金属层的材料为具有与Si类似的电子亲和性的金属。
该可选的实施方式通过采用具有与Si类似的电子亲和性的金属作为金属层的材料，从而使得金属层与非沟道区更好适配，更有助于改善薄膜晶体管之间电流移动的散射。
可选地，所述金属层的材料为Ti或Al。
可选地，所述在衬底上形成图案化的有源材料层进一步包括：
在衬底上形成非晶硅层；
通过激光晶化方法使得所述非晶硅层晶体化，从而形成多晶硅层；
对所述多晶硅层图案化，形成图案化的多晶硅层。
该可选的实施方式中通过激光晶化的方法形成多晶硅层，从而使得激光脉冲的瞬间能量被非晶硅层表面吸收并转化为相变能，避免过多的热能传导至衬底上，从而对衬底起到保护的作用。
可选地，所述金属层的厚度小于晶体化的多晶硅层最薄处的厚度。
该可选的实施方式中金属层的厚度小于多晶硅层最薄处的厚度，从而可有效避免多晶硅层之间的金属排线区出现较大的断差而导致断线的情况。
可选地，所述金属层的厚度小于40nm。
可选地，所述在所述金属层和所述图案化的有源材料层上形成栅极绝缘层、栅极以及与所述非沟道区电连接的源漏电极，以形成所述多个薄膜晶体管，包括：
形成栅极绝缘层，以覆盖所述金属层和所述图案化的有源材料层；
在所述栅极绝缘层上形成栅极，所述栅极与所述沟道区在所述衬底的正投影位置相对应；
形成层间介电层，以覆盖所述栅极和露出的栅极绝缘层；
对所述层间介电层进行开孔，以露出所述非沟道区；
对所述非沟道区进行离子注入，形成掺杂区；
形成源漏电极，所述源漏电极通过所述开孔与所述掺杂区电连接。
可选地，所述方法还包括：
在所述栅极绝缘层上形成栅极的同时，在所述栅极绝缘层上形成第一电容金属层；
在所述层间介电层上形成第二电容金属层，其中所述第二电容金属层在所述衬底上的正投影与所述第一电容金属层在所述衬底上的正投影对齐，所述第一电容金属层和第二电容金属层构成所述薄膜晶体管的存储电容。
本发明第二方面提供一种阵列基板，包括多个薄膜晶体管，包括：
衬底；
在衬底上形成的图案化的有源材料层，其中所述图案化的有源材料层包括薄膜晶体管的沟道区以及对应所述薄膜晶体管的源漏电极的非沟道区；
在衬底上形成的金属层，所述金属层使得所述多个薄膜晶体管的非沟道区电连接；
在所述金属层和所述图案化的有源材料层上形成的栅极绝缘层、栅极以及与所述非沟道区电连接的源漏电极。
可选地，所述有源材料层的材料为多晶硅。
可选地，所述金属层的材料为具有与Si类似的电子亲和性的金属。
可选地，所述金属层的材料为Ti或Al。
可选地，所述金属层的厚度小于所述多晶硅最薄处的厚度。
可选地，所述薄膜晶体管包括第一复位薄膜晶体管、补偿薄膜晶体管、驱动薄膜晶体管、开关薄膜晶体管、第一发光控制薄膜晶体管、第二发光控制薄膜晶体管、第二复位薄膜晶体管以及存储电容，以形成7T1C驱动电路。
本发明第三方面提供一种显示装置，包括本发明第二方面所提供的阵列基板。
本发明的有益效果如下：
针对现有技术存在的技术问题，本发明的实施例提供一种阵列基板、制备方法以及显示装置，通过形成将多个薄膜晶体管的非沟道区电连接的金属层，而且金属层的面电阻较小，从而降低制备得到的阵列基板的薄膜晶体管之间的电流电阻，可有效改善薄膜晶体管之间的电流移动，提高薄膜晶体管之间的电流流动速度，同时获得稳定的驱动能力的薄膜晶体管，进而提高装载有该阵列基板的显示装置的显示质量，提高该显示装置的市场竞争力；再者，金属层与非沟道区位于同一层中且与非沟道区电连接，从而简化阵列基板的金属排线区的排线复杂度和排线量，简化阵列基板的制备工艺，同时，金属层的形成工艺简单，与现有的阵列基板的形成工艺匹配良好。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的一个实施例中的阵列基板的制备方法流程图。
图2-4示出本发明的一个实施例中的阵列基板的制备流程主要步骤对应的结构俯视图。
图5示出本发明的一个实施例中的阵列基板的结构截面图。
图6示出本发明的一个实施例中多晶硅层与金属层的结构截面图。
图7示出本发明的一个实施例中的7T1C像素电路的电路图。
具体实施方式
为了更清楚地说明本发明，下面结合实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
本发明中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上，也可以表示一层间接形成或设置在另一层上，即两层之间还存在其它的层。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本发明的教导。
在本发明中，除非另有说明，所采用的术语“同层设置”指的是两个层、部件、构件、元件或部分可以通过相同制备工艺(例如构图工艺等)形成，并且，这两个层、部件、构件、元件或部分一般由相同的材料形成。例如两个或更多个功能层同层设置指的是这些同层设置的功能层可以采用相同的材料层并利用相同制备工艺形成，从而可以简化显示基板的制备工艺。
在本发明中，除非另有说明，表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
需要说明的是，现有技术中通常将栅极作为掩膜板使用，采用高电压、高剂量的离子注入工艺形成薄膜晶体管的掺杂区以及其他区域，以PMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)为示例，通过将硼离子以35-40keV的电压、约1E+15ions/cm2剂量注入，以形成薄膜晶体管的掺杂区，仍会产生大概3000-5000Ω/□的面电阻Rs(Rs＝ρ/t，ρ为电阻率，t为厚度)，不可避免地产生数千倍的走线电阻，从而影响薄膜晶体管之间的电流移动，导致显示装置的驱动电压升高，影响显示装置的显示质量。
为解决现有技术中存在的技术问题，本发明的一个实施例提供一种阵列基板100的制备方法，该阵列基板100包括多个薄膜晶体管。该阵列基板100可根据实际工况需要应用于包括不同发光器件的显示装置内。在一个具体示例中，该阵列基板100例如为应用于AMOLED显示装置的阵列基板。在另一些具体示例中，上述阵列基板例如还可为应用于OLED(Organic Light-Emitting Diode)显示装置的阵列基板，或者为应用于量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示装置的阵列基板，或者也可为微发光二极管(Micro Light Emitting Diodes，简称Micro LED)显示装置的阵列基板。
如图1所示，该阵列基板100的制备方法包括如下步骤：
S100、在衬底110上形成图案化的有源材料层120，图案化的有源材料层120包括待形成的薄膜晶体管的沟道区121以及对应薄膜晶体管的源漏电极130的非沟道区122，以形成如图2所示的结构。
在一个具体示例中，衬底110可以为聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、热塑性聚酯(PET)等材料；在另一个具体示例中，衬底110可以为玻璃、石英等刚性材料。在另一个具体示例中，有源材料层120的材料为多晶硅。
在一个具体示例中，该薄膜晶体管例如可为PMOSFET，也可以为NMOSFET，LTPS(LowTemperature Poly-Silicon，低温多晶硅晶体管)、氧化物TFT(Thin Film Transistor)或TFT等。本发明实施例对此不作进一步限定。
其中，对应于待形成的薄膜晶体管的源漏电极130的非沟道区122在后续工艺中可进行掺杂，以形成掺杂区122。在一个具体示例中，该掺杂区122可以为N型掺杂区，此时掺杂的例如可以为硼离子；在另一个具体示例中，该掺杂区122可以为P型掺杂区，此时掺杂的例如可以为磷离子，即掺杂杂质的类型对应于薄膜晶体管的类型。
另外，上述对非沟道区122进行的掺杂工艺例如可为离子注入工艺或者扩散工艺。在一个具体示例中，可对非沟道区122进行离子注入，以形成掺杂区。离子注入工艺具有在较低的温度下将各种杂质掺入到不同半导体中，能够精确控制掺入离子的浓度分布和注入深度，以及可实现大面积均匀掺杂等优点。
在一种可能的实现方式中，有源材料层120的材料为多晶硅，步骤S100在衬底110上形成图案化的有源材料层120进一步包括：
S101、在衬底110上形成非晶硅层；
在一个具体示例中，可采用等离子增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，PECVD)在衬底110上沉积一层非晶硅层(amorphousSilicon，a-Si)，并采用高温烤箱对非晶硅层进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后内部的缺陷态密度作用。
S102、通过激光晶化方法使得非晶硅层晶体化，从而形成多晶硅层；
在一个具体示例中，可采用准分子激光退火(Excimer Laser Annealing，ELA)工艺使非晶硅层晶体化，以形成多晶硅层。准分子激光退火工艺是将高功率的激光束作用于待晶化的非晶硅层的表面，由于硅极强的紫外光吸收能力，在极短时间内(50ns-150ns)可使得非晶硅层表面在瞬间达到1000摄氏度以上的高温而变成熔融状态，激光脉冲停止后，融化的非晶硅冷却结晶变为多晶硅。在一个具体示例中，为提高准分子激光退火工艺ELA的效果，可在进行激光退火工艺之前对非晶硅层进行预处理，以使得非晶硅层表面生成一层氧化硅薄膜。
可理解的是，也可以采用金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化工艺对非晶硅层进行晶体化处理，以形成多晶硅层。
S103、对多晶硅层图案化，形成图案化的多晶硅层120。
具体地，如图2所示，采用光刻工艺对多晶硅层进行图案化，以使得图案化后的多晶硅层120包括待形成的薄膜晶体管的沟道区121以及与待形成的薄膜晶体管的源漏电极130所对应的非沟道区122，以便后续对非沟道区122进行掺杂。
该可能的实现方式通过激光晶化的方法形成图案化的多晶硅层120，从而使得激光脉冲的瞬间能量被非晶硅层表面吸收并转化为相变能，避免过多的热能传导至衬底110上，从而对衬底110起到保护的作用。
S110、在衬底110上形成金属层140，金属层140使得多个薄膜晶体管的非沟道区122电连接，以形成如图3所示的结构。
在一个具体示例中，步骤S110在衬底110上形成金属层140进一步包括：
S111、通过采用溅射工艺(Sputtering)在衬底110上形成金属层140并通过曝光刻蚀金属层140，以使得金属层140与多个薄膜晶体管的非沟道区122电连接，如图3所示，金属层140形成在除包括待形成的薄膜晶体管的沟道区121以及对应薄膜晶体管的源漏电极130的非沟道区122的有源材料层120以外的区域，从而金属层140起到走线的作用，可实现不同的薄膜晶体管的源极或漏极130之间相互联接。
S120、在金属层140和图案化的有源材料层120上形成栅极绝缘层150、栅极160以及与非沟道区122电连接的源漏电极130，以形成多个薄膜晶体管。
在一种可能的实现方式中，步骤S120在金属层140和图案化的有源材料层120上形成栅极绝缘层150、栅极160以及与非沟道区122电连接的源漏电极130，以形成多个薄膜晶体管，进一步包括：
S121、形成栅极绝缘层150，以覆盖金属层140和图案化的有源材料层120；
在一个具体示例中，栅极绝缘层150例如可为氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。
S122、在栅极绝缘层150上形成栅极160，栅极160与沟道区121在衬底110的正投影位置相对应；
在一个具体示例中，栅极160的材料例如可为铝、钛、钴等金属或者合金材料。在制备栅极160时，首先采用溅射或者蒸镀等方式在栅极绝缘层150上形成一层栅极材料层，随后对栅极材料层进行构图工艺，以使得形成的栅极160在衬底110上的正投影与有源材料层120中的沟道区121在衬底110上的正投影相对应。
S123、形成层间介电层170，以覆盖栅极160和露出的栅极绝缘层150；
在一个具体示例中，层间介电层170的材料例如可为氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。
S124、对层间介电层170进行开孔，以露出非沟道区122，以形成如图4所示的结构，该开孔180用于连接非沟道区122和源漏电极130，其中，图4中的T1-T7为多个薄膜晶体管。
S125、对非沟道区122进行离子注入，形成掺杂区；
在一个具体示例中，例如可通过将杂质离子以35-40keV的电压、约1E+15ions/cm2剂量注入有源材料层120的非沟道区122中，以形成掺杂区，从而降低配线电阻。
S126、形成源漏电极130，源漏电极130通过形成在层间介电层170和栅极绝缘层150上的开孔180与掺杂区122电连接，最终形成如图5所示的结构。
在一个具体示例中，通过在层间介电层170上形成源漏金属层，源漏金属层覆盖形成在层间介电层170和栅极绝缘层150上的开孔180，随后通过对源漏金属层进行图案化工艺，形成源漏电极130，源漏电极130的材料包括但不限于Mo，或Mo/Al/Mo等。
需要说明的是，本申请的实施例对各功能层的材料不做限定，各功能层的材料并不局限于上述示例。
在一个具体示例中，在形成多个薄膜晶体管后，还可在层间介电层170和源漏电极130上依次形成平坦化层、阳极层、发光材料层、阴极层以及封装层(图中未显示)，其中，源电极或漏电极通过形成在平坦化层上的开孔与阳极连接。
在一个具体示例中，平坦化层的材料例如可为有机材料，可通过气相热沉积的方式形成平坦化层；在另一个具体示例中，阳极层的材料为全反射的金属材质，例如ITO、IZO等金属氧化物或者Ag、Al、Mo等金属或其合金。在又一个具体示例中，阴极为半反射材料，可包括Mg、Ca、Li或Al等金属或其合金，或者IZO、ZTO等金属氧化物，又或者PEDOT/PSS(聚3，4-乙烯二氧噻吩/聚苯乙烯磺酸盐)等具有导电性能有机材料。
该实施例所提供的阵列基板100的制备方法通过在形成有源材料层120之后，在形成栅极绝缘层150之前在衬底110上形成与多个薄膜晶体管的非沟道区122电连接的金属层140，金属层140起到走线的作用，实现不同的薄膜晶体管的源极或漏极130之间相互联接，而且金属层140的面电阻较小，从而降低制备得到的阵列基板100的薄膜晶体管之间的电流电阻，可有效改善薄膜晶体管之间的电流移动，即，能提高薄膜晶体管之间的电流流动速度，同时获得稳定的驱动能力的薄膜晶体管，进而提高装载有该阵列基板100的显示装置的显示质量，提高该显示装置的市场竞争力；再者，金属层140与非沟道区122位于同一层中且与非沟道区122电连接，无需在源漏电极上额外形成连接线以连接不同的薄膜晶体管，从而简化阵列基板100的金属排线区的排线复杂度和排线量，简化阵列基板100的制备工艺，同时，金属层140的形成工艺简单，采用现有技术中常用的工艺即可实现，与现有的阵列基板的形成工艺匹配良好。
在一种可能的实现方式中，有源材料层120的材料为多晶硅，金属层140的材料为具有与Si类似的电子亲和性的金属，即该金属的电子亲和性与Si的电子亲和性接近，该金属具有与Si的电子亲和性相似范围的电子亲和性，例如，金属层140的材料的电子亲和性功函数(work function)约为4.1eV，与Si的电子亲和性功函数类似。在一个具体示例中，金属层140的材料为Ti或Al。通过采用具有与Si类似的电子亲和性的金属作为金属层140的材料，使得与Si具有相似的电子亲和性的金属材料所构成的金属层140与有源材料层120中除沟道区121外的非沟道区122连接，非沟道区122与金属层140的金属导体电离更近，金属层140与多晶硅材料的非沟道区122更好适配，更有助于改善像素内薄膜晶体管之间电流移动的散射。
如图6所示，通过准分子激光退火工艺结晶化形成后的多晶硅层(即有源材料层120)的表面会形成若干个突起或凹陷。在如图6所示的示例中，其中，厚度最低的多晶硅层120的厚度约为40nm，而厚度最高的多晶硅层120的厚度约为100nm。在一种可能的实现方式中，金属层140的厚度小于晶体化的多晶硅层120最薄处的厚度，从而可有效避免多晶硅层120之间所形成的金属排线区出现较大的断差，容易导致金属排线断线，影响显示装置的显示质量的情况。在一个具体示例中，金属层140的厚度小于40nm，即金属层140的厚度小于如图6所示的示例中的多晶硅层120的厚度最低处的厚度。
在一种可能的实现方式中，该阵列基板100的制备方法还包括：
在栅极绝缘层150上形成栅极160的同时，在栅极绝缘层150上形成第一电容金属层190；
在层间介电层170上形成第二电容金属层1100，其中第二电容金属层1100在衬底110上的正投影与第一电容金属层190在衬底110上的正投影对齐，第一电容金属层190和第二电容金属层1100构成薄膜晶体管的存储电容。
在一个具体示例中，薄膜晶体管的存储电容包括位于栅极绝缘层150上的第一电容金属层190以及位于层间介电层170上的第二电容金属层1100，层间介电层170位于第一电容金属层190和第二电容金属层1100之间。存储电容由第一电容金属层190和第二电容金属层1100之间的电压确定。该实现方式通过形成存储电容从而使得即便在高分辨率下也能保证充分的存储电容。
在又一个具体示例中，第一电容金属层190和栅极160呈同层设置，即第一电容金属层190的材料与栅极160相同，均可为铝、钛、钴等金属或者合金材料，另外，第一电容金属层190和栅极160可通过同样的工艺形成，而且，第一电容金属层190和栅极160位于同一层上。
在另一个具体示例中，第二电容金属层1100与源漏电极130的材料相同且第二电容金属层1100与源漏电极130的形成工艺相同，而且，第二电容金属层1100与源漏电极130位于同一层。
本发明的另一个实施例提供一种如图5所示的阵列基板100，该阵列基板100包括多个薄膜晶体管，包括衬底110；在衬底110上形成的图案化的有源材料层120，其中图案化的有源材料层120包括薄膜晶体管的沟道区121以及对应薄膜晶体管的源漏电极130的非沟道区122；在衬底110上形成的金属层140，金属层140使得多个薄膜晶体管的非沟道区122电连接；在金属层140和图案化的有源材料层120上形成的栅极绝缘层150、栅极160以及与非沟道区122电连接的源漏电极130。
该实施例的阵列基板100可有效降低薄膜晶体管之间的电流电阻，改善薄膜晶体管之间的电流移动，同时提高薄膜晶体管之间的电流流动速度，同时获得稳定的驱动能力的薄膜晶体管，进而提高装载有该阵列基板100的显示装置的显示质量，提高该显示装置的市场竞争力。
在一个具体示例中，该薄膜晶体管例如可为PMOSFET，也可以为NMOSFET，LTPS(LowTemperature Poly-Silicon，低温多晶硅晶体管)、氧化物TFT(Thin Film Transistor)或TFT等。在又一个具体示例中，该阵列基板100例如为应用于AMOLED显示装置的阵列基板。在另一些具体示例中，上述阵列基板例如还可为应用于OLED(Organic Light-EmittingDiode)显示装置的阵列基板，或者为应用于量子点发光二极管(Quantum Dot LightEmitting Diodes，简称QLED)显示装置的阵列基板，或者也可为微发光二极管(MicroLight Emitting Diodes，简称Micro LED)显示装置的阵列基板，也就是说，该阵列基板100可根据实际工况需要应用于包括不同发光器件的显示装置内。
在一个可能的实现方式中，有源材料层120的材料为多晶硅。在一个具体示例中，可通过上述的激光退火工艺使非晶硅层晶体化，从而形成多晶硅层，再通过曝光刻蚀工艺对多晶硅层进行图案化，从而形成有源材料层120(即图案化的多晶硅层)。
在一个可能的实现方式中，金属层140的材料为具有与Si类似的电子亲和性的金属。例如，金属层140的材料的电子亲和性功函数约为4.1eV。在另一个可能的实现方式中，金属层140的材料为Ti或Al。
在一个可能的实现方式中，金属层140的厚度小于多晶硅最薄处的厚度，即金属层140的厚度小于如图6所示的示例中的多晶硅层120的厚度最低处的厚度。从而可有效避免多晶硅层之间所形成的金属排线区出现较大的断差，容易导致金属排线断线，影响显示装置的显示质量的情况。
在一种可能的实现方式中，该阵列基板100还包括位于衬底110与有源材料层120之间的缓冲层1110，在有源材料层120的制作过程中需要经过高温退火处理，缓冲层1110位于衬底110上，可有效避免在高温退火处理时对衬底110产生影响。
在一个可能的实现方式中，薄膜晶体管包括第一复位薄膜晶体管、补偿薄膜晶体管、驱动薄膜晶体管、开关薄膜晶体管、第一发光控制薄膜晶体管、第二发光控制薄膜晶体管、第二复位薄膜晶体管以及存储电容，以形成7T1C驱动电路，如图7所示。
参见图7，Reset为复位信号端，EM为发光控制信号端，Vinit为初始化电压端，VSS为第二电压信号端，且第一电压信号端VDD用于提供第一电压信号，第二电压信号端VSS用于提供第二电压信号，第一电压信号相对于第二电压信号为高电平信号，T1为第一复位薄膜晶体管，T2为补偿薄膜晶体管、T3为驱动薄膜晶体管、T4为开关薄膜晶体管、T5为第一发光控制薄膜晶体管、T6为第二发光控制薄膜晶体管、T7为第二复位薄膜晶体管。第一复位晶体管T1的控制极与复位信号端Reset电连接，第一复位薄膜晶体管T1的第一极与初始化电压端Vinit电连接，第一复位薄膜晶体管T1的第二极通过第三节点N3与补偿薄膜晶体管T2的第二极电连接，第一复位薄膜晶体管T1的第二极通过第四节点N4与驱动薄膜晶体管T3的控制极电连接，并同时与存储电容的一块极板电连接，补偿薄膜晶体管T2的第一极通过第五节点与驱动薄膜晶体管T3的第二极与第二发光控制薄膜晶体管T6的第一极电连接。开关薄膜晶体管T4的第二极通过第六节点与驱动薄膜晶体管T3的第一极和第一发光控制晶体管T5的第二极电连接，开关薄膜晶体管T4的第一极与数据输入端电连接，开关薄膜晶体管T4的控制极与扫描信号端电连接。第一发光控制薄膜晶体管T5的第一极通过第七节点N7与存储电容的另一块极板电连接，同时第一发光控制薄膜晶体管T5的第一极与第一电压信号端电连接，第一发光控制薄膜晶体管T5的控制极与发光控制信号端电连接。第二发光控制薄膜晶体管T6的控制极与发光控制信号端电连接，第二发光控制薄膜晶体管T6的第二极通过第八节点N8与第二复位薄膜晶体管T7的第二极电连接，同时，第二复位薄膜晶体管T7的第一极与另一初始化电压端电连接，第二复位薄膜晶体管T7的控制极与另一个复位信号端电连接。
其中，上述控制极为薄膜晶体管的栅极，第一极为薄膜晶体管的源极和漏极中一个，第二极为薄膜晶体管的源极和漏极中另一个。
在一个具体示例中，在如图3所示的7T1C的像素电路中，驱动薄膜晶体管T3例如可为低温多晶硅薄膜晶体管，与驱动晶体管电连接T3的第一复位薄膜晶体管T1和补偿薄膜晶体管T2例如可为氧化物薄膜晶体管，除了第一复位薄膜晶体管T1、补偿薄膜晶体管T2和驱动薄膜晶体管T3，图7中的其他薄膜晶体管可以但不限于LTPS晶体管。
需要说明的是，在本发明的实施例中，上述实施例中的7T1C像素电路的连接方式仅为示例，该实施例的阵列基板也可包括2T1C、6T1C像素电路，本发明的实施例对此不做进一步限定。
本发明的再一个实施例中提供一种显示装置，包括如上述实施例中所提供的阵列基板100。其中，显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本实施例对此不做限定。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于本领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (16)
1.一种阵列基板的制备方法，所述阵列基板包括多个薄膜晶体管，其特征在于，包括：
在衬底上形成图案化的有源材料层，所述图案化的有源材料层包括待形成的薄膜晶体管的沟道区以及对应所述薄膜晶体管的源漏电极的非沟道区；
在衬底上形成金属层，所述金属层使得所述多个薄膜晶体管的非沟道区电连接；
在所述金属层和所述图案化的有源材料层上形成栅极绝缘层、栅极以及与所述非沟道区电连接的源漏电极，以形成所述多个薄膜晶体管。
2.根据权利要求1所述的制备方法，其特征在于，所述有源材料层的材料为多晶硅。
3.根据权利要求2所述的制备方法，其特征在于，所述金属层的材料为具有与Si类似的电子亲和性的金属。
4.根据权利3所述的制备方法，其特征在于，所述金属层的材料为Ti或Al。
5.根据权利要求2-4中任一项所述的制备方法，其特征在于，所述在衬底上形成图案化的有源材料层进一步包括：
在衬底上形成非晶硅层；
通过激光晶化方法使得所述非晶硅层晶体化，从而形成多晶硅层；
对所述多晶硅层图案化，形成图案化的多晶硅层。
6.根据权利要求5所述的制备方法，其特征在于，所述金属层的厚度小于晶体化的多晶硅层最薄处的厚度。
7.根据权利要求6所述的制备方法，其特征在于，所述金属层的厚度小于40nm。
8.根据权利要求1所述的制备方法，其特征在于，所述在所述金属层和所述图案化的有源材料层上形成栅极绝缘层、栅极以及与所述非沟道区电连接的源漏电极，以形成所述多个薄膜晶体管，包括：
形成栅极绝缘层，以覆盖所述金属层和所述图案化的有源材料层；
在所述栅极绝缘层上形成栅极，所述栅极与所述沟道区在所述衬底的正投影位置相对应；
形成层间介电层，以覆盖所述栅极和露出的栅极绝缘层；
对所述层间介电层进行开孔，以露出所述非沟道区；
对所述非沟道区进行离子注入，形成掺杂区；
形成源漏电极，所述源漏电极通过所述开孔与所述掺杂区电连接。
9.根据权利要求8所述的制备方法，其特征在于，所述方法还包括：
在所述栅极绝缘层上形成栅极的同时，在所述栅极绝缘层上形成第一电容金属层；
在所述层间介电层上形成第二电容金属层，其中所述第二电容金属层在所述衬底上的正投影与所述第一电容金属层在所述衬底上的正投影对齐，所述第一电容金属层和第二电容金属层构成所述薄膜晶体管的存储电容。
10.一种阵列基板，包括多个薄膜晶体管，其特征在于，包括：
衬底；
在衬底上形成的图案化的有源材料层，其中所述图案化的有源材料层包括薄膜晶体管的沟道区以及对应所述薄膜晶体管的源漏电极的非沟道区；
在衬底上形成的金属层，所述金属层使得所述多个薄膜晶体管的非沟道区电连接；
在所述金属层和所述图案化的有源材料层上形成的栅极绝缘层、栅极以及与所述非沟道区电连接的源漏电极。
11.根据权利要求10所述阵列基板，其特征在于，所述有源材料层的材料为多晶硅。
12.根据权利要求11所述的阵列基板，其特征在于，所述金属层的材料为具有与Si类似的电子亲和性的金属。
13.根据权利要求12所述的阵列基板，其特征在于，所述金属层的材料为Ti或Al。
14.根据权利要求12所述的阵列基板，其特征在于，所述金属层的厚度小于所述多晶硅最薄处的厚度。
15.根据权利要求10-14中任一项所述的阵列基板，其特征在于，所述薄膜晶体管包括第一复位薄膜晶体管、补偿薄膜晶体管、驱动薄膜晶体管、开关薄膜晶体管、第一发光控制薄膜晶体管、第二发光控制薄膜晶体管、第二复位薄膜晶体管以及存储电容，以形成7T1C驱动电路。
16.一种显示装置，其特征在于，包括权利要求10-15中任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110727811.1A CN113451207B (zh) | 2021-06-29 | 2021-06-29 | 一种阵列基板、制备方法以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110727811.1A CN113451207B (zh) | 2021-06-29 | 2021-06-29 | 一种阵列基板、制备方法以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451207A true CN113451207A (zh) | 2021-09-28 |
| CN113451207B CN113451207B (zh) | 2024-07-26 |
Family
ID=77813961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110727811.1A Active CN113451207B (zh) | 2021-06-29 | 2021-06-29 | 一种阵列基板、制备方法以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451207B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140238A (zh) * | 2015-08-05 | 2015-12-09 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| US20160268319A1 (en) * | 2014-06-30 | 2016-09-15 | Boe Technology Group Co., Ltd. | Low temperature polycrystalline silicon tft array substrate and method of producing the same, display apparatus |
| CN108807422A (zh) * | 2018-06-12 | 2018-11-13 | 武汉华星光电技术有限公司 | 阵列基板制作方法及阵列基板、显示面板 |
| CN111081718A (zh) * | 2019-12-11 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
| US20200335527A1 (en) * | 2018-10-18 | 2020-10-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display module |
| CN112470278A (zh) * | 2018-07-04 | 2021-03-09 | 深圳市柔宇科技股份有限公司 | 阵列基板及其制造方法、显示装置 |
-
2021
- 2021-06-29 CN CN202110727811.1A patent/CN113451207B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160268319A1 (en) * | 2014-06-30 | 2016-09-15 | Boe Technology Group Co., Ltd. | Low temperature polycrystalline silicon tft array substrate and method of producing the same, display apparatus |
| CN105140238A (zh) * | 2015-08-05 | 2015-12-09 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN108807422A (zh) * | 2018-06-12 | 2018-11-13 | 武汉华星光电技术有限公司 | 阵列基板制作方法及阵列基板、显示面板 |
| CN112470278A (zh) * | 2018-07-04 | 2021-03-09 | 深圳市柔宇科技股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20200335527A1 (en) * | 2018-10-18 | 2020-10-22 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate, manufacturing method thereof, and display module |
| CN111081718A (zh) * | 2019-12-11 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451207B (zh) | 2024-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11264443B2 (en) | Display substrate with light shielding layer and manufacturing method thereof, and display panel | |
| US7701132B2 (en) | Organic electroluminescence display device having auxiliary electrode line and method of manufacturing the same | |
| US6762564B2 (en) | Display apparatus | |
| KR101277606B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR101073542B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8232123B2 (en) | Organic light emitting diode display with improved on-current, and method for manufacturing the same | |
| US8278665B2 (en) | Organic light emitting diode display | |
| US8698251B2 (en) | Organic light emitting diode display and method of manufacturing the same | |
| CN101997025A (zh) | 有机发光二极管显示器及其制造方法 | |
| US8946008B2 (en) | Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same | |
| KR20170124523A (ko) | Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스 | |
| JP4640690B2 (ja) | アクティブマトリクス有機ｅｌ表示装置の製造方法 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| KR101506671B1 (ko) | 유기 발광 장치 및 그 제조 방법 | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| US7402950B2 (en) | Active matrix organic light emitting display device and method of fabricating the same | |
| US20040211961A1 (en) | Flat panel display with thin film transistor | |
| US9159773B2 (en) | Thin film transistor and active matrix organic light emitting diode assembly | |
| KR100728129B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20150043864A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| US20030213955A1 (en) | Light emitting apparatus and manufacturing method thereof | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| CN113451207B (zh) | 一种阵列基板、制备方法以及显示装置 | |
| KR20090035768A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR101009432B1 (ko) | 박막트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |