KR101396720B1 - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101396720B1
KR101396720B1 KR1020070039184A KR20070039184A KR101396720B1 KR 101396720 B1 KR101396720 B1 KR 101396720B1 KR 1020070039184 A KR1020070039184 A KR 1020070039184A KR 20070039184 A KR20070039184 A KR 20070039184A KR 101396720 B1 KR101396720 B1 KR 101396720B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
pad
cell gap
liquid crystal
Prior art date
Application number
KR1020070039184A
Other languages
English (en)
Other versions
KR20080094996A (ko
Inventor
신동수
오재영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070039184A priority Critical patent/KR101396720B1/ko
Publication of KR20080094996A publication Critical patent/KR20080094996A/ko
Application granted granted Critical
Publication of KR101396720B1 publication Critical patent/KR101396720B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

액정 표시 장치 및 그 제조 방법이 개재된다. 액정 표시 장치는, 다수의 화소 영역을 갖는 제 1 기판, 상기 제 1 기판과 마주하는 제 2 기판, 상기 화소 영역에 형성된 적어도 하나 이상의 박막 트랜지스터, 상기 박막 트랜지스터와 연결되며 상기 화소 영역에 형성된 제 1 전극, 상기 제 2 기판 상에 형성된 셀갭 유지 부재, 상기 제 1 기판 상에 형성되며 상기 셀갭 유지 부재와 마주하는 패드 및 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함하는 것을 특징으로 한다. 상기 액정 표시 장치에서 상기 셀갭 유지 부재에 의한 보호막의 눌림 얼룩을 방지하여 셀갭의 균일성 및 액정 분포의 균일성이 개선되므로 화질이 개선된다.
Figure R1020070039184
셀갭 유지 부재, 눌림 얼룩, 포토 아크릴

Description

액정 표시 장치 및 그 제조 방법{liquid crystal display device and method for fabricating the same}
도 1은 본 발명의 제 1 실시예로서, 횡전계 방식 액정 표시 장치의 단위 화소를 확대하여 보여주는 평면도.
도 2는 도 1에서 Ⅰ-Ⅰ'선을 따라 절단하여 보여주는 횡전계 방식 액정 표시 장치의 단면도.
도 3a는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도.
도 3b는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도.
도 3c는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도.
도 3d는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도.
도 4a는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도.
도 4b는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도.
도 4c는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도.
도 4d는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도.
도 5는 본 발명의 제 1 실시예로서, 액정 표시 장치의 단위 화소를 확대하여 보여주는 평면도.
도 6은 도 5에서 Ⅱ-Ⅱ'선을 따라 절단하여 보여주는 액정 표시 장치의 단면도.
<도면의 주요부분에 대한 부호 설명>
100, 200 : 제 1 기판 133, 233 : 제 1 전극
133a, 233a : 패드 170, 270 : 제 2 기판
185, 285 : 셀갭 유지 부재
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 액정 표시 장치(Liquid Crystal Display Device: LCD), 플라즈마 표시 장치(Plasma Display Panel: PDP), 전기발광 표시 장치(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1 및 제 2 기판과, 상기 제 1, 제 2 기판 사이에 주입된 액정층으로 구성된다.
상기 제 1 기판 및 상기 제 2 기판 중 적어도 하나의 기판 상에는 일정한 셀 갭을 유지하기 위하여 셀갭 유지 부재가 형성되어 있다.
상기 액정 패널에 누름과 같은 외부 자극을 주면 일방의 기판에 형성된 상기 셀갭 유지 부재가 타방의 기판을 누르게 된다.
이 경우, 상기 타방의 기판에 형성된 보호막 등이 눌려져 셀갭 및 액정 분포의 불균일이 발생되는 문제점이 있다.
본 발명은 셀갭 유지 부재에 의한 셀갭 불균일 현상을 방지할 수 있는 액정 표시 장치 및 그 제조 방법을 제공하는 데 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 다수의 화소 영역을 갖는 제 1 기판, 상기 제 1 기판과 마주하는 제 2 기판, 상기 화소 영역에 형성된 적어도 하나 이상의 박막 트랜지스터, 상기 박막 트랜지스터와 연결되며 상기 화소 영역에 형성된 제 1 전극, 상기 제 2 기판 상에 형성된 셀갭 유지 부재, 상기 제 1 기판 상에 형성되며 상기 셀갭 유지 부재와 마주하는 패드 및 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 제조 방법은, 제 1 기판 및 제 2 기판을 준비하는 단계, 상기 제 2 기판 상의 화소 영역 경계에 광 차단 패턴을 형성하는 단계, 상기 광 차단 패턴 상부에 셀갭 유지 부재를 형성하는 단계, 상기 제 1 기판 상에 게이트 배선 및 상기 게이트 배선에서 연장된 게이트 전극을 형성하는 단계, 상기 게이트 전극 상부에 반도체층을 형성하는 단계, 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선과 연결되어 상기 반도체층의 일단에 형성된 소스 전극과 상기 소스 전극과 이격되어 상기 반도체층의 채널 영역을 노출시키는 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극이 형성된 상기 제 1 기판 상부에 제 1 보호막을 형성하는 단계, 상기 제 1 보호막 상에 제 2 보호막을 형성하는 단계, 상기 제 2 보호막 상에서 상기 드레인 전극과 연결된 제 1 전극 및 상기 셀갭 유지 부재와 대응하는 영역에 패드를 형성하는 단계 및 상기 제 1 기판 및 상기 제 2 기판을 합착하는 단계를 포함하는 것을 특징으로 한다.
상기 액정 표시 장치에서 상기 셀갭 유지 부재에 의한 보호막의 눌림 얼룩을 방지하여 셀갭의 균일성 및 액정 분포의 균일성이 개선되므로 화질이 개선된다.
이하, 첨부한 도면을 참조로 하여 본 발명에 따른 액정 표시 장치에 대해서 구체적으로 설명한다.
<제 1 실시예>
도 1은 본 발명의 제 1 실시예로서, 횡전계 방식 액정 표시 장치의 단위 화소를 확대하여 보여주는 평면도이고, 도 2는 도 1에서 Ⅰ-Ⅰ'선을 따라 절단하여 보여주는 횡전계 방식 액정 표시 장치의 단면도이다.
도 1 및 도 2에 도시된 바와 같이, 횡전계 방식 액정 표시 장치는 제 1 기판(100), 상기 제 1 기판(100)과 대향하는 제 2 기판(170) 및 상기 제 1 기판(100) 및 상기 제 2 기판(170) 사이에 개재된 액정층(190)을 포함한다.
상기 제 1 기판(100)과 상기 제 2 기판(170) 사이의 균일한 셀갭을 유지하기 위한 셀갭 유지 부재(185)가 상기 제 2 기판(170) 상에 형성되어 있다.
상기 제 1 기판(100) 상에 상기 셀갭 유지 부재(185)와 대응하는 패드(133a)가 형성되어 있다.
상기 셀갭 유지 부재(185)와 상기 패드(133a)는 서로 일대일 대응하며, 상기 패드(133a)의 면적이 상기 패드(133a)와 마주하는 상기 셀갭 유지 부재(185)의 일면의 면적보다 크다.
상기 횡전계 방식 액정 표시 장치는 상기 제 1 기판(100) 상에 형성된 게이트 배선(101)과, 상기 제 1 기판(100) 상에 상기 게이트 배선(101)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(121)과, 상기 화소 영역(P)에 적어도 하나 형성된 박막 트랜지스터(Thin Film Transistor : TFT)와, 상기 박막 트랜지스터(TFT)의 채널 영역을 덮으며 상기 제 1 기판(100) 전면에 형성된 제 1 보호막(151)과, 상기 제 1 보호막(151) 상에 형성된 제 2 보호막(153)을 포함한다.
상기 제 1 보호막(151) 및 상기 제 2 보호막(153)은 상기 드레인 전극(127)의 소정 영역을 노출시키는 제 1 콘택홀(141)을 갖는다.
상기 데이터 배선(121)의 일단에는 데이터 패드부(123)가 형성되어 있다.
상기 데이터 패드부(123)는 상기 데이터 배선(121)이 연장된 데이터 하부 패드(121a)와 상기 데이터 하부 패드(121a)를 덮는 데이터 상부 패드(135)를 포함한다.
상기 데이터 하부 패드(121a)와 상기 데이터 상부 패드(135)는 상기 제 1 보호막(151) 또는 상기 제 2 보호막(153)에 형성된 제 2 콘택홀(143)을 통하여 전기적으로 연결된다.
상기 게이트 배선(101)의 일단에는 게이트 패드부(113)가 형성된다.
상기 게이트 패드부(113)는 상기 게이트 배선(101)이 연장된 게이트 하부 패드(101a)와 상기 게이트 하부 패드(101a)를 덮는 게이트 상부 패드(137)를 포함한다.
상기 게이트 하부 패드(101a)와 상기 게이트 상부 패드(137)는 상기 제 1 보호막(151) 또는 상기 제 2 보호막(153)에 형성된 제 3 관통홀(145)을 통하여 서로 전기적으로 연결된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 배선(101)으로부터 신호를 인가받는 게이트 전극(103)과, 상기 게이트 전극(103)을 덮는 게이트 절연막(105)과, 상기 게이트 전극(103)의 위치에서 상기 게이트 절연막(105) 상에 형성된 반도체층(119)과, 상기 반도체층(119)의 일단과 다른 일단에 형성되어 서로 소정 간격 이격된 소스 전극(125) 및 드레인 전극(127)을 포함하여 이루어진다. 여기서, 상기 소스 전극(125)은 상기 데이터 배선(121)과 연결되어 데이터 신호를 인가받는다.
상기 소스 전극(125)은 '⊂' 형상의 홈을 갖도록 돌출되어 있고, 상기 드레인 전극(127)은 상기 '⊂' 형상의 홈 안쪽에 상기 소스 전극(125)과 소정간격 이격되어 삽입되어 있으며, 상기 소스 전극(125)과 드레인 전극(127) 사이에 채널 영역이 '⊂' 형상으로 형성되어 있다.
그러나, 상기 소스 전극(125) 및 드레인 전극(127)의 형상은 도시된 실시예에 한정되지 않으며, 상기 소스 전극(125) 및 드레인 전극(127)의 형상은 채널 길이 및 폭의 설계에 따라 다양하게 변형될 수 있음이 당연하다.
상기 반도체층(119)은 비정질 실리콘으로 이루어진 액티브층(115)과 상기 소스 전극(125) 및 상기 드레인 전극(127)과 접촉되며 불순물이 이온 주입된 오믹 콘택층(117)으로 이루어질 수 있다.
상기 데이터 배선(121), 데이터 하부 패드(121a), 캐패시터 상부 전극(130)하부에는 반도체층 패턴(119a)이 더 형성될 수 있다.
상기 박막 트랜지스터(TFT)의 상기 드레인 전극(127)과 연결되어 화소 신호를 인가받는 제 1 전극(133)들이 형성되어 있으며, 상기 화소 영역에는 상기 제 1 전극(133)들과 교대로 배치된 제 2 전극(107)들이 형성되어 있다.
일반적으로, 상기 제 1 전극(133)은 화소 전극이라고 하며, 상기 제 2 전극(107)은 공통 전극이라고 한다.
상기 제 1 전극(133)들은 막대기 형상을 하고 있으며, 각각의 제 1 전극(133)들은 서로 연결되어 있다. 그러나, 상기 제 1 전극(133)들은 막대기 형상에 한정되어 형성되는 것은 아니고, 제 2 전극(107)들과의 사이에서 횡전계를 가지는 범위에서 꺽임 구조를 가지거나 굴곡을 가지거나 원형의 형상을 가질 수도 있다.
상기 제 1 기판(100) 상에는 상기 게이트 배선(101)과 실질적으로 동일한 방향으로 형성된 공통 배선(109)이 형성되어 있다.
상기 제 2 전극(107)은 상기 공통 배선(109)과 연결되며, 상기 제 2 전 극(107)은 상기 공통 배선(109)으로부터 공통 신호를 인가받는다.
본 실시예에서는, 상기 제 2 전극(107)은 상기 공통 배선(109)에서 분기되어 상기 화소 영역에 형성되어 있으며, 상기 분기된 제 2 전극(107)들은 서로 소정 간격으로 배치되어 있다.
상기 데이터 배선(121)과 상기 제 1 전극(133) 및 상기 제 2 전극(107) 중 적어도 어느 하나는 지그재그로 형성할 수 있다.
상기 게이트 배선(101)의 일부 상에는 캐패시터 전극(130)이 형성되어 있다.
상기 캐패시터 전극(130) 상에는 상기 제 1 전극(133)이 중첩되어 있다.
상기 캐패시터 전극(130) 및 상기 제 1 전극(133) 사이에 형성된 상기 제 1 보호막(151) 및 상기 제 2 보호막(153)는 제 4 콘택홀(147)이 형성되어 있다.
상기 캐패시터 전극(130)과 상기 제 1 전극(133)은 상기 제 4 콘택홀(147)을 통하여 전기적으로 접속된다.
상기 캐패시터 전극(130)과 상기 게이트 배선(101) 사이에는 게이트 절연막(105)이 형성되어 스토리지 캐패시터(storage capacitor)를 형성한다.
상기 스토리지 캐패시터를 형성하는 구조는 여러가지가 있을 수 있으며, 도시된 실시예에 한정되지 않는다.
상기 제 1 전극(133)을 이루는 재질은 산화 주석 인듐(indium-tin-oxide : ITO) , 산화 아연 인듐(indium-zinc-oxide : IZO)로 이루어지는 투명 도전성 금속 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 게이트 배선(101), 상기 공통 배선(109) 및 제 2 전극(107)을 이루는 금속 재질은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴-텅스텐(MoW)으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
본 실시예에서는, 상기 공통 배선(109) 및 상기 제 2 전극(107)을 상기 게이트 배선(101)과 동일한 물질로 동일 층에서 형성하였으나, 본 발명은 이에 한정되는 것은 아니며, 상기 제 2 전극(107)은 상기 제 1 전극(133)과 동일한 물질로 동일한 층에서 형성될 수도 있다.
따라서, 상기 제 1 전극(133) 및 제 2 전극(107)은 산화 주석 인듐, 산화 아연 인듐, 구리, 알루미늄, 알루미늄 합금, 몰리브덴, 크롬, 티타늄, 탄탈륨 및 몰리브덴-텅스텐으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제 1 보호막(151)은 무기 절연막으로 이루어지며, 예를 들어, 실리콘 질화막 (SiNx)등의 실리콘 계열 절연 물질로 이루어진다.
상기 제 2 보호막(153)은 유기 절연막으로 이루어지며, 예를 들어, 포토 아크릴(photo acryle)등의 아크릴 계열 물질로 이루어진다.
상기 제 2 보호막(153)의 두께는 상기 제 1 보호막(151)의 두께보다 두껍다.
상기 제 2 보호막(153)은 상기 게이트 패드부(113)와 상기 데이터 패드부(123)에는 형성되지 않는 것이 바람직하다.
상기 제 2 보호막(153)은 상기 데이터 패드부(123)의 데이터 하부 패드(121a)의 일부를 노출시키는 제 2 콘택홀(143)이 더 형성되어 있으며, 상기 게이 트 패드부(113)의 게이트 하부 패드(101a)의 일부를 노출시키는 제 3 콘택홀(145)이 상기 게이트 절연막(115)을 관통하여 형성되어 있다.
상기 제 2 보호막(153) 상의 상기 화소 영역(P)에는 제 1 전극(133)이 형성되어 있으며, 상기 제 1 전극(133)은 상기 제 1 콘택홀(141)을 통하여 상기 드레인 전극(147)과 연결되며, 상기 제 1 전극(133)은 상기 화소 영역(P)에 소정 간격으로 배치되어 있다.
상기 제 1 기판(100) 전면에는 제 1 배향막(181)이 형성되어 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(170)에는, 상기 화소 영역(P)의 경계에서 발생되는 빛샘을 차단하기 위한 광 차단 패턴(171)과, 상기 화소 영역(P)과 대응하여 형성된 적색(Red), 녹색(Green), 청색(Blue) 컬러 필터 패턴(173)들이 배치되어 있다.
예를 들어, 상기 광 차단 패턴(171)은 상기 게이트 배선(101), 상기 데이터 배선(121), 상기 박막 트랜지스터(TFT) 영역과 대응하여 형성되어 있다.
상기 제 2 기판(171) 전면에는 제 2 배향막(182)이 형성되어 있다.
그리고, 상기 제 1 기판(100)과 제 2 기판(170)은 패널 외곽을 따라 형성된 봉지 부재(sealant)에 의해 합착된다.
상기 제 1 기판(100)과 상기 제 2 기판(170)이 일정 간격 이격될 수 있도록 상기 제 1 기판(100)과 상기 제 2 기판(170) 사이에 셀갭 유지 부재(185)가 형성되어 있다.
상기 셀갭 유지 부재(185)는 상기 제 2 기판(170) 상의 광 차단 패턴(171) 상부에 적어도 하나 이상 형성된다.
상기 셀갭 유지 부재(185)와 마주하도록 상기 제 1 기판(100) 상에는 패드(133a)가 형성되어 있다.
상기 패드(133a)는 상기 셀갭 유지 부재(185)와 일대일 대응된다.
상기 패드(133a)는 상기 제 1 전극(133)과 동일한 물질로 형성될 수 있으며, 상기 패드는 상기 제 1 전극(133)과 동일한 두께로 동일층에 형성될 수도 있다.
상기 패드(133a)의 형상을 여러가지일 수 있으며, 다각형 또는 원형일 수 있다.
상기 패드(133a)는 상기 제 1 전극(133) 또는 제 2 전극(107)과 이격될 수도 있고, 상기 패드는 상기 제 1 전극(133) 또는 제 2 전극(107)과 연결될 수도 있다.
상기 제 2 전극(107)이 상기 제 2 보호막(153) 상에 형성될 경우 상기 패드(133a)는 상기 제 2 전극(107)과 동일한 물질로 형성될 수 있으며, 상기 패드(133a)는 상기 제 2 전극(107)과 동일한 두께로 동일층에 형성될 수도 있다.
상기 셀갭 유지 부재(185)는 상기 제 2 기판(170)과 접촉하는 제 1 면(185a)의 면적보다 상기 제 1 기판(100)과 마주하는 제 2 면(185b)의 면적이 작다.
즉, 상기 제 1 면(185a)의 폭(a)보다 상기 제 2 면(185b)의 폭(b)이 작다.
상기 셀갭 유지 부재(185)는 하부에서 상부로 갈수록 폭이 작아지는 기둥 형상을 가진다.
상기 셀갭 유지 부재(185)와 대응하는 상기 패드(133a)의 폭(c)은 상기 셀갭 유지 부재(185)의 제 2 면(185b)의 폭(b)보다 크다.
상기 셀갭 유지 부재(185)의 제 2 면(185b)은 상기 패드(133a)의 중앙에 배치될 수 있다.
상기 제 1 기판(100)과 제 2 기판(170) 사이에는 액정층이 형성된다.
상기 제 1 기판(100)과 상기 제 2 기판(170)이 합착된 상태에서, 패널에 눌림과 같은 외부 자극이 주어지면 상기 셀갭 유지 부재(185)는 상기 패드(133a)를 누르게 된다.
이때, 상기 패드(133a)는 상기 제 2 보호막(153) 상부에서 상기 셀갭 유지 부재(185)의 제 2 면(185b)보다 넓은 면적으로 이루어져 있으므로 상기 제 2 보호막(153)에 가해지는 압력이 분산될 수 있다.
특히, 상기 제 2 보호막(153)은 포토 아크릴 등의 유기막으로 이루어지므로 상기 압력에 의해 눌림 자국이 발생되기가 쉽다.
이와 같은 눌림 자국은 셀갭 불균일 문제 및 액정 분포의 불균일을 초래해 화질 불량의 원인이 될 수도 있으나 본 실시예에 따른 패드(133a)는 상기 제 2 보호막(153)과 상기 셀갭 유지 부재(185)의 눌림 압력을 분산시켜 눌림 자국을 방지한다.
이하, 본 발명의 제 1 실시예에 따른 횡전계 방식 액정 표시 장치를 제조하는 방법에 대해서 도 3a 내지 도 3d, 도 4a 내지 도 4d를 참조하여 순서대로 설명하도록 한다.
도 3a는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도이며, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 3a에 도시된 바와 같이, 제 1 기판(100) 상에 일 방향으로 게이트 배선(101), 상기 게이트 배선(101)과 동일한 방향으로 공통 배선(109)이 형성되어 있다.
상기 게이트 배선(101)의 일부에서 돌출되어 상기 게이트 전극(103)이 형성되어 있고, 상기 공통 배선(109)에서 화소 영역(P)으로 적어도 하나 이상 분기되어 제 2 전극(107)들이 형성되어 있다.
상기 게이트 전극(103)은 상기 게이트 배선(101)에서 반드시 돌출되어 형성되는 것은 아니며, 상기 게이트 배선(101)으로부터 게이트 신호를 인가받을 수 있는 부분 또는 영역으로도 충분하다.
상기 게이트 배선(101), 상기 공통 배선(109) 및 제 2 전극(107)을 이루는 재질은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴-텅스텐(MoW)으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 게이트 배선(101), 상기 공통 배선(109) 및 제 2 전극(107)은 단일층의 금속 배선으로 이루질 수 있을 뿐만 아니라, 2중 또는 3중 또는 그 이상의 다층 금속 배선으로 이루어질 수도 있다.
이어, 상기 제 1 기판(100) 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기 절연 물질을 예를 들어, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법으로 증착하여 게이트 절연막(105)을 형성한다.
상기 게이트 전극(103) 위치에서 상기 게이트 절연막(105) 상에 반도체 층(119)을 형성한다.
상기 게이트 절연막(105) 상에 비정질 실리콘층과 불순물이 주입된 비정질 실리콘층을 연속으로 증착하고 패터닝하여 상기 게이트 전극(103) 상부에 상기 반도체층(119)을 형성한다.
이후, 상기 반도체층(119)이 형성된 상기 게이트 절연막(105) 상에 데이터 배선 형성 금속층을 증착하고 패터닝하여 상기 게이트 배선(101)과 교차하는 데이터 배선(121), 상기 데이터 배선(121)과 연결되어 상기 반도체층(119)의 일측과 중첩된 소스 전극(125), 상기 소스 전극(125)과 이격되어 상기 반도체층(119)의 타측과 중첩된 드레인 전극(127)을 형성한다.
상기 게이트 배선(101) 상부에 캐패시터 전극(130)이 형성될 수 있다.
상기 소스 전극(125) 및 상기 드레인 전극(127) 사이에서 노출된 상기 반도체층(119)의 불순물이 주입된 비정질 실리콘층을 식각하여 액티브층(115) 및 오믹 콘택층(117)으로 이루어진 반도체층 패턴을 형성한다.
한편, 상기 반도체층(119), 소스 전극(125) 및 드레인 전극(127)을 형성하는데 방법에 있어서, 상기와 같이 두번의 포토리소그래피(photolithography) 공정으로 상기 반도체층(119)과 상기 소스 및 드레인 전극(125, 127)을 형성할 수도 있으나, 한번의 포토리소그래피 공정으로 상기 반도체층(119), 소스 전극(125) 및 드레인 전극(127)을 일괄 형성할 수도 있다. 이에 대해 아래에서 설명하도록 한다.
상기 게이트 절연막(105) 상에 비정질 실리콘층과 불순물이 주입된 비정질 실리콘층 및 데이터 배선 형성 금속층을 연속하여 형성한다.
그리고, 상기 게이트 전극(103) 상부에 상기 비정질 실리콘층과 불순물이 주입된 비정질 실리콘층으로 이루어진 반도체층(119)이 형성되고, 상기 제 1 기판(100) 상에 상기 게이트 배선(101)과 교차하는 방향으로 데이터 배선(121)을 동시에 형성한다.
이를 위하여 상기 제 2 공정은 회절 마스크 또는 하프-톤 마스크(half-tone mask) 공정을 사용하며, 회절 마스크 공정 또는 하프-톤 마스크 공정에 대해서 구체적으로 설명하면 다음과 같다.
상기 비정질 실리콘층과 불순물이 주입된 비정질 실리콘층 및 데이터 배선 형성 금속층이 순차적으로 적층된 기판 상에 포토 레지스트막을 형성한 다음 회절 마스크 또는 하프-톤 마스크를 제 1 기판(100) 상부에 정렬시킨다.
상기 포토 레지스트막은 파지티브 포토 레지스트(positive photo resist) 물질 또는 네거티브 포토 레지스트(negative photo resist) 물질 중에서 선택적으로 사용할 수 있다. 상기 파지티브 포토 레지스트 물질은 빛을 받은 부분의 크로스 링크(cross link)가 깨져 현상액에 의해 제거되는 물질이고, 상기 네거티브 포토 레지스트 물질은 빛을 받은 부분에 크로스 링크가 생성되어 빛을 받지 않은 부분이 현상액에 의해 제거되는 물질이다.
상기 포토 레지스트막 상에는 상기 회절 마스크 또는 하프-톤 마스크가 소정 간격 이격되어 배치되며, 상기 포토 마스크 상으로 광 예를 들어, 자외선 등이 조사된다.
상기 회절 마스크 또는 하프-톤 마스크는 조사되는 광을 투과 또는 차단하여 광량을 조절할 수 있도록 패턴이 형성되어 있으며, 상기 회절 마스크 또는 하프-톤 마스크는 광 차단부, 광 투과부 및 광 부분투과부로 이루어진다.
상기 회절 마스크 또는 하프-톤 마스크의 광 차단부는 상기 회절 마스크 또는 하프-톤 마스크로 조사되는 광을 차단할 수 있는 물질이 형성되어 있으며, 상기 광 투과부는 상기 회절 마스크 또는 하프-톤 마스크로 조사되는 광을 전부 투과할 수 있는 투명 물질이 형성되거나 개구되어 형성된다.
상기 회절 마스크 또는 하프-톤 마스크의 광 부분투과부는 상기 회절 마스크 또는 하프-톤 마스크로 조사되는 광의 일부만을 투과시킬 수 있도록 차단 패턴에 슬릿이 형성되거나, 광의 일부만 투과시키는 물질이 패턴되어 형성될 수 있다.
상기와 같이 형성된 회절 마스크 또는 하프-톤 마스크는 상기 제 1 기판(100) 전면에 배치되고, 상기 회절 마스크 또는 하프-톤 마스크 상으로 빛을 조사하면, 상기 회절 마스크 또는 하프-톤 마스크를 투과한 광은 상기 포토 레지스트막 상으로 전달된다.
이후, 상기 포토 레지스트막을 현상액에 담구거나 분사하여 현상하면, 단차가 있는 포토 레지스트 패턴이 형성되며, 포토 레지스트 패턴은 상기 광 차단부와 대응되는 영역은 현상되지 않고 남아있으며, 상기 광 투과부와 대응되는 영역은 현상에 의해 제거되어 상기 데이터 배선 형성 금속층을 노출시키며, 상기 광 부분투과부와 대응되는 영역은 일부만 제거된다.
상기 포토 레지스트 패턴을 마스크로 노출된 부분의 데이트 배선 형성 금속층과 반도체층을 식각하여 상기 게이트 절연막(105)을 노출시키고, 상기 포토 레지 스트 패턴을 애슁(ashing)하여 상기 광 부분투과부와 대응되는 영역의 포토 레지스트 패턴을 제거하여 이를 마스크로 상기 노출된 부분의 데이터 배선 형성 금속층 및 불순물이 주입된 비정질 실리콘층을 식각하여 데이터 배선(121), 데이터 하부 패드, 소스 전극(125) 및 드레인 전극(127)을 형성할 뿐 아니라 액티브층(115) 및 오믹 콘택층(117) 가지는 반도체층(119)을 형성할 수 있다.
상기 회절 마스크 또는 하프-톤 마스크를 이용한 마스크 공정으로 반도체층(119) 및 데이터 배선(121)을 형성할 경우, 상기 데이터 배선(119) 하부에 반도체층 패턴(119)이 필수적으로 형성되게 되므로, 상기 데이터 배선(121), 상기 데이터 하부 패드(121a) 아래에는 반도체층 패턴(119)이 형성되어 있다.
이로써, 상기 게이트 배선(101)과 데이터 배선(121)은 상기 게이트 절연막(105)을 사이에 두고 서로 교차하면서 화소 영역(P)을 정의한다.
상기 데이터 배선(121)으로부터 분기된 소스 전극(125)은 상기 게이트 전극(103) 상부의 상기 반도체층(119) 일단으로 연장되어 형성되고, 상기 반도체층(119)의 다른 일단에는 상기 소스 전극(125)과 이격하여 드레인 전극(127)이 형성된다.
상기 게이트 전극(103), 반도체층(119), 소스 전극(125) 및 드레인 전극(127)은 박막 트랜지스터(TFT)를 형성한다.
도 3b는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도이며, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 3b에 도시된 바와 같이, 상기 박막 트랜지스터(TFT)가 형성된 상 기 제 1 기판(100) 상에 제 1 보호막(151) 및 제 2 보호막(153)을 연속으로 형성한다.
상기 제 1 보호막(151)은 무기 절연 물질로서 예를 들어, 실리콘 질화막 등의 실리콘 계열 절연 물질로 이루어진다.
상기 제 1 보호막(151)은 상기 박막 트랜지스터(TFT)의 소스 및 드레인 전극(125, 127) 사이에 노출된 액티브층(115)을 덮는다.
상기 제 1 보호막(151) 상에 형성된 상기 제 2 보호막(153)은 유기 절연 물질로서, 예를 들어, 포토 아크릴 등의 아크릴 계열 물질로 이루어진다.
상기 포토 아크릴은 감광성 절연물질로서, 상기 제 2 보호막(153)을 패터닝하여 위하여 별도의 감광성 막을 형성할 필요가 없다.
상기 제 2 보호막(153)은 1 ~ 3 ㎛ 의 두께로 형성한다.
상기 제 2 보호막(153) 상에 선택적으로 노광 및 현상하여, 상기 제 2 보호막(153)에 제 1 내지 제 4 콘택홀들(141, 143, 145, 147)을 형성한다.
이후, 상기 제 1 내지 제 4 콘택홀들(141, 143, 145, 147)에 의해 노출된 상기 제 1 보호막(151)을 식각한다.
상기 제 1 콘택홀(141)은 상기 드레인 전극(127)의 일부를 노출시킨다.
상기 제 2 콘택홀(143)은 상기 데이터 하부 패드(121a)의 일부를 노출시킨다.
상기 제 3 콘택홀(145) 상기 게이트 패드(113)의 게이트 절연막(105)을 노출시킨다.
상기 제 4 콘택홀(147)은 상기 캐패시터 전극(130)의 일부를 노출시킨다.
이후, 상기 제 3 콘택홀(145)에 의해 노출된 상기 게이트 절연막(105)을 더 식각하여 상기 제 3 콘택홀(145)은 상기 게이트 하부 패드(101a)를 드러낸다.
도 3c는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도이며, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 3c에 도시된 바와 같이, 상기 제 2 보호막(153) 상에 투명한 도전성 금속을 증착하고 패터닝하여 상기 제 1 콘택홀(141)을 통하여 상기 드레인 전극(127)과 접속되는 제 1 전극(133)이 형성된다. 그리고, 상기 박막 트랜지스터(TFT) 영역, 상기 게이트 배선(101), 상기 데이터 배선(121) 및 상기 캐패시터 전극(130) 중 적어도 어느 하나의 상부에 패드(133a)를 형성한다.
그리고, 상기 데이터 하부 패드(121a) 상부에 데이터 상부 패드(135), 상기 게이트 하부 패드(101a) 상부에 게이트 상부 패드(137)를 형성한다.
상기 데이터 상부 패드(135)는 상기 제 2 콘택홀(143)을 통하여 상기 데이터 하부 패드(121a)와 접속한다.
상기 게이트 상부 패드(137)는 상기 제 3 콘택홀(145)을 통하여 상기 게이트 하부 패드(101a)와 접속한다.
상기 제 1 전극(133)은 상기 제 4 콘택홀(147)을 통하여 상기 캐패시터 전극(130)과 접속한다.
상기 투명한 도전성 금속은 제 1 전극(133)을 이루는 재질은 산화 주석 인듐(indium-tin-oxide : ITO) , 산화 아연 인듐(indium-zinc-oxide : IZO)로 이루어 지는 투명 도전성 금속 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
도 3d는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 1 기판의 제조 공정을 보여주는 단면도이며, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 3d에 도시된 바와 같이, 앞서 도시하여 설명한 도 3a 내지 도 3c의 순서대로 제조된 상기 제 1 기판(100)의 전면에 제 1 배향막(181)을 형성한다.
상기 제 1 배향막(181)은 액정 분자의 배향을 위한 것이다.
상기 배향막의 형성 공정은 크게 고분자 박막을 도포하는 공정과 배향막을 일정한 방향으로 배열시키는 공정으로 이루어진다.
상기 제 1 배향막(181)에는 일반적으로 폴리이미드(polyimide) 계열의 유기물질이 주로 사용되고, 상기 배향막을 배열시키는 방법으로는 주로 러빙(rubbing) 방법이 이용되고 있다.
이와 같은 러빙 방법은 먼저 기판 위에 폴리이미드 계열의 유기 물질을 도포하고, 60 ~ 80℃ 정도의 온도에서 용제를 날리고 정렬시킨 후, 80 ~ 200℃ 정도의 온도에서 경화시켜 폴리이미드 배향막을 형성한 후, 벨벳(velvet) 등으로 만들어진 러빙포를 이용하여 상기 배향막을 일정한 방향으로 문질러 줌으로써 배향 방향을 형성시키는 방법이다.
상기 배향막을 일정한 방향으로 배열시키는 공정은 상기 러빙 공정뿐 아니라 광 조사 배향법, 이온빔 조사 배향법 등의 넌-러빙(non-rubbing) 공정도 가능하다.
상기 배향막을 배열시키는 공정은 러빙법과 넌-러빙 법을 연속으로 수행할 수도 있으며, 이는 배향 특성을 더욱 향상시킨다.
도 4a는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도이고, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 4a에 도시된 바와 같이, 제 2 기판(170) 상의 전면에 크롬(Cr) 또는 광 차단 물질을 형성하고 패터닝하여 광 차단 패턴(171)을 형성한다.
상기 광 차단 패턴(171)은 상기 화소 영역(P)과 대응하는 영역의 경계에 형성된다.
예를 들어, 상기 광 차단 패턴(171)은 상기 제 1 기판(100) 상에 형성된 박막 트랜지스터(TFT), 게이트 배선(101), 데이터 배선(121), 캐패시터 전극(130)과 대응하는 영역에 형성되어 빛샘 등을 차단한다.
도 4b는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도이고, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 4b에 도시된 바와 같이, 상기 광 차단 패턴(171)이 형성된 상기 제 2 기판(170) 상에 컬러 필터 패턴(173)을 형성한다.
상기 광 차단 패턴(171)은 상기 화소 영역(P)의 경계를 따라 격자 형태로 형성되어 있으며, 상기 컬러 필터 패턴(173)은 상기 격자에 의해 구획된 영역 내에 형성된다.
상기 컬러 필터 패턴(173)은 각 화소 영역(P)과 대응하여 적색, 녹색, 청색 컬러 필터 패턴들이 있다.
에를 들어, 상기 제 2 기판(170) 상에 적색 컬러 레진을 도포한 다음 패터닝하여 적색 컬러 필터 패턴을 형성한다. 이후, 상기 적색 컬러 필터 패턴이 형성된 상기 제 2 기판(170) 상에 녹색 컬러 레진을 도포한 다음 패터닝하여 녹색 컬러 필터 패턴을 형성한다. 이후, 상기 적색 및 녹색 컬러 필터 패턴이 형성된 상기 제 2 기판(170) 상에 청색 컬러 레진을 도포한 다음 패터닝하여 청색 컬러 필터 패턴을 형성한다.
이후, 상기 광 차단 패턴(171)과 상기 컬러 필터 패턴(173)들이 형성된 상기 제 2 기판(170) 전면에 오버코트층을 형성하여 상기 제 2 기판(170)이 단차 없이 평평한 면을 가지도록 할 수도 있다. 상기 오버코트층 형성 공정은 필수 공정은 아니며 필요에 따라 선택할 수 있다.
도 4c는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도이고, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 4c에 도시된 바와 같이, 상기 광 차단 패턴(171) 및 상기 컬러 필터 패턴(173)이 형성된 제 2 기판(170) 상에 제 2 배향막(182)이 형성된다.
상기 제 2 배향막(182)은 상기 제 1 배향막(181) 형성 공정과 동일하다.
상기 제 2 배향막(182)의 배열 방향은 상기 제 1 배향막(181)의 배열 방향과 동일할 수도 있고, 서로 다를 수도 있다.
예를 들어, 본 실시예인 횡전계 방식 액정 표시 장치는 상기 제 1 배향막 및 상기 제 2 배향막의 배열 방향이 동일하다.
도 4d는 본 발명에 따른 횡전계 방식 액정 표시 장치에서, 제 2 기판의 제조 공정을 보여주는 단면도이고, 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다.
도 1 및 도 4d에 도시된 바와 같이, 상기 제 2 기판(170) 상에 감광성 막을 도포하고, 상기 감광성 막을 부분적으로 노광하고 현상하여 셀갭 유지 부재(185)를 형성한다.
상기 감광성 막은 2 ~ 4 ㎛ 의 두께로 형성한다.
상기 셀갭 유지 부재(185)는 상기 제 2 기판(170)과 접촉하는 제 1 면(185a)의 면적보다 상기 제 1 기판(100)과 마주하는 제 2 면(185b)의 면적이 작다.
즉, 상기 제 1 면(185a)의 폭(a)보다 상기 제 2 면(185b)의 폭(b)이 작다.
상기 제 2 면(185b)의 폭(b)은 5 ~ 30 ㎛인 것을 특징으로 한다.
상기 제 1 면(185a)의 폭(a)은 상기 제 2 면(185b)의 폭의 2배 내지 2.5배인 것을 특징으로 한다.
상기 셀갭 유지 부재(185)는 하부에서 상부로 갈수록 폭이 작아지는 기둥 형상을 가진다.
상기 셀갭 유지 부재(185)와 대응하는 상기 패드(133a)의 폭(c)은 상기 셀갭 유지 부재(185)의 제 2 면(185b)의 폭(b)보다 크다.
상기 셀갭 유지 부재(185)는 상기 제 1 기판(100) 상에 형성된 패드(133a)와 일대일 대응하도록 형성한다.
상기 제 1 기판(100) 및 상기 제 2 기판(170) 중 어느 한 기판의 외곽 둘레를 따라 봉지 부재를 형성한다.
<제 2 실시예>
도 5는 본 발명의 제 1 실시예로서, 액정 표시 장치의 단위 화소를 확대하여 보여주는 평면도이고, 도 6은 도 5에서 Ⅱ-Ⅱ'선을 따라 절단하여 보여주는 액정 표시 장치의 단면도이다.
도 5 및 도 6에 도시된 바와 같이, 액정 표시 장치는 제 1 기판(200), 상기 제 1 기판(200)과 대향하는 제 2 기판(270) 및 상기 제 1 기판(200) 및 상기 제 2 기판(270) 사이에 개재된 액정층(290)을 포함한다.
상기 제 1 기판(200)과 상기 제 2 기판(270) 사이의 균일한 셀갭을 유지하기 위한 셀갭 유지 부재(285)가 상기 제 2 기판(270) 상에 형성되어 있다.
상기 제 1 기판(200) 상에 상기 셀갭 유지 부재(285)와 대응하는 패드(233a)가 형성되어 있다.
상기 셀갭 유지 부재(285)와 상기 패드(233a)는 서로 일대일 대응하며, 상기 패드의 면적이 상기 패드와 마주하는 상기 셀갭 유지 부재의 일면의 면적보다 크다.
상기 액정 표시 장치는 상기 제 1 기판(200) 상에 형성된 게이트 배선(201)과, 상기 제 1 기판(200) 상에 상기 게이트 배선(201)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(221)과, 상기 화소 영역(P)에 적어도 하나 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 채널 영역을 덮으며 상기 제 1 기판(200) 전면에 형성된 제 1 보호막(251)과, 상기 제 1 보호막(251) 상에 형성된 제 2 보호막(253)을 포함한다.
상기 제 1 보호막(251)은 무기 절연막으로 이루어지며, 예를 들어, 실리콘 질화막 (SiNx)등의 실리콘 계열 절연 물질로 이루어진다.
상기 제 2 보호막(253)은 유기 절연막으로 이루어지며, 예를 들어, 포토 아크릴(photo acryle)등의 아크릴 계열 물질로 이루어진다.
상기 제 2 보호막(253)의 두께는 상기 제 1 보호막(251)의 두께보다 두껍다.
상기 제 2 보호막(253)은 상기 게이트 패드부(213)와 상기 데이터 패드부(223)에는 형성되지 않는 것이 바람직하다.
상기 제 2 보호막(253)은 상기 데이터 패드부(223)의 데이터 하부 패드(221a)의 일부를 노출시키는 제 2 콘택홀(243)이 더 형성되어 있으며, 상기 게이트 패드부(213)의 게이트 하부 패드(201a)의 일부를 노출시키는 제 3 콘택홀(245)이 상기 게이트 절연막(205)을 관통하여 형성되어 있다.
상기 제 1 보호막(251) 및 상기 제 2 보호막(253)은 상기 드레인 전극(227)을 소정 노출시키는 제 1 콘택홀(241)을 갖는다.
상기 데이터 배선(221)의 일단에는 데이터 패드부(223)가 형성되어 있다.
상기 데이터 패드부(223)는 상기 데이터 배선(221)이 연장된 데이터 하부 패드(221a)와 상기 데이터 하부 패드를 덮는 데이터 상부 패드를 포함한다.
상기 데이터 하부 패드(221a)와 상기 데이터 상부 패드(235)는 상기 제 1 보호막(251) 또는 상기 제 2 보호막(253)에 형성된 제 2 콘택홀(243)을 통하여 전기적으로 연결된다.
상기 게이트 배선(201)의 일단에는 게이트 패드부(213)가 형성된다.
상기 게이트 패드부(213)는 상기 게이트 배선(201)이 연장된 게이트 하부 패드(201a)와 상기 게이트 하부 패드(201a)를 덮는 게이트 상부 패드(237)를 포함한 다.
상기 게이트 하부 패드(201a)와 상기 게이트 상부 패드(237)는 상기 제 1 보호막(251) 또는 상기 제 2 보호막(253)에 형성된 제 3 관통홀(245)을 통하여 서로 전기적으로 연결된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 배선(201)으로부터 신호를 인가받는 게이트 전극(203)과, 상기 게이트 전극(203)을 덮는 게이트 절연막(205)과, 상기 게이트 전극(203)의 위치에서 상기 게이트 절연막(205) 상에 형성된 반도체층(219)과, 상기 반도체층(219)의 일단과 다른 일단에 형성되어 서로 소정 간격 이격된 소스 전극(225) 및 드레인 전극(227)을 포함하여 이루어진다. 여기서, 상기 소스 전극(225)은 상기 데이터 배선(221)과 연결되어 데이터 신호를 인가받는다.
상기 소스 전극(225)은 '⊂' 형상의 홈을 갖도록 돌출되어 있고, 상기 드레인 전극(227)은 상기 '⊂' 형상의 홈 안쪽에 상기 소스 전극(225)과 소정간격 이격되어 삽입되어 있으며, 상기 소스 전극(225)과 드레인 전극(227) 사이에 채널 영역이 '⊂' 형상으로 형성되어 있다.
그러나, 상기 소스 전극(225) 및 드레인 전극(227)의 형상은 도시된 실시예에 한정되지 않으며, 상기 소스 전극(225) 및 드레인 전극(227)의 형상은 채널 길이 및 폭의 설계에 따라 다양하게 변형될 수 있음이 당연하다.
상기 반도체층(219)은 비정질 실리콘으로 이루어진 액티브층(215)과 상기 소스 전극(225) 및 상기 드레인 전극(227)과 접촉되며 불순물이 이온 주입된 오믹 콘택층(217)으로 이루어질 수 있다.
상기 데이터 배선(221), 데이터 하부 패드(221a), 캐패시터 상부 전극(230)하부에는 반도체층 패턴(219a)이 더 형성될 수 있다.
상기 박막 트랜지스터의 상기 드레인 전극(227)과 연결되어 화소 신호를 인가받는 제 1 전극(233)들이 상기 화소 영역에 형성되어 있다.
상기 제 1 전극(233)을 이루는 재질은 산화 주석 인듐(indium-tin-oxide : ITO) 및 산화 아연 인듐(indium-zinc-oxide : IZO)로 이루어지는 투명 도전성 금속 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 게이트 배선(201)을 이루는 금속 재질은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴-텅스텐(MoW)으로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제 1 기판(200) 상에는 제 1 배향막(281)이 형성되어 있다.
상기 제 1 기판(200)과 대향하는 제 2 기판(270)에는, 상기 화소 영역(P)의 경계에서 발생되는 빛샘을 차단하기 위한 광 차단 패턴(271)과, 상기 화소 영역(P)과 대응하여 형성된 적색(Red), 녹색(Green), 청색(Blue) 컬러 필터 패턴(273)들이 배치되어 있다.
예를 들어, 상기 광 차단 패턴(271)은 상기 게이트 배선(201), 상기 데이터 배선(221), 상기 박막 트랜지스터(TFT) 영역과 대응하여 형성되어 있다.
상기 광 차단 패턴(271) 및 상기 컬러 필터 패턴(273)들이 형성된 상기 제 2 기판(270) 상의 전면에는 제 2 전극(277)이 형성되어 있다.
상기 제 2 전극(277)을 이루는 재질은 산화 주석 인듐(indium-tin-oxide : ITO) 및 산화 아연 인듐(indium-zinc-oxide : IZO)로 이루어지는 투명 도전성 금속 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 제 2 전극(277) 상에는 제 2 배향막(282)이 형성된다.
그리고, 상기 제 1 기판(200)과 제 2 기판(270)은 패널 외곽을 따라 형성된 봉지 부재(sealant)에 의해 합착된다.
상기 제 1 기판(200)과 상기 제 2 기판(270)이 일정 간격 이격될 수 있도록 상기 제 1 기판(200)과 상기 제 2 기판(270) 사이에 셀갭 유지 부재(285)가 형성되어 있다.
상기 셀갭 유지 부재(285)는 상기 제 2 기판(200) 상의 광 차단 패턴(271) 상부에 적어도 하나 이상 형성된다.
상기 셀갭 유지 부재(285)와 마주하도록 상기 제 1 기판(200) 상에는 패드(233a)가 형성되어 있다.
상기 패드(233a)는 상기 셀갭 유지 부재(285)와 일대일 대응된다.
상기 패드(233a)는 상기 제 1 전극(233)과 동일한 물질로 형성될 수 있으며, 상기 패드는 상기 제 1 전극(233)과 동일한 두께로 동일층에 형성될 수도 있다.
상기 패드(233a)의 형상을 여러가지일 수 있으며, 다각형 또는 원형일 수 있다.
상기 패드(233a)는 상기 제 1 전극(233)과 이격될 수도 있고, 연결될 수도 있다.
상기 셀갭 유지 부재(285)는 상기 제 2 기판(270)과 접촉하는 제 1 면(285a)의 면적보다 상기 제 1 기판(200)과 마주하는 제 2 면(285b)의 면적이 작다.
즉, 상기 제 1 면(285a)의 폭보다 상기 제 2 면(285b)의 폭이 작다.
상기 제 2 면(285b)의 폭은 5 ~ 30 ㎛인 것을 특징으로 한다.
상기 제 1 면(285a)의 폭은 상기 제 2 면(285b)의 폭의 2배 내지 2.5배인 것을 특징으로 한다.
상기 셀갭 유지 부재는 (285)하부에서 상부로 갈수록 폭이 작아지는 기둥 형상을 가진다.
상기 셀갭 유지 부재(285)와 대응하는 상기 패드(233a)의 폭은 상기 셀갭 유지 부재(285)의 제 2 면(285b)의 폭보다 크다.
상기 셀갭 유지 부재(285)의 제 2 면(285b)은 상기 패드(233a)의 중앙에 배치될 수 있다.
상기 제 1 기판(200)과 제 2 기판(270) 사이에는 액정층(290)이 형성된다.
상기 제 1 기판(200)과 상기 제 2 기판(270)이 합착된 상태에서, 패널에 눌림과 같은 외부 자극이 주어지면 상기 셀갭 유지 부재(285)는 상기 패드(233a)를 누르게 된다.
이때, 상기 패드(233a)는 상기 제 2 보호막(285) 상부에서 상기 셀갭 유지 부재(285)의 제 2 면(285b)보다 넓은 면적으로 이루어져 있으므로 상기 제 2 보호막(253)에 가해지는 압력이 분산될 수 있다.
특히, 상기 제 2 보호막(253)은 포토 아크릴 등의 유기막으로 이루어지므로 상기 압력에 의해 눌림 자국이 발생되기가 쉬우나, 본 실시예에 따른 패드(233a)는 상기 제 2 보호막(253)과 상기 셀갭 유지 부재(285)의 눌림 압력을 분산시켜 눌림 자국을 방지한다.
상기 셀갭 유지 부재(285)에 의한 보호막 눌림 얼룩을 방지하여 셀갭의 균일성 및 액정 분포의 균일성이 개선되는 효과가 있다.
본 발명을 구체적인 실시예들을 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치 및 그의 제조 방법은 이에 한정되지 않으며, 다양한 변형이나 개량이 가능하다.
본 발명은 액정 표시 장치에서 셀갭 유지 부재에 의한 보호막 눌림 얼룩을 방지하여 셀갭의 균일성 및 액정 분포의 균일성이 개선되므로 화질이 개선되는 제 1의 효과가 있다.
본 발명은 셀갭 유지 부재와 대응하는 마주하는 패드를 형성하여 상기 패드가 눌림 압력을 분산시키며 상기 패드는 화소 전극 형성시 더미 패턴으로 형성함으로써 공정이 간단한 제 2의 효과가 있다.

Claims (23)

  1. 다수의 화소 영역을 갖는 제 1 기판;
    상기 제 1 기판과 마주하는 제 2 기판;
    상기 화소 영역에 형성된 적어도 하나 이상의 박막 트랜지스터;
    상기 박막 트랜지스터와 연결되며 상기 화소 영역에 형성된 제 1 전극;
    상기 제 2 기판 상에 형성되고, 제1 및 제2 면을 포함하는 셀갭 유지 부재;
    상기 제 1 기판 상에 형성되며 상기 셀갭 유지 부재와 마주하는 패드;
    상기 제 1 기판 상의 화소 영역에 형성되며 상기 제 1 전극과 교대로 서로 다른 평면에 배치된 제 2 전극; 및
    상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층을 포함하며,
    상기 패드는 상기 제 1 전극과 동일층, 동일 물질로 형성되고,
    상기 셀갭 유지 부재는 상기 제 2 기판과 접촉된 상기 제 1면의 면적이 상기 제 1 기판과 마주하는 상기 제 2 면의 면적보다 크며,
    상기 패드는 상기 패드와 마주하는 상기 셀갭 유지 부재의 제 2 면의 면적보다 크고,
    상기 박막 트랜지스터는 반도체층, 상기 반도체층의 일단에 형성된 소스 전극 및 상기 반도체층의 다른 일단에 형성되고 상기 소스 전극과 이격된 드레인 전극을 포함하고,
    상기 소스 전극은 U자 형상의 홈을 가지고,
    상기 드레인 전극은 상기 U자 형상의 홈 안쪽에 삽입되어 배치되고
    상기 박막 트랜지스터가 형성된 상기 제 1 기판 상에 제 1 보호막이 형성되고,
    상기 제 1 보호막 상에 유기 절연 물질로 이루어진 제 2 보호막이 형성되며,
    상기 패드는 상기 제2 보호막에 배치되는 것을 특징으로 하는 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 보호막은 무기 절연 물질로 이루어진 것을 특징으로 하는 액정 표시 장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 유기 절연 물질은 포토 아크릴인 것을 특징으로 하는 액정 표시 장치.
  7. 제 1 항에 있어서,
    상기 제 2 보호막의 두께는 2 ~ 4 ㎛ 인 것을 특징으로 하는 액정 표시 장치.
  8. 제 1 항에 있어서,
    상기 제 2 기판 상에 형성되며 상기 화소 영역과 대응하는 컬러 필터 패턴;
    상기 화소 영역의 경계와 대응하는 광 차단 패턴; 및
    상기 제 2 전극 상에 형성된 제 2 배향막을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 패드가 형성된 상기 제 1 기판 상에 제 1 배향막을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 제 1 항에 있어서,
    상기 패드는 상기 제 1 전극과 이격되어 형성된 것을 특징으로 하는 액정 표시 장치.
  12. 제 1 항에 있어서,
    상기 패드는 상기 제 1 전극과 연결된 것을 특징으로 하는 액정 표시 장치.
  13. 삭제
  14. 삭제
  15. 제 1 항에 있어서,
    상기 제 1 면의 폭은 상기 제 2 면의 폭의 2배 ~ 2.5배인 것을 특징으로 하는 액정 표시 장치.
  16. 삭제
  17. 제 1 항에 있어서,
    상기 제 2 면의 폭은 5 ~ 30 ㎛인 것을 특징으로 하는 액정 표시 장치.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020070039184A 2007-04-23 2007-04-23 액정 표시 장치 및 그 제조 방법 KR101396720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070039184A KR101396720B1 (ko) 2007-04-23 2007-04-23 액정 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070039184A KR101396720B1 (ko) 2007-04-23 2007-04-23 액정 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080094996A KR20080094996A (ko) 2008-10-28
KR101396720B1 true KR101396720B1 (ko) 2014-05-20

Family

ID=40154820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070039184A KR101396720B1 (ko) 2007-04-23 2007-04-23 액정 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101396720B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063131A (ko) * 2002-01-17 2003-07-28 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 화상 표시 장치
KR20060088242A (ko) * 2005-02-01 2006-08-04 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치 및 이의 제조 방법
US20070052910A1 (en) * 2005-09-08 2007-03-08 De-Jiun Li Liquid crystal display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063131A (ko) * 2002-01-17 2003-07-28 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 화상 표시 장치
KR20060088242A (ko) * 2005-02-01 2006-08-04 엘지.필립스 엘시디 주식회사 횡전계형 액정 표시 장치 및 이의 제조 방법
US20070052910A1 (en) * 2005-09-08 2007-03-08 De-Jiun Li Liquid crystal display panel

Also Published As

Publication number Publication date
KR20080094996A (ko) 2008-10-28

Similar Documents

Publication Publication Date Title
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US7924386B2 (en) Liquid crystal display device and driving method for fabricating the same
US8054395B2 (en) Liquid crystal display device and fabrication method thereof
US7279370B2 (en) Thin film transistor array substrate and method of fabricating the same
KR101332048B1 (ko) 표시 장치 및 이의 제조 방법
KR101980773B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
US8305312B2 (en) Liquid crystal display and method for manufacturing the same
US7781268B2 (en) Array substrate and display panel
US9057923B2 (en) Wire, method of manufacture, and related apparatus
US8390752B2 (en) Display device with realized a high contrast ratio and method for fabricating the same
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
US20090135347A1 (en) Display device and manufacturing method thereof
US8703394B2 (en) Method for forming thin film pattern and flat display device having the same
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US8040477B2 (en) Array substrate, liquid crystal display panel, and method of manufacturing the same
US20080137019A1 (en) Liquid crystal display device and method of manufacture
KR20090073687A (ko) 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
KR101396720B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101255298B1 (ko) 액정표시장치 및 그의 제조방법
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
US20070001169A1 (en) LCD device and method for fabricating the same
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 6